JPS6039984B2 - 集積回路装置の検査方法 - Google Patents
集積回路装置の検査方法Info
- Publication number
- JPS6039984B2 JPS6039984B2 JP51156491A JP15649176A JPS6039984B2 JP S6039984 B2 JPS6039984 B2 JP S6039984B2 JP 51156491 A JP51156491 A JP 51156491A JP 15649176 A JP15649176 A JP 15649176A JP S6039984 B2 JPS6039984 B2 JP S6039984B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- integrated circuit
- test
- expected
- circuit devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は集積回路装置の検出方法に関するもある。
従来、ディジタルＩＣ（ＬＳＩ）を検査する場合、ディ
ジタルＩＣの初期状態を設定したうえで所定の出力が得
られるか否かを判定する方法がとられた。
ジタルＩＣの初期状態を設定したうえで所定の出力が得
られるか否かを判定する方法がとられた。
しかし、ディジタルＩＣのなかには、外部から初期状態
を設定することのできないものがある。
を設定することのできないものがある。
例えば、ＩＣのうちの一つのフリップフロツプの初期状
態が、ある一つの状態がその反転状態かをとり、そのい
ずれの状態をとるかによって出力パターンが二種類予想
され、さらにその初期状態を外部から設定することが不
可能乃至困難である場合、一つの期待値とそのディジタ
ルＩＣの出力とを比較しただけでは正しく検査すること
ができない。したがって本発明は内部状態が不確定で、
複数種類の出力パターンが予想される集積回路装置を最
少限のテスト工程で正しく検査できるよにすることを目
的とするものである。
態が、ある一つの状態がその反転状態かをとり、そのい
ずれの状態をとるかによって出力パターンが二種類予想
され、さらにその初期状態を外部から設定することが不
可能乃至困難である場合、一つの期待値とそのディジタ
ルＩＣの出力とを比較しただけでは正しく検査すること
ができない。したがって本発明は内部状態が不確定で、
複数種類の出力パターンが予想される集積回路装置を最
少限のテスト工程で正しく検査できるよにすることを目
的とするものである。
上記目的を達成するための本発明の一実施態様は、初期
状態を外部から設定することのできない回路を含み「そ
の初期状態の如何によって複数種類の出力パターンが生
じる半導体集積回路装置の検査方法において、検査回路
系に上記各出力パターンが得られる複数の基準用回路を
設け、被検査半導体集積回路装置の出力を上記各基準用
回路の出力と同時に比較し、いずれかの基準用回路の出
力と一致しているか杏かを検査することを特徴と０する
ものである。
状態を外部から設定することのできない回路を含み「そ
の初期状態の如何によって複数種類の出力パターンが生
じる半導体集積回路装置の検査方法において、検査回路
系に上記各出力パターンが得られる複数の基準用回路を
設け、被検査半導体集積回路装置の出力を上記各基準用
回路の出力と同時に比較し、いずれかの基準用回路の出
力と一致しているか杏かを検査することを特徴と０する
ものである。
以下本発明を実施例により説明する。
第１図は本発明の一実施例を示す回路図である。
１‘ま被検査ＩＣに予想される一つの出力パタータンが
得られるパルスゼネレータＰＯＩ，２は被検査ＩＣに予
想される他の出力パターンが得られるパルスゼネレータ
ＰＧ２である。
得られるパルスゼネレータＰＯＩ，２は被検査ＩＣに予
想される他の出力パターンが得られるパルスゼネレータ
ＰＧ２である。
３は検査の対象となる被検査ＩＣである。
４，５は被検査ＩＣの出力とパルスゼネレー夕ＰＧ１，
２の出力とを比較０するように接続した排他的論理和回
路６，７は特定の周期を有するストローブ信号によって
上記排他的論理和回路の出力をサンプルするためのＡＮ
Ｄ回路、８，９は排他的論理和回路４，５の出力を一時
的に記憶するＦａｉｌ Ｍｅｍｏｒｙ（ＦＭ１、タＦＭ
２）、１０はＦＭＩの出力とＦＭ２の出力との論理債出
力を得るためのＡＮＤ回路である。
２の出力とを比較０するように接続した排他的論理和回
路６，７は特定の周期を有するストローブ信号によって
上記排他的論理和回路の出力をサンプルするためのＡＮ
Ｄ回路、８，９は排他的論理和回路４，５の出力を一時
的に記憶するＦａｉｌ Ｍｅｍｏｒｙ（ＦＭ１、タＦＭ
２）、１０はＦＭＩの出力とＦＭ２の出力との論理債出
力を得るためのＡＮＤ回路である。
通常のファンクションテスタ（機能試験器）では一種類
の期待値しかないものしか対象としないのでパルスゼネ
レータ「比較回路はそれぞれ一個ずつしか有しないが、
本実施例においては二種類の期待値すなわち出力パター
ンが二種類予想されるＩＣ３を検査するものであるから
「期待値パターンの種類に応じて２個のパルスゼネレー
タ「 ２個の比較回路および２個のフィルメモリを設け
ることによって検査回路系を２個設けも被検査にの一つ
の出力を２個の検査回路系で同時に検査し、いずれか一
方の検査回路系による試験で合格すれば良品と判定しち
双方の検査回路系で不合格とされた場合のみ不良品と判
定するのである。
の期待値しかないものしか対象としないのでパルスゼネ
レータ「比較回路はそれぞれ一個ずつしか有しないが、
本実施例においては二種類の期待値すなわち出力パター
ンが二種類予想されるＩＣ３を検査するものであるから
「期待値パターンの種類に応じて２個のパルスゼネレー
タ「 ２個の比較回路および２個のフィルメモリを設け
ることによって検査回路系を２個設けも被検査にの一つ
の出力を２個の検査回路系で同時に検査し、いずれか一
方の検査回路系による試験で合格すれば良品と判定しち
双方の検査回路系で不合格とされた場合のみ不良品と判
定するのである。
これによって〜内部状態が不確定で〜複数種類の出力パ
ターンが予想されもかつ、初期状態を設定できない半導
体集積回路装置を一回の試験工程で検査することができ
る。第２図におけるタイムチャートの一例を示す。
ターンが予想されもかつ、初期状態を設定できない半導
体集積回路装置を一回の試験工程で検査することができ
る。第２図におけるタイムチャートの一例を示す。
ＰＯ亀の波形は一つの出力パターンに従って変化し、Ｐ
Ｇ２の波形は他の出力パターンに従って変化する。そし
て、被検査ＩＣの出力パターンがＰＯ竃とＰＧ２のいず
れかの出力パターンに合致すれば良品といえるのである
。良品１の場合はＰＧ２と合致し」良品２の場合はＰＧ
Ｉと合致している。それに対して、不良品の場合はＰＧ
軍ともＰＧ２とも合致しないので、ｆａｉｌ信号がＡＮ
Ｄ回路６と ，７の双方から検出され「その結果として
ＡＮＤ回路亀０から不良品であることを表示する信号が
得られる。このような検査方法によれば、たとえば内部
の不確定な半導体集積回路装置に対して外部の同期回路
等を必要とすることなく一回の試験工程で検査できる。
Ｇ２の波形は他の出力パターンに従って変化する。そし
て、被検査ＩＣの出力パターンがＰＯ竃とＰＧ２のいず
れかの出力パターンに合致すれば良品といえるのである
。良品１の場合はＰＧ２と合致し」良品２の場合はＰＧ
Ｉと合致している。それに対して、不良品の場合はＰＧ
軍ともＰＧ２とも合致しないので、ｆａｉｌ信号がＡＮ
Ｄ回路６と ，７の双方から検出され「その結果として
ＡＮＤ回路亀０から不良品であることを表示する信号が
得られる。このような検査方法によれば、たとえば内部
の不確定な半導体集積回路装置に対して外部の同期回路
等を必要とすることなく一回の試験工程で検査できる。
なおも上記実施例において予想される出力パターンの種
類が二種類のものを対象とするが、三種類以上の出力パ
ターンの予想されるものに対してもその穣類に応じた数
の検査回路系を用意することにより同様に検査できるも
のである。
類が二種類のものを対象とするが、三種類以上の出力パ
ターンの予想されるものに対してもその穣類に応じた数
の検査回路系を用意することにより同様に検査できるも
のである。
第亀図は本発明の一実施例に係る検査回路図、第蜜図は
タイムチャート図である。 軍亀 傘……パルスゼネレ叫夕（ＰＧ）「 ３……被検
査ＩＣ「 鶴， ５・・・・・・排他的論理和回路「
６，７……ＡＮＤ回路、８９ ９ …・・・Ｆａｉｌ
Ｍｅｍｏｒｙ（ＦＭ入 事瞳……不良信号ｔＡ……第１
の検査回路系、Ｂ・・・・・・第２の検査回路系。 髪〆図 努Ｚ図
タイムチャート図である。 軍亀 傘……パルスゼネレ叫夕（ＰＧ）「 ３……被検
査ＩＣ「 鶴， ５・・・・・・排他的論理和回路「
６，７……ＡＮＤ回路、８９ ９ …・・・Ｆａｉｌ
Ｍｅｍｏｒｙ（ＦＭ入 事瞳……不良信号ｔＡ……第１
の検査回路系、Ｂ・・・・・・第２の検査回路系。 髪〆図 努Ｚ図
Claims (1)
- １ 内部状態に対応して複数の出力パターンを生じる集
積回路装置の検査方法であつて、上記集積回路装置の出
力端子に上記複数の出力パターンのうち一つに対応する
信号が出力されるか否かを検査する集積回路装置の検査
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51156491A JPS6039984B2 (ja) | 1976-12-27 | 1976-12-27 | 集積回路装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51156491A JPS6039984B2 (ja) | 1976-12-27 | 1976-12-27 | 集積回路装置の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5380975A JPS5380975A (en) | 1978-07-17 |
| JPS6039984B2 true JPS6039984B2 (ja) | 1985-09-09 |
Family
ID=15628907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51156491A Expired JPS6039984B2 (ja) | 1976-12-27 | 1976-12-27 | 集積回路装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039984B2 (ja) |
-
1976
- 1976-12-27 JP JP51156491A patent/JPS6039984B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5380975A (en) | 1978-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5592077A (en) | Circuits, systems and methods for testing ASIC and RAM memory devices | |
| US20010005143A1 (en) | Configuration for measurement of internal voltages in an integrated semiconductor apparatus | |
| US6931346B2 (en) | Method and apparatus for reduced pin count package connection verification | |
| JPS6039984B2 (ja) | 集積回路装置の検査方法 | |
| JP2002074986A (ja) | Ｄｃ試験装置及び半導体試験装置 | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| US4358847A (en) | Electrical circuit test apparatus and method | |
| JP4129723B2 (ja) | 集積回路試験装置及びアナログ波形測定方法 | |
| JPH10505683A (ja) | クロック信号を論理的に組合せることにより電子回路をテストする方法及びこのようなテスト機構を装備した電子回路 | |
| JP3934384B2 (ja) | 半導体デバイス試験装置 | |
| Li et al. | IEEE standard 1500 compatible interconnect diagnosis for delay and crosstalk faults | |
| JP3058130B2 (ja) | 高速半導体集積回路装置のテスト回路 | |
| US5191281A (en) | IC tester capable of changing strobe position in accordance with a predetermined reference signal | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| US20030062917A1 (en) | Semiconductor inspection device | |
| JP4209561B2 (ja) | 半導体試験装置の半導体試験用プログラム実行方法 | |
| JPH0465684A (ja) | 半導体集積回路試験装置 | |
| JP4130711B2 (ja) | 半導体試験装置 | |
| JP2833537B2 (ja) | 集積回路試験装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| SU809185A1 (ru) | Устройство дл функциональногоКОНТРОл МиКРОэлЕКТРОННыХ узлОВ | |
| JPS6398576A (ja) | 波形パタ−ン発生装置 | |
| JPH03138579A (ja) | ディジタルｉｃ用試験装置 | |
| JPS59105570A (ja) | 論理回路試験装置 | |
| JPS5950944B2 (ja) | デジタル集積回路機能試験機 |