JPS5950944B2 - デジタル集積回路機能試験機 - Google Patents
デジタル集積回路機能試験機Info
- Publication number
- JPS5950944B2 JPS5950944B2 JP53165063A JP16506378A JPS5950944B2 JP S5950944 B2 JPS5950944 B2 JP S5950944B2 JP 53165063 A JP53165063 A JP 53165063A JP 16506378 A JP16506378 A JP 16506378A JP S5950944 B2 JPS5950944 B2 JP S5950944B2
- Authority
- JP
- Japan
- Prior art keywords
- outputs
- output
- level
- circuits
- strobe pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は、特に順序回路を搭載した集積回路の機能試験
に好適なデジタル集積回路機能試験機に関する。
に好適なデジタル集積回路機能試験機に関する。
電子回路には周知のようにアンド、オアゲートなどのよ
うに１入力に対して１出力が対応する組合せ回路と、シ
フトレジスタやカウンタなどのように複数人力があつて
始めて１出力が生じる順序（シーケンシャル）回路があ
る。
うに１入力に対して１出力が対応する組合せ回路と、シ
フトレジスタやカウンタなどのように複数人力があつて
始めて１出力が生じる順序（シーケンシャル）回路があ
る。
また周知のように集積回路は多数の電子回路を搭載して
おり、その製造段皆等で各種機能テストを行なう必要が
ある。試、験は標準サンプルＳＴＤを用意しておき、被
試験装置ＤＵＴと同じ入力信号を与え、その出力を比較
して同じであれば良、異なれば不良とするのが簡便であ
る。ところで上述の組合せ回路の場合は入出力が１対１
対応しているから、各入力を加えた後、素子状態変化が
終了した適当時間後に出力比較を行なえば良いが、順序
回路の場合は１対１対応ではないから出力比較時点の選
定が厄介である。通常は適当周期のクロックパルスで、
または標準サンプルの出力変化を検出してその変化があ
つたとき比較を行なう、等の方法をとつているが、被試
験装置が定常的な誤出力を生じる場合はこれらの試験方
法でも出力検査が可能であるものの、瞬間的な誤出力を
生じたのち直ちに復旧するような場合はこの方法では検
知できないという欠陥がある。本発明はかかる点を改善
し、被試験装置が誤出力を生じればそれがそのような性
質のものでも必らず検知できる試験機を提供しようとす
るものである。
おり、その製造段皆等で各種機能テストを行なう必要が
ある。試、験は標準サンプルＳＴＤを用意しておき、被
試験装置ＤＵＴと同じ入力信号を与え、その出力を比較
して同じであれば良、異なれば不良とするのが簡便であ
る。ところで上述の組合せ回路の場合は入出力が１対１
対応しているから、各入力を加えた後、素子状態変化が
終了した適当時間後に出力比較を行なえば良いが、順序
回路の場合は１対１対応ではないから出力比較時点の選
定が厄介である。通常は適当周期のクロックパルスで、
または標準サンプルの出力変化を検出してその変化があ
つたとき比較を行なう、等の方法をとつているが、被試
験装置が定常的な誤出力を生じる場合はこれらの試験方
法でも出力検査が可能であるものの、瞬間的な誤出力を
生じたのち直ちに復旧するような場合はこの方法では検
知できないという欠陥がある。本発明はかかる点を改善
し、被試験装置が誤出力を生じればそれがそのような性
質のものでも必らず検知できる試験機を提供しようとす
るものである。
即ち、本発明のデジタル集積回路機能試験機は被試験装
置と標準装置に同じテストパターンを入力する回路と、
該被試験装置および標準装置それぞれの出力変化に応じ
て高、低に変りかつ入力レベルに関係なく同じ高、低レ
ベルの出力を生じる一対のレベルコンパレータと、これ
らのレベルコンパレータの出力が変化するとき、それぞ
れストローブパルスを発生する一対の回路と、該回路の
いずれか一方からでもストローブパルスが入力するとき
前記一対のレベルコンパレータの出力を比較するパター
ンコンパレータとを備えることを特徴とするものである
が、次に図面を参照しながら、これを詳細に説明する。
第１図は本発明の実施例を示し、１はパターンゼネレー
タ、２、３はドライバ、４は標準装置、５は被試験装置
、６、７はレベルコンパレータ、８、９は遅延回路、１
０はパターンコンパレータ、１１、１２はワンショット
マルチバイブレータ、１３は良、不良信号発生器である
。
置と標準装置に同じテストパターンを入力する回路と、
該被試験装置および標準装置それぞれの出力変化に応じ
て高、低に変りかつ入力レベルに関係なく同じ高、低レ
ベルの出力を生じる一対のレベルコンパレータと、これ
らのレベルコンパレータの出力が変化するとき、それぞ
れストローブパルスを発生する一対の回路と、該回路の
いずれか一方からでもストローブパルスが入力するとき
前記一対のレベルコンパレータの出力を比較するパター
ンコンパレータとを備えることを特徴とするものである
が、次に図面を参照しながら、これを詳細に説明する。
第１図は本発明の実施例を示し、１はパターンゼネレー
タ、２、３はドライバ、４は標準装置、５は被試験装置
、６、７はレベルコンパレータ、８、９は遅延回路、１
０はパターンコンパレータ、１１、１２はワンショット
マルチバイブレータ、１３は良、不良信号発生器である
。
パターンゼネレータ１は例えば第２図１Ｎに示す波形の
テストパターンを出力し、ドライバ２，３を介してこれ
を標準装置４および被試験装置５に入力する。従つて標
準装置４および被試験装置５は出力を生じるが、入力が
同じであるから正常なら両者の出力は同じで゛ある。レ
ベルコンパレータ６， ７はこれらの装置４， ５の出
力を受け、そのＨ（ハイ）、Ｌ（口一）レベルに従つて
Ｈ，Ｌに変りかつ入カレベルが若干異なつても一定のＨ
，Ｌレべルを持つ出力を生じる。これは装置４， ５が
ＴＴＬレベルの出力を生じるもので゛あつても、またＭ
ＯＳレベルの出力を生じるもので゛あつても、パターン
コンパレータ１０には常に同じレベルの信号を入力する
ためのものである。レベルコンパレータ６， ７の出力
は遅延回路８， ９を通してパターンコンパレータ１０
に入力され、またワンシヨツトマルチ１１，１２に入力
されてストローブパルスが作られる。即ちこのワンシヨ
ツトマルチはレベルコンパレータが出力を変化させると
きパルスを発生し、このパルスはパターンコンパレー夕
１０にレベルコンパレータ６， ７の出力の比較を指令
する。上述のようにレベルコンパレータ６，７の出力は
正常なら一致している。しかし異常なら例えばレベルコ
ンパレータ６の出力は第２図のＯＴＳ１レベルコンパレ
ータ７の出力は同２０Ｔｄとなり、不一致を生じる。特
に出力０Ｔｄの部分Ｐ１，Ｐ２のように一時的な出力異
常は前記従来方式では検知しにくいものである。本回路
ではコンパレータ６， ７に出力変化があるときワンシ
ヨツトマルチ１１，１２はストローブパルスＳＴｂが生
じるからコンパレータ１０は出力０Ｔｓ，０Ｔｄの比較
を行ない、不一致点を示すフエイル信号ＦＧを生じる。
第２図のＳＴａは従来方式のストローブパルスで、この
場合は入力１Ｎの変化から変化までのほぼ中央でストロ
ーブパルスが発生しており、かかる定期的な試験では異
常部Ｐ１，Ｐ２，Ｐ３を検出することは困難である。な
お遅延回路８， ９はタイミング用で、ワンシヨツトマ
ルチ１１，１２での遅れを補償して変化がある時点の出
力０Ｔｓ，ＯＴｄを比較することがで゛きるようにする
ものである。以上の説明から明らかなように本発明によ
れば、標準装置または被試験装置のいずれかの出力に変
化がある毎に両装置の出力を比較して異常検知を行なう
ので実質的に常時連続比較を行なつていることになり、
一時的な誤出力も検知できて極めて完壁な試験を行なう
ことができる。
テストパターンを出力し、ドライバ２，３を介してこれ
を標準装置４および被試験装置５に入力する。従つて標
準装置４および被試験装置５は出力を生じるが、入力が
同じであるから正常なら両者の出力は同じで゛ある。レ
ベルコンパレータ６， ７はこれらの装置４， ５の出
力を受け、そのＨ（ハイ）、Ｌ（口一）レベルに従つて
Ｈ，Ｌに変りかつ入カレベルが若干異なつても一定のＨ
，Ｌレべルを持つ出力を生じる。これは装置４， ５が
ＴＴＬレベルの出力を生じるもので゛あつても、またＭ
ＯＳレベルの出力を生じるもので゛あつても、パターン
コンパレータ１０には常に同じレベルの信号を入力する
ためのものである。レベルコンパレータ６， ７の出力
は遅延回路８， ９を通してパターンコンパレータ１０
に入力され、またワンシヨツトマルチ１１，１２に入力
されてストローブパルスが作られる。即ちこのワンシヨ
ツトマルチはレベルコンパレータが出力を変化させると
きパルスを発生し、このパルスはパターンコンパレー夕
１０にレベルコンパレータ６， ７の出力の比較を指令
する。上述のようにレベルコンパレータ６，７の出力は
正常なら一致している。しかし異常なら例えばレベルコ
ンパレータ６の出力は第２図のＯＴＳ１レベルコンパレ
ータ７の出力は同２０Ｔｄとなり、不一致を生じる。特
に出力０Ｔｄの部分Ｐ１，Ｐ２のように一時的な出力異
常は前記従来方式では検知しにくいものである。本回路
ではコンパレータ６， ７に出力変化があるときワンシ
ヨツトマルチ１１，１２はストローブパルスＳＴｂが生
じるからコンパレータ１０は出力０Ｔｓ，０Ｔｄの比較
を行ない、不一致点を示すフエイル信号ＦＧを生じる。
第２図のＳＴａは従来方式のストローブパルスで、この
場合は入力１Ｎの変化から変化までのほぼ中央でストロ
ーブパルスが発生しており、かかる定期的な試験では異
常部Ｐ１，Ｐ２，Ｐ３を検出することは困難である。な
お遅延回路８， ９はタイミング用で、ワンシヨツトマ
ルチ１１，１２での遅れを補償して変化がある時点の出
力０Ｔｓ，ＯＴｄを比較することがで゛きるようにする
ものである。以上の説明から明らかなように本発明によ
れば、標準装置または被試験装置のいずれかの出力に変
化がある毎に両装置の出力を比較して異常検知を行なう
ので実質的に常時連続比較を行なつていることになり、
一時的な誤出力も検知できて極めて完壁な試験を行なう
ことができる。
この試験装置では実装プリント板の試験なども容易に行
なえる。
なえる。
第１図は本発明の実施例を示す回路図、第２図は動作説
明用の波形図である。 図面で５は被試験装置、４は標準装置、ＰＧはパターン
発生器、２， ３はドライバ ６， ７はレベルコンパ
レータ、１１，１２はストローブパルス発生器、１０は
パターンコンパレータである。
明用の波形図である。 図面で５は被試験装置、４は標準装置、ＰＧはパターン
発生器、２， ３はドライバ ６， ７はレベルコンパ
レータ、１１，１２はストローブパルス発生器、１０は
パターンコンパレータである。
Claims (1)
- １ 被試験装置と標準装置に同じテストパターンを入力
する回路と、該被試験装置および標準装置それぞれの出
力変化に応じて高、低に変りかつ入力レベルに関係なく
同じ高、低レベルの出力を生じる一対のレベルコンパレ
ータと、これらのレベルコンパレータの出力が変化する
とき、それぞれストローブパルスを発生する一対の回路
と、該回路のいずれか一方からでもストローブパルスが
入力するとき前記一対のレベルコンパレータの出力を比
較するパターンコンパレータとを備えることを特徴とす
るデジタル集積回路機能試験機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53165063A JPS5950944B2 (ja) | 1978-12-29 | 1978-12-29 | デジタル集積回路機能試験機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53165063A JPS5950944B2 (ja) | 1978-12-29 | 1978-12-29 | デジタル集積回路機能試験機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5590866A JPS5590866A (en) | 1980-07-09 |
| JPS5950944B2 true JPS5950944B2 (ja) | 1984-12-11 |
Family
ID=15805143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53165063A Expired JPS5950944B2 (ja) | 1978-12-29 | 1978-12-29 | デジタル集積回路機能試験機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950944B2 (ja) |
-
1978
- 1978-12-29 JP JP53165063A patent/JPS5950944B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5590866A (en) | 1980-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
| US4122995A (en) | Asynchronous digital circuit testing system | |
| US4271515A (en) | Universal analog and digital tester | |
| JPH0476473A (ja) | 論理比較回路 | |
| JPS5950944B2 (ja) | デジタル集積回路機能試験機 | |
| KR100336907B1 (ko) | 메모리 시험장치 | |
| JP2685666B2 (ja) | デジタル論理回路の動的な検査方法 | |
| JPH1172517A (ja) | タイミング波形検出装置 | |
| JP2937440B2 (ja) | 集積回路検査装置 | |
| JPH0465684A (ja) | 半導体集積回路試験装置 | |
| JP2610824B2 (ja) | ハイ・インピーダンス機能素子を備えた論理回路の測定装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH052051A (ja) | Ｉｃ試験装置 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| JP4130711B2 (ja) | 半導体試験装置 | |
| JPH11101852A (ja) | 可変遅延素子試験回路 | |
| JPH04259869A (ja) | 試験評価装置 | |
| JPH0439627B2 (ja) | ||
| JPS6039984B2 (ja) | 集積回路装置の検査方法 | |
| WO1997043813A1 (en) | Timing adjustment circuit for semiconductor test system | |
| JPH03210480A (ja) | Ｉｃの出力パルス幅検査回路 | |
| JPS63279180A (ja) | 論理回路試験機 | |
| JPS57169684A (en) | Testing system for integrated circuit element | |
| JPH04340482A (ja) | Ｉｃ試験装置のデバイス動作電流測定回路 | |
| JPH01136080A (ja) | 集積回路素子のテスト装置 |