JPS6046540B2 - 電子装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は電子部品の回路基板の成形時に、電子部品を同
時に埋め込む様にし、生産性の向上をはかつた半導体装
置の製造方法に関する。

従来、電子部品、主として半導体チップを絶縁材料によ
り形成された回路基板に埋め込み、かつ、半導体チップ
の表面と、回路基板表面とをほぼ同一高さとし、その後
、半導体チップの電極を含む様に、配線パターンを形成
する場合第１図に示す如き方法が提案されていた。

すなわち、第１図において、回路基板１に設けられた半
導体チップ２の埋込部３に、ＦＥＰ等の樹脂を適量投入
し、半導体チップ２を投入し、平板で押圧する事により
、前記樹脂を成形し緩衝層４を形成する。

その後図示してない配線パターンを形成すれば電子装置
は完成する。この場合緩衝層４は埋込部３の形状誤差及
び半導体チップ２の形状誤差により、半導体チップ２と
埋込部３との間にスキマが生じ、通常用いられる蒸着法
等による薄膜配線が出来なくなる事を防ぐはたらきをす
る。この様なはたらきがある事から明らかな様に緩衝層
４は、半導体チップ２の表面５及び回路基板１の表面７
とほぼ同一高さの表面６を有さなければならない。この
ためには埋込部３及び半導体・チップ２各々の形状を高
精度にしなければならない他、ＦＥＰ等の樹脂の定量供
給にも非常に高い精度を要する事から、以上の技術によ
つては各々の高さを一定レベルにする事は非常に困難で
ある。従つてこの様な方法での量産は難しく、又量・産
する場合歩留まりの低下と、製造工数の増大につながる
。以上を改善する手段として、ＦＥＰ等の樹脂を多めに
埋込部３に投入し、半導体チップ２より盛り上がつたも
のについては、機械的、化学的研磨により除去する事が
提案されている。この場合、形状等は高精度なものは不
要となるが、反面、研磨は高度な技術が要求され少くと
も半導体チップへのダメージはあつてはならない。この
様な要求を満たす技術は前述した、形状精度を高めて埋
め込む場合に比べても高り技術レベルが要求され、生産
工数が多くかかつていた。本発明はかかる欠点を除去す
るためのもので、予じめ半導体チップを回路基板の成形
型中に投入し、その他樹脂を充填し回路基板を成形する
事により、生産工数を削減し、断線による信頼性の低下
を無くしたものである。

本発明を電子時計の回路ブロックに応用した、製造方式
の一実施例を第２図第３図について説明する。

第２図、第３図において、従来の方法で説明したのと同
様な半導体チップ２を、位置決めピン１０を有する下型
１１のフラット状の上面に、図示していない外部取出電
極の表面を下向きに密着載置する。

この状態において半導体チップ２は、下型１１に対し位
置決めされる（第２図ａ）。次に上型１２をおおい、前
記チップ２の上面と各側面に空隙１４ａが形成されるよ
うに締め、注入口１３より、樹脂Ａを充填し、緩衝層１
４を形成する（第２図ｂ）。その後、上型１２を開放し
、不要部分、すなわち注入口１３に固化した樹脂を取り
さり、その後、上型１５を上型１２と同様におおい、前
記緩衝層１４の上面と各側面に空隙１７ａが形成される
ように上型１５の下面が下型１１の下面に密着するよう
に締め、樹脂Ｂを上型１５の注入口１６より充填し、回
路基板１７を形成する．（第２図ｃ）。次に上型１５を
開放し、下型１１より回路基板１７を取り出し、注入口
１６に固化した部分を除去する（第２図ｄ）。２０は位
置決めピン１０により出来た空隙である。

しかる後、半導体チップ２の図示していない外部取出電
極を含．む配線パターン１８をスクリーン印刷法を用い
、導電性ペーストを印刷する事により形成する。これに
より、半導体チップ２、緩衝層１牡回路基板１７、配線
パターン１８から成る回路ブロック１９は完成する（第
２図ｅ）。以上の説明から明らかな様に、半導体チップ
２は下型１１に、表面を密着した状態で樹脂Ａ及びＢが
注入されるため、半導体チップ２、緩衝層１４及び、回
路基板１７の各々の表面は、高度な技術を用いず、各々
４〜５μｍ以下の段差に押える事ができる。

一このために製造歩留まりが向上する他、配線パターン
１８の断差部での断線が無くなり、信頼性が向上する。
本発明の説明においては、独立した、下型１１、上型Ａ
ｌ２、上型Ｂｌ５の独立した３個の型により、緩衝層１
牡回路基板１７を形成したが、緩衝層１４をさらに一層
増加させる場合においては４ケの型が必要となる等これ
らは、回路ブ”ロック１９の型状により種々選択できる
。

もち論、前述した型及び動作をメカ的に結合し機械化し
てもよい。この場合においては、通常行なわれる射出成
形と同様に考えられ、製造に要する工数は減少する等、
機械化、自動化しやすい、製造方式である事はいうまで
もない。本発明の説明においては、樹脂Ａ及びＢを各々
、緩衝層１４、回路基板１７として形成したが、樹脂ば
かりでなく、無機物質、セラミック等、絶縁材料であり
、機械的、電気的特性を満足するものであればどの様な
ものでもよい。

本発明の説明については電子時計の回路ブロックに応用
した例について説明したが、電卓、カメラ、ラジオ等、
電子部品を用いる機器であれば、同様に応用できる。

又回路構成により半導体チップ２を１個ばかりてなく、
複数個同時に埋め込む事も可能であり、抵抗、コンデン
サー等他の電子部品も複合させて埋込む事も可能である
。本発明の説明においては、位置決めピン１０は、Ｌ字
型のものを２ケ用いたが、第４図に示す如く複数個の丸
ピン２１を用いてもよく、配線パターン１８を防げない
様な構成であれば種々考えられる。又真空等による位置
決めを採用する事によりピンを用いない事も可能である
。さらに、形状精度が不要の場合においては、第５図に
示す如く下型２２に半導体チップ２をその図示してない
外部電極取出し部を下側にし固定し、上方から樹脂を充
填し回路基板２３を形成しても良い。本発明の説明にお
いては配線パターン形成は、導電性ペーストをスクリー
ン印刷により行なつたが、真空蒸着法により全面に金属
膜を形成した後、写真法により形成しても良い。

以上の如く本発明は、回路基板の成形型中に電子部品を
投入した後、樹脂を充填する事により、断線による信頼
性の低下を無くしたものである。

【図面の簡単な説明】

第１図は従来の方法による半導体装置の断面図、第２図
は本発明の工程の一実施例を示す工程図、第３図は下型
の平面図、第４図は下型のその他の一例を示す平面図、
第５図は他の製造方法を示す断面図。 ２・・・・・・半導体チップ、１１・・・・・・下型、
１２・・上型Ａｌｌ４・・・・・緩衝層、１５・・・・
・・上型Ｂｌｌ７・・・・・回路基板、１８・・・・・
・配線パターン、１９・・回路ブロック。

Claims (1)

1. 【特許請求の範囲】 １ 次の各工程からなることを特徴とする電子装置の製
   造方法。 （１）電子部品２を、その外部取出電極を有する面を下
   向きにして下型１１のフラット状の上面に密着載置する
   第１の工程。 （２）前記電子部品２の上面と各側面に空隙１４ａが設
   けられるように上型１２が前記電子部品２をおおい、上
   型１２の下面を前記下型１１の上面に密着載置し、前記
   上型１２の注入口１３より前記空隙１４ａに緩衝用絶縁
   材料１４を充填する第２の工程。 （３）前記上型１２を取り外し、前記注入口１３に固化
   した前記絶縁材料１４を取り除く第３の工程。 （４）前記絶縁材料１４の上面と各側面に空隙１７ａが
   設けられるように上型１５がおおい、上型１５の下面が
   前記下型１１の前記上面に密着載置し、前記上型１５の
   注入口１６より回路基板用絶縁材料１７を充填する第４
   の工程。 （５）前記第４の工程により得られた電子装置から前記
   下型１１を取り除く第５の工程。 （６）前記電子部品２の外部取出電極に配線パターン１
   ８を接続形成する第６の工程。