JPS6048708B2 - 論理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、情報処理装置その他ディジタル通信装置等の
中の各種の論理回路で生ずる故障の検出、診断をし易く
するための論理装置に関する。

近年輪理回路の集積化か進み、大規模集積回路（以下Ｌ
ＳＩと称す。）か情報処理装置等に組み込まれてきてい
る。このＬＳＩの故障のうち、大きな割合を占めるもの
に回路素子と回路素子を結ぶボンディング部の故障があ
る。

このボンディング部の製造上の不ｐは、例えばＬｉの端
子のボンディングの接触不良となつて現われる。この故
障を診断する方式は、従来においてはυに示す方が一般
的である。

すなわちこの種の技術においては、システムび動作のス
テップ中に結果を予測し、該ステップ中に得られた実際
の値および予測された値との間の比較の結果生する相違
によつてエラーを表示するものであり、更にシステムの
動作中に生ずるエラーを修正しようというものであつた
。

かような修正はエラーの起つた動作の反復を、エラーが
再び起きないことを前提として、行なうことによつて行
なわれる。又、別の方法ではエラーの生じたステップ中
で得られた結果へ修正量を注入してエラ・一を補償する
ことが行なわれる。従つて前述の如き先行技術ではエラ
ーを生じせしめた実際の原因はとらえられない。即ち、
エラー動作に対応する構造的故障を確認しえない場合が
ある。かくの如き欠陥を補正する方法として予め、比夕
較結果と比較結果とて検出可能な故障を対比させるため
、多数のテストによるシステム内のすべての故障を対象
としたシミュレーションを行なつた。

次に複数のテスト結果を総合的に判断して、テスト結果
と故障、即ち、故障の物理的ロケーシｏヨンを対応させ
る辞書を予め用意した。システムが動作中にエラーを起
すとこれら予め用意したテストを罹障装置に与え、その
結果を踏まえ、辞書を参照することにより、故障の物理
的ロケーションを得た。次にこのロケーションを含む物
理的回■５路ボードを正常と予め確認されているボード
と取換えることにより修理を行う。かくの如き先行技術
においては、シュミレーションのため膨大な出費、長期
間の開発期間が必要てあつた。本発明の目的は、ＬＳＩ
のボンド部の故障の検出を容易にする論理回路を提供す
ることにある。

本発明の他の目的は、ＬＳＩを実装したプリント基板、
単位で故障検出を行なうことができる論理回路を提供す
ることにある。本発明の他の目的は、論埋設計者が本来
的な機能を果す回路とは別に所 ；定の素子を単に附加
するだけで故障検出を行なうことができる論理装置を提
供することにある。本発明の構成は、共通の制御信号が
入力される複数の論理単位を含む論理装置であつて、前
記複数の論理単位のそれぞれは、データを入力して処理
する第１の論理回路と、前記制御信号に応じて前記第１
の論理回路の出力信号に応じて前記第１の論理回路の出
力信号と所定の出力信号とのどちらか一方を出力する第
２の論理回路と、前記データを入力し、前記データに応
じた所定の論理動作をする第３の論理回路とを含み、前
記複数の論理単位の第２の論理回路のそれぞれから所定
の出力信号が出力されるように前記制御信号が与えられ
るとき、任意の論理単位の前記第３の論理回路に入力さ
れるデータとして予め定められた一以上の論理単位から
の所定の出力信号が、誤つて供給されたときは、正しく
供給されたときと異なる論理値を出力することを特徴と
する論理装置である。

本発明は論理回路の出力線の論理状態を別々の２タイミ
ングで、すべて論理値「１」，「Ｏ」とすることにより
、これに結線される論理回路の入力の論理状態が各々前
記論理状態に対応しているか否かを観測することにより
前記結線上の１固定故障、０固定故障が検出出来るとい
う原理である。

３本発明は該原理が大規模集積回路て構成される電子デ
ータ処理システムにおいて前記大規模集積回路のボンド
部の故障検出・診断に有効かつ容易に利用出来る原理に
基つく。

次に本発明の一実施例について図面を参照して３−説明
する。

第１図Ａを参照するに本発明を適用した場合の大規模集
積回路チップ（以下ＬＳＩチップ）と呼ぶ）上の本発明
の特徴をなす論理ブロック構成が図示される。ＬＳＩチ
ップ１００は、第１の入力信号線１０１と第２の出力信
号線１０８と４ι第２の入力信号線１０７と第３の出力
信号線１０５とを介して、他のＬＳＩチップ等と電気的
かつ論理的に接続される。電子的データ処理システムが
システムの目的によつて本来具備すべき機能のうち該Ｌ
ＳＩが果すべき機能は、第１の入力信号線１０１を入力
とし第１の出力信号線１０２を出力する第１の論理回路
１０３によつて達成される。従つて、第１図Ａにおいて
第１の信号線１０１，，第，１の出力信号線１０２、第
１の論理回路１０３以外は本発明の目的を達成する為に
付加されるものである。第３の論理回路１０４は第１の
入力信号線１０１を入力とし、入力の論理状態がすべて
論理値「Ｏ」または論理値「１」であるか、あるいフは
、それ以外であるかをチェックして第３の出力信号線１
０５に前者を論理値「０．ｐ．後者を論理値「１」に対
応させる信号を出力する。例えは排他的論理和回路が、
これに該当する。第２の論理回路１０６は第２の入力信
号線１０７と第１の出・力信号線１０２を入力とし、第
２の入力信号線１０７の論理的な指示に従い第２の出力
信号線１０８の論理状態を次に示す３通りに制御出来る
。第１図Ｂに第２の論理回路１０６の一実施例を示す。
この図を参照するに第２の入力信号線１０７は第３の入
力信号線１０９と第４の入力信号線１１０によつて構成
されるが共に論理値「Ｏ」の時、第１の出力信号線１０
２の論理状態はそのまま第２の出力信号線１０８上に伝
搬する。第３の入力信号線１０９が論理値「１」のとき
第２の出力信号線１０８の論理状態はすべて論理値「ｏ
」になり、第３の入力信号線１０９が論理値「Ｏ」かつ
入力信号線１１０の論理値が「１」の出力信号線１０８
の論理状態はすべて論理値「１」になる。通常第１図で
示された論理回路は、１つのプリント板上に２以上存在
する。この関係を第２図を使用して説明する。

いま、１枚のプリント板に２つのＬＳＩチップ１００′
、ＩＯ『を実装したものを想定する。

第１のＬＩチップ１００′の第１の論理回路１０３′の
出力である第１の出力線１０２′がどんな論理値をとつ
たとしても、前述の説明の如く第２の入力信号線１０７
の値により全て「Ｏ」又は「１」となる論理値を第２の
出力信号線１０８′上に出力ナる。２の信号は、第２の
ＬＳＩチップ１００“の窮１の論理回路１０３″に入力
されるとともに、喜３の論理回路１０４″の入力となる
。

この第３つ論理回路１０４″は、入力信号が全て論理値
０」であれば０Ｒ回路がよく、入力信号が全て論甲値「
１」であればＡＮＤ回路がよく、また入力信号が奇数パ
リテイ信号であれば、排他的論理和回路が適する。所定
の値が入力されない場合第３の出力信号線１０５上には
論理値「１」が出力される。この論理値「１」が出力さ
れることは、第１のＬＳＩチップ１００′の第２の出力
信号線１０ｔ８と第２のＬＳＩチップＩＯ『の第１の入
力信号線ＩＯＶとの間の線上の故障例えばボンディング
の不良による断線であるか、又は第２のＬＳＩチップＩ
Ｏ『の第３の論理回路の故障のどちらかである。 ，第
３図ては、このＬＳＩチップを３つ単純な縦属接続をし
た第１の例囚と、あるＬＳＩチップの第３の出力信号線
を、隣接していないＬＳＩチップの第１の入力信号線と
して接続した第２の例（Ｂ）とを示している。

第１の例（２）と第２の例（Ｂ）とも第２の入力信号線
は、各ＬＳＩチップ上に同一の信号が入力できるように
してある。

これは、各０１チップ１００１，１００２，および１０
０３の第２の出力信号１０８１，１０８２，および１０
８３を全て論理値「ｏ」又は「１」とするためである。

前段のＬＳＩチップの第２の出力信号１０８１，１０８
２，を後段のＬＳＩチップの第１の入力信号１０１２，
１０１３として入力し、排他的論理和の出力てある、第
３の出力信号１０５２，１０５３を論理和回路に出力す
る。この結果一枚のプリント板毎にその出力信号が全て
「Ｏ」とすれは出力は故障がなければ「Ｏ」となる。こ
れは、論理和回路に接続線１１７て接続されたランプ１
１８・を点灯させない。もし、どれか一つに故障があれ
は第３の出力信号１０５１，１０５２，および１０５３
のうち故障のある部分が論理値「１」となり、論理和回
路の出力を論理値「１」とする。この結果表示ランプ１
１８は点灯する。この点灯により故障がパッケージ毎に
表示される。なお、論理和回路の代りにＮＡＮＤ回路を
用いて、第３の出力信号１０５１，１０５２および１０
５３、を全て「１」にしてもよい。

第４図では、プリント板間の接続間におけるにｉ障の検
出を加能とする、本発明の他の実施例でまる。

今、他の実施例を理解するために、１枚のプ１．ント板
上に実装されたＬＳＩチップは３つとするこれは２つ以
上であれば幾つでもよい。

この実施例でｕ■チップと論理和回路は前述の実施例と
同様な構成である。

この実施例での特徴は、同一のプリント基板上に、排他
的論理和回路を実装したところである。

この排他的論理和回路は、以下に説明する働きをする。
すなわち第１のプリント基板２０？１上の第１のＬＳＩ
チップ１００４の第２の出力信号１０８４を同基板上の
第２のＬＳＩチップ１００５に入力させるとともに第２
のプリント基板２０８２上の第２のＬＳＩチップ１００
８にも入力させる。この他に、第１のプリント基板２０
０１上の排他的論理和回路１１４１に入力させる。これ
と同様に、第２の氏Ｉチップ１００５の第２の出力信号
１０８５を同基板上の第３のＬＳＩチップ１００６に入
力させるとともに、第２のプリント基板２００２上の第
３のＬＳＩチップ１００９に入力させ、かつ第１のプリ
ント基板２００１上の排他的論理和１１４１回路に入力
させる。いま、第１のプリント基板２００１上の各ＬＳ
Ｉチップに対する共通の第２の入力信号１０７１および
第２のプリント基板２００２上の各ｕ■チップに対する
共通の第２の入力信号１０７２は、両基板２００１，２
００２上の各ＬＳＩチップの出力丁を全て論理値「ｏ」
か、又は論理値「１」のどちらかにする信号である。

この結果、プリント板間の接続を含む各ＬＳＩチップ間
の接続故障があれば、排他的論理和の出力は論理値「１
」となる。この結果、論理和回路を介して表示ランプ１
１０８は、点灯することになり、故障が表示される。な
お、この排他的論理和の出力を直接、他の表示ランプに
接続すればその故障箇所の検出をさらに容易にする。ま
たＬＳＩチップの第３の論理回路を本実施例で：５は、
チップ内に含めたが、これは必ずしもＬＳＩチップ内に
含める必要はなく、各ＬＳＩチップの各々に対応して設
けられればよく、全てのＬＳＩチップの各々について故
障を検出する必要がなければ、プリント板毎に統括して
設けてもよい。

’ｏ 以上の説明から本発明の第一の効果はΠ■のボン
ド部の故障の検出が容易に出来ることである。

故障検出の主対象部分はボンド部の故障てあるが［Ｉは
特にボンド部の故障率が相対的に高いので該部分に的を
絞つた本発明はＬＳＩて構成される電子的データ処理装
置には非常に効果が大きい。本発明の第２の効果は迅速
な故障検出をボード単位で行なえるため、修理が極めて
容易でかつ迅速に行なえる。先の実施例を用いて該修理
イメージを説明すると、電子データ処理装置に故障があ
れば装置自身が有するチェック機能のエラー表示の或は
０Ｓの異常終了、或は機能試験プログラムによるエラー
表示により故障が存在することが保守者に知らされる。
保守者は直ちに第２の入力信号に接続したスイッチを操
作し、ＬＳＩ間の論理状態を論理値「Ｏ」ないし論理値
「１」とする。ＬＳＩのボンド部に故障があれば故障が
存在するボードに対応するランプが点灯する。保守者は
該ランプに対応するボードを取換えて、上述スイッチを
再び操作しランプを確認する。ランプが全て消−灯して
いれば修理は完了する。本発明の第三の効果は該発明を
適用した電子データの処理装置を設計する際に、論埋設
計者は該発明の為の配慮を特にしないで済むことである
。

これは、電子データ処理装置が本来具備すべき機２能と
本発明による故障検出機能が独立に考慮されることによ
る。

【図面の簡単な説明】

第１図Ａは本発明の一実施例であるチップの構成を示し
た図、第１図Ｂは第１図Ａの第２の論理回路の詳細な回
路を示した図、第２図は、一基板上のチップ間の論理回
路の関係を示した図、第３図は、一基板上のチップを実
装した場合の図、第４図は、複数基板上のチップ間を接
続した例を示した図である。 以下図において用いられた符号について説明する。 １００，１００′，１００″，２００１，２００２，は
ＬＳＩチップを示し、１０１，１？１′，１０Ｖ，１？
１１，１０１２，１０１３は第１の入力信号を示し、１
０２，１０２′，１０２″は第１の出力信号を示し、１
０３，１０３′，１？３″は第１の論理回路を示し、１
０４，１０４′，１０４″は第３の論理回路を示し、１
０５，１０５’，１０５″，１０５１，１０５２，１０
５３は第３の出力信号を示し、１０７，１０？１，１０
７２は第２の入力信号を示し、１０８，１０８’，１０
８″，１０８１，１０８２，１０８３，１０８４，１０
８５は第２の出力信号を示す。

Claims (1)

【特許請求の範囲】
1. １ 共通の制御信号が入力される複数の論理単位を含む
   論理装置であつて、前記複数の論理単位の各々は、当該
   段の論理単位に供給されたデータを処理して第１の出力
   信号を出力する第１の論理回路と、前記制御信号に応じ
   て前記第１の出力信号と所定の出力信号とのどちらか一
   方を選択し後段の論理単位にデータとして出力する第２
   の論理回路と、当該段の論理単位に前記所定の出力信号
   がデータ入力されるように前記制御信号が与えられると
   きに誤つてデータ供給されたときは正しくデータ供給さ
   れたときと異なる論理値を出力する第３の論理回路とを
   含むことを特徴とする論理装置。