JPS6049369B2 - push-pull amplifier circuit - Google Patents
push-pull amplifier circuitInfo
- Publication number
- JPS6049369B2 JPS6049369B2 JP4616479A JP4616479A JPS6049369B2 JP S6049369 B2 JPS6049369 B2 JP S6049369B2 JP 4616479 A JP4616479 A JP 4616479A JP 4616479 A JP4616479 A JP 4616479A JP S6049369 B2 JPS6049369 B2 JP S6049369B2
- Authority
- JP
- Japan
- Prior art keywords
- push
- point
- driving transistor
- pull amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
- H03F3/3067—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 本発明はプッシュプル増幅回路の改良に関する。[Detailed description of the invention] The present invention relates to improvements in push-pull amplifier circuits.
本発明はスイッチング歪を減少させたプッシュプル増幅
回路を提供することを目的とする。An object of the present invention is to provide a push-pull amplifier circuit with reduced switching distortion.
従来のB級プッシュプル増幅回路は第1図に示す如くに
構成されている。すなわちその出力段は電源+Bと−B
との間にコレクタを共通に接続して出力端Cとするそれ
ぞれ相補型の出力トランジスタ1および2と抵抗5およ
び6とからなり、その駆動段は出力トランジスタ1およ
び2に各別にインバーゼット・ダーリントン接続された
駆動用トランジスタ3および4と、抵抗7、8、9およ
び10とからなり、対称型回路で構成されてい1−、一
−゛、μセー4、1−1八 =彎)プ:゜に■1財噌
11↓゛レび信号電圧源13は前駆動段としての電圧増
幅回路であつて出力端C点の直流電位がほぼ零にバイア
スされる回路を簡略化して示してある。上記の如きB級
プッシュプル増幅回路においては、そのバイアスを安定
化するために駆動用トランジスタ3のベースA点と駆動
用トランジスタ4のベースB点との間に温度補償用およ
び安定化用にダイオード14および15と可変抵抗16
とを直列接続して構成したバイアス回路が使用される。A conventional class B push-pull amplifier circuit is constructed as shown in FIG. In other words, its output stage is the power supply +B and -B
The drive stage consists of complementary output transistors 1 and 2 and resistors 5 and 6, whose collectors are commonly connected between the output terminal C and the output terminal C. It consists of connected driving transistors 3 and 4 and resistors 7, 8, 9, and 10, and is configured as a symmetrical circuit. The signal voltage source 13 is a voltage amplifying circuit as a front drive stage, and the circuit in which the DC potential at the output terminal C is biased to approximately zero is shown in a simplified manner. In the class B push-pull amplifier circuit as described above, in order to stabilize the bias, a diode is installed between the base point A of the driving transistor 3 and the base point B of the driving transistor 4 for temperature compensation and stabilization. 14 and 15 and variable resistor 16
A bias circuit configured by connecting the two in series is used.
このバイアス回路の特性は定電圧特性に近い特性を有し
ている。いま、B点の電位が下降する入力信号電圧の印
加により駆動用トランジスタ4が導通し、ついで出力ト
ランジスタ2が導通して負荷11に出力電力が供給され
る。The characteristics of this bias circuit are close to constant voltage characteristics. Now, upon application of the input signal voltage that causes the potential at point B to drop, the driving transistor 4 becomes conductive, and then the output transistor 2 becomes conductive, and output power is supplied to the load 11.
このときA点の電位も下り駆動用トランジスタ3はカッ
トオフ状態になり、出力トランジスタ1もカットオフ状
態となり、またA点の電位が上昇する入力信号電圧の印
加により駆動用トランジスタ3が導通し、ついで出力ト
ランJジスタ1が導通して負荷11に出力電力が供給さ
れる。このときB点の電位も上り駆動用トランジスタ4
および出力用トランジスタ2はカットオフ状態となる。
この様に入力信号電圧の極性に従つて出力トランジスタ
1および2、駆動用トランジiスタ3および4は交互に
増幅作用を行つて負荷11に出力を発生する。いま無人
力信号時に可変抵抗16を調整することにより、出力ト
ランジスタ1から出力トランジスタ2に流れる無人力信
号バイアス電流を所定値フだけ流す様に設定しておいて
も、入力信号電圧が印加されて駆動用トランジスタ4が
導通すると、抵抗10の電圧降下が増大するためにB点
とC点との間の電位差が大きくなりA点とC点との間の
電位差が減少するために駆動用トランジスタ3はカット
オフ状態になり、出力トランジスタ1もカットオフ状態
になる。At this time, the potential at point A also decreases, and the driving transistor 3 enters the cutoff state, and the output transistor 1 also enters the cutoff state, and due to the application of the input signal voltage that increases the potential at point A, the driving transistor 3 becomes conductive. Then, the output transistor J1 becomes conductive and output power is supplied to the load 11. At this time, the potential at point B also rises, driving transistor 4
And the output transistor 2 is in a cut-off state.
In this manner, the output transistors 1 and 2 and the driving transistors 3 and 4 alternately perform amplification according to the polarity of the input signal voltage to generate an output to the load 11. Even if the variable resistor 16 is adjusted to cause the unmanned signal bias current to flow from the output transistor 1 to the output transistor 2 by a predetermined value at the time of an unmanned signal, the input signal voltage will not be applied. When the driving transistor 4 becomes conductive, the voltage drop across the resistor 10 increases, so the potential difference between points B and C increases, and the potential difference between points A and C decreases, causing the driving transistor 3 to become conductive. is in a cutoff state, and the output transistor 1 is also in a cutoff state.
また入力信号電圧が変化して入力信号電圧によりA点の
電位が上昇したときも、駆動用トランジスタ3が導通し
、出力トランジスタ1も導通し、A点とC点との間の電
位差が増大し、B点とC点との間の電位差の減少により
駆動用トランジスタ4および出力トランジスタ2はカッ
トオフ状態となる。上記の如く出力トランジスタ1およ
び2に無人力信号時にバイアス電流を流しておいても、
入力信号電圧が印加され大振幅に負荷11が励振される
と出力トランジスタ1および2にはバイアス電流が流れ
なくなり、正弦波入力信号電圧を印加したとき出力トラ
ンジスタ1には第2図の実線に示したエミッタ電流h1
が、また出力トランジスタ2には第2図の破線に示した
エミッタ電流11El2が流れ、交互に位相差が180
度で逆極性エミッタ電流が流れることになり、スイッチ
ング歪が発生する欠点があつた。Also, when the input signal voltage changes and the potential at point A increases due to the input signal voltage, drive transistor 3 becomes conductive, output transistor 1 also becomes conductive, and the potential difference between points A and C increases. , the driving transistor 4 and the output transistor 2 enter a cut-off state due to a decrease in the potential difference between points B and C. Even if the bias current is passed through the output transistors 1 and 2 during the unattended signal as described above,
When the input signal voltage is applied and the load 11 is excited to a large amplitude, no bias current flows through the output transistors 1 and 2, and when a sine wave input signal voltage is applied, the output transistor 1 has a voltage as shown by the solid line in Figure 2. emitter current h1
However, an emitter current 11El2 shown by the broken line in FIG. 2 flows through the output transistor 2, and the phase difference alternately becomes 180.
This has the disadvantage that a reverse polarity emitter current flows at a certain temperature, resulting in switching distortion.
本発明は上記の欠点を解消してスイッチング歪を軽減さ
せたものであり、以下実施例により説明する。The present invention eliminates the above-mentioned drawbacks and reduces switching distortion, and will be explained below using examples.
第3図は本発明の一実施例のプッシュプル増幅回路の回
路図てある。FIG. 3 is a circuit diagram of a push-pull amplifier circuit according to an embodiment of the present invention.
本実施例は第1図に示したB級プッシュプル増幅回路に
おいて、さらに駆動用トランジスタ3の。This embodiment further includes a driving transistor 3 in the class B push-pull amplifier circuit shown in FIG.
エミッタと駆動用トランジスタ4のベースとの間に抵抗
17を、駆動用トランジスタ4のエミッタと駆動用トラ
ンジスタ3のベースとの間に抵抗18をそれぞれ接続し
て構成する。ここで、本実施例のプッシュプル増幅回路
におjいて、無人力信号時に出力トランジスタ1および
2に適当な値の直流バイアス電流が流れる様に可変抵抗
16により調整されている。出力トランジスタ1のベー
ス電流と抵抗7に流れる電流が駆動用トランジスタ3の
コレクタ電流となり、駆動用クトランジスタ3のエミッ
タ電流は抵抗9と抵抗17とに分流する。また、同様に
出力トランジスタ2のベース電流と抵抗8に流れる電流
とが駆動用トランジスタ4のコレクタ電流となり、駆動
用トランジスタ4のエミッタ電流は抵抗10と抵抗18
とに流れる電流の和の電流となつている。いま、A点の
電位が上昇する入力信号電圧すなわち正の入力信号電圧
の印加により、A点の電位が上昇すると、駆動用トラン
ジスタ3が導通し、出力トランジスタ1も導通してC点
の電位が上昇し負荷11に正の入力信号を増幅した電力
が供給される。この正の入力信号電圧の印加により出力
トランジスタ1のベース電流およびエミッタ電流は増大
し、前述の如く出力トランジスタ1のベース電流と抵抗
7に流れる電流との和の電流が駆動用トランジスタ3の
コレクタに流れる。しかるにA点とB点との間は定電圧
特性に近い特性を有しているために駆動用トランジスタ
3の1エミッタD点と駆動用トランジスタ4のエミッタ
E点との間の特性もA点とB点との間の特性に類似し、
抵抗17には入力信号電圧にかかわらずほぼ一定の電流
が流れている。A resistor 17 is connected between the emitter and the base of the driving transistor 4, and a resistor 18 is connected between the emitter of the driving transistor 4 and the base of the driving transistor 3. In the push-pull amplifier circuit j of this embodiment, adjustment is made by the variable resistor 16 so that a DC bias current of an appropriate value flows through the output transistors 1 and 2 at the time of an unmanned signal. The base current of the output transistor 1 and the current flowing through the resistor 7 become the collector current of the driving transistor 3, and the emitter current of the driving transistor 3 is divided into the resistor 9 and the resistor 17. Similarly, the base current of the output transistor 2 and the current flowing through the resistor 8 become the collector current of the driving transistor 4, and the emitter current of the driving transistor 4 is the current flowing through the resistor 10 and the resistor 18.
The current is the sum of the currents flowing in and. Now, when the potential at point A increases due to the application of an input signal voltage that increases the potential at point A, that is, a positive input signal voltage, the driving transistor 3 becomes conductive, the output transistor 1 also becomes conductive, and the potential at point C increases. The load 11 is supplied with power obtained by amplifying the positive input signal. By applying this positive input signal voltage, the base current and emitter current of the output transistor 1 increase, and as mentioned above, the sum of the base current of the output transistor 1 and the current flowing through the resistor 7 flows into the collector of the driving transistor 3. flows. However, since the characteristic between point A and point B is close to constant voltage characteristic, the characteristic between point D of one emitter of driving transistor 3 and point E of emitter of driving transistor 4 is also similar to point A. Similar to the characteristics between point B and
A substantially constant current flows through the resistor 17 regardless of the input signal voltage.
従つて出力トランジスタ1のベース電流の増加分はほと
んど抵抗9を流れることになる。このためにD点とC点
との間の電位差は増大し、E点とC点との間の電位差は
減少するのでC点から、E点を通つて駆動用トランジス
タ4へと流れる電流は減少するが、駆動用トランジスタ
4のバイアス電流は抵抗17に流れる電流と同様に抵抗
18にもほぼ一定の電流が流れているために駆動用トラ
ンジスタ4はカットオフ状態になることなく動作し、出
力トランジスタ2もカットオフ状態になることは無くな
る。Therefore, most of the increased base current of the output transistor 1 flows through the resistor 9. For this reason, the potential difference between points D and C increases, and the potential difference between points E and C decreases, so the current flowing from point C to drive transistor 4 through point E decreases. However, since the bias current of the driving transistor 4 is a substantially constant current flowing through the resistor 18 as well as the current flowing through the resistor 17, the driving transistor 4 operates without being cut off, and the output transistor 2 will no longer be in the cutoff state.
またB点の電位が下降する入力信号電圧すなわち負の入
力信号電圧が印加された場合も、第3図に示した回路は
対称回路のため上記と同様に作用し、このとき増幅作用
に直接寄与していない駆動用トランジスタ3および出力
トランジスタ1はカットオフ状態になることは無くなる
。Furthermore, even when an input signal voltage in which the potential at point B decreases, that is, a negative input signal voltage is applied, the circuit shown in Figure 3 acts in the same way as above because it is a symmetrical circuit, and in this case it directly contributes to the amplification effect. The drive transistor 3 and output transistor 1 that are not in the cut-off state will no longer be in the cut-off state.
従つて、入力信号電圧が正弦波の場合、出力トランジス
タ1および2のそれぞれのエミッタ電流IEllおよび
H2は第4図に示す如くになりあたかも油級プッシュプ
ル増幅回路の如く動作してスイッチング歪の発生を妨げ
、歪率を低下させる。Therefore, when the input signal voltage is a sine wave, the emitter currents IEl and H2 of the output transistors 1 and 2 become as shown in FIG. 4, and operate like an oil-class push-pull amplifier circuit, causing switching distortion. This reduces the distortion rate.
また、前記の正の入力信号電圧の印加時に駆動用トラン
ジスタ3のエミッタ電流が前の場合より更に大きくなり
、D点とC点との間の電位差が前述の場合より大きくな
つて、C点とE点との間の電位差の極性が反転し、E点
の電位がC点の電位よりも高い状態になると、抵抗18
に流れる電流はE点から抵抗10を通つてC点へ流れる
ようになり駆動用トランジスタ4力幼ツトオフ状態にな
るが、この場合駆動用トランジスタ4のカットオフ状態
への移行は急激ではなく円滑にカットオフ状態に入るた
め、出力トランジスタ2のカットオフ状態への移行も円
滑であり、歪率が改善される。また負の入力信号電圧印
加時の駆動用トランジスタ4のエミッタ電流が大きくな
つた楊合も上述と同様に動作する。Furthermore, when the positive input signal voltage is applied, the emitter current of the driving transistor 3 becomes even larger than in the previous case, and the potential difference between point D and point C becomes larger than in the above case. When the polarity of the potential difference with point E is reversed and the potential at point E becomes higher than the potential at point C, the resistor 18
The current flowing from point E to point C passes through the resistor 10 and the driving transistor 4 becomes cut-off, but in this case, the driving transistor 4 transitions smoothly to the cut-off state rather than abruptly. Since the output transistor 2 enters the cutoff state, the transition to the cutoff state of the output transistor 2 is also smooth, and the distortion rate is improved. Further, in the case where the emitter current of the driving transistor 4 increases when a negative input signal voltage is applied, the operation is similar to that described above.
つぎに本発明の他の実施例について説明する。Next, other embodiments of the present invention will be described.
第5図は本発明の他の実施例のプッシュプル増幅回路の
回路図である。本実施例は第3図に示した一実施例の場
合の回路にさらに抵抗9とC点との間にダイオード19
を、またC点と抵抗10との間にダイオード20を接続
して構成する。FIG. 5 is a circuit diagram of a push-pull amplifier circuit according to another embodiment of the present invention. In this embodiment, a diode 19 is added between the resistor 9 and point C in addition to the circuit of the embodiment shown in FIG.
is also constructed by connecting a diode 20 between point C and the resistor 10.
なおダイオード19および20を接続したことにより、
バイアス回路にダイオード21および22をさらに接続
する。また可変抵抗16により出力トランジスタ1およ
び2に無人力信号時、適当なバイアス電流が流れるよう
に調整する。By connecting diodes 19 and 20,
Diodes 21 and 22 are further connected to the bias circuit. Further, the variable resistor 16 is adjusted so that an appropriate bias current flows through the output transistors 1 and 2 when an unmanned power signal is applied.
そこで本実施例のプッシュプル増幅回路の作用も前述の
一実施例の場合と同様であるが、前述の一実施例におい
て入力信号電圧の振幅が大きく駆動用トランジスタ3お
よび4のエミッタ電流が大きくなつた場合、すなわち正
の入力信号電圧印加時においてE点の電位がC点の電位
より高い状態になつた場合および負の入力信号電圧印加
時においてD点の電位がC点の電位より低い状態になつ
た場合、ダイオード20の作用により低抗18に流れる
電流は駆動用トランジスタ4に流れて駆動用トランジス
タ4をカットオフ状態にすることは無く、またダイオー
ド19の作用により駆動用トランジスタ3から抵抗17
に電流が流れて駆動用トランジスタ3をカットオフ状態
にすることは無くなる。Therefore, the operation of the push-pull amplifier circuit of this embodiment is similar to that of the above-mentioned embodiment, but in the above-mentioned embodiment, the amplitude of the input signal voltage is large and the emitter currents of the driving transistors 3 and 4 are large. In other words, when a positive input signal voltage is applied, the potential at point E becomes higher than the potential at point C, and when a negative input signal voltage is applied, the potential at point D becomes lower than the potential at point C. In this case, due to the action of the diode 20, the current flowing through the resistor 18 flows to the driving transistor 4 and does not cut off the driving transistor 4, and due to the action of the diode 19, the current flowing through the resistor 18 flows from the driving transistor 3 to the resistor 17.
The current will no longer flow into the drive transistor 3 and cause the drive transistor 3 to be cut off.
従つて出力トランジスタ1および2はカットオフ状態に
なることはなく第4図に示したエミッタ電流が流れスイ
ッチング歪の発生を妨げ、歪率を低下させる。Therefore, the output transistors 1 and 2 are not cut off, and the emitter current shown in FIG. 4 flows, preventing switching distortion from occurring and reducing the distortion factor.
また、一実施例および他の実施例の抵抗17および18
による電流径路に代つて、抵抗17および18の個所に
定電流回路を用いても同様である。Also, resistors 17 and 18 in one embodiment and other embodiments.
The same effect can be obtained by using a constant current circuit in place of the resistors 17 and 18 instead of the current path.
以上説明した如く本発明によれば、出力トランジスタの
カットオフ状態への移行を円滑にするために、若しくは
出力トランジスタをカットオフ状態にしないために、プ
ッシュプル増幅回路のスイッチング歪を軽減させる効果
が李る。As explained above, according to the present invention, in order to smoothly transition the output transistor to the cutoff state or to prevent the output transistor from being in the cutoff state, it is possible to reduce the switching distortion of the push-pull amplifier circuit. Liru.
第1図は従来のB級プッシュプル増幅回路の回路図。
第2図は第1図に示したB級プッシュプル増幅回路の出
力トランジスタのエミッタ電流波形・図。第3図は本発
明の一実施例のプッシュプル増幅回路の回路図。第4図
は第3図のプッシュプル増幅回路の出力トランジスタの
エミッタ電流波形図。第5図は本発明の他の実施例のプ
ッシュプル増幅回路の回路図。)1および2・・・・・
・出力トランジスタ、3および4・・・・駆動用トラン
ジスタ、19および20・・・・・・ダイオード。Figure 1 is a circuit diagram of a conventional class B push-pull amplifier circuit. FIG. 2 is an emitter current waveform diagram of the output transistor of the class B push-pull amplifier circuit shown in FIG. FIG. 3 is a circuit diagram of a push-pull amplifier circuit according to an embodiment of the present invention. FIG. 4 is an emitter current waveform diagram of the output transistor of the push-pull amplifier circuit of FIG. 3. FIG. 5 is a circuit diagram of a push-pull amplifier circuit according to another embodiment of the present invention. )1 and 2...
- Output transistors, 3 and 4...drive transistors, 19 and 20...diodes.
Claims (1)
端に接続され、前記出力トランジスタにそれぞれ各別に
駆動用トランジスタがインバーテッド・ダーリントン接
続された対称型回路で構成したプッシュプル増幅回路に
おいて、前記一方の駆動用トランジスタのベースと他方
の駆動用トランジスタのエミッタとの間に電流径路を設
けたことを特徴とするプッシュプル増幅回路。 2 電流径路は抵抗であることを特徴とする特許請求の
範囲第1項に記載のプッシュプル増幅回路。 3 電流径路は定電流回路であることを特徴とする特許
請求の範囲第1項に記載のプッシュプル増幅回路。[Claims] 1. A push-pull amplifier configured with a symmetrical circuit in which the collectors of a pair of complementary output transistors are connected to an output end, and a driving transistor is connected to each of the output transistors in an inverted Darlington manner. A push-pull amplifier circuit, characterized in that a current path is provided between the base of the one driving transistor and the emitter of the other driving transistor. 2. The push-pull amplifier circuit according to claim 1, wherein the current path is a resistor. 3. The push-pull amplifier circuit according to claim 1, wherein the current path is a constant current circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4616479A JPS6049369B2 (en) | 1979-04-16 | 1979-04-16 | push-pull amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4616479A JPS6049369B2 (en) | 1979-04-16 | 1979-04-16 | push-pull amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55137709A JPS55137709A (en) | 1980-10-27 |
| JPS6049369B2 true JPS6049369B2 (en) | 1985-11-01 |
Family
ID=12739366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4616479A Expired JPS6049369B2 (en) | 1979-04-16 | 1979-04-16 | push-pull amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049369B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066598Y2 (en) * | 1985-08-26 | 1994-02-16 | 日立電子株式会社 | Negative feedback amplifier circuit |
-
1979
- 1979-04-16 JP JP4616479A patent/JPS6049369B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55137709A (en) | 1980-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115739A (en) | Power amplifier | |
| US4254379A (en) | Push-pull amplifier circuit | |
| JP3273813B2 (en) | amplifier | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| JPS6049369B2 (en) | push-pull amplifier circuit | |
| KR100394301B1 (en) | Btl amplifier circuit | |
| JPS6040018Y2 (en) | power amplifier circuit | |
| JP2509462Y2 (en) | amplifier | |
| JPS6049368B2 (en) | push-pull amplifier circuit | |
| JPS6040017Y2 (en) | power amplifier circuit | |
| JPS6157121A (en) | Ttl circuit | |
| JPS6119547Y2 (en) | ||
| JPS6119548Y2 (en) | ||
| JPS6222484B2 (en) | ||
| JPS6123687B2 (en) | ||
| JPH0210666Y2 (en) | ||
| JP3505325B2 (en) | BTL amplifier circuit | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JPS6049367B2 (en) | B class amplifier circuit | |
| JP2850928B2 (en) | amplifier | |
| JPH0328605Y2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JPS5842646B2 (en) | bias circuit | |
| JPS6223136Y2 (en) | ||
| JPS6216012Y2 (en) |