Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS605227B2 - thyristor - Google Patents
[go: Go Back, main page]

JPS605227B2 - thyristor - Google Patents

thyristor

Info

Publication number
JPS605227B2
JPS605227B2 JP2911978A JP2911978A JPS605227B2 JP S605227 B2 JPS605227 B2 JP S605227B2 JP 2911978 A JP2911978 A JP 2911978A JP 2911978 A JP2911978 A JP 2911978A JP S605227 B2 JPS605227 B2 JP S605227B2
Authority
JP
Japan
Prior art keywords
region
thyristor
impurity concentration
working point
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2911978A
Other languages
Japanese (ja)
Other versions
JPS54121075A (en
Inventor
一美 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2911978A priority Critical patent/JPS605227B2/en
Publication of JPS54121075A publication Critical patent/JPS54121075A/en
Publication of JPS605227B2 publication Critical patent/JPS605227B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Description

【発明の詳細な説明】 この発明は、dv/dt特性およびゲートトリガー電流
特性を共に向上させたサィリスタに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a thyristor with improved dv/dt characteristics and gate trigger current characteristics.

第1図に従来のサィリスタの要部の縦断面図を示す。第
1図において、1,2および3は順次相接して形成され
た第1の導電形の第1ェミッタ領域、第2の導電形の第
1ベース領域および第1の導電形の第2ベース領域、4
は第2ベース領域の表面部の所要部分に形成された第2
の導電形の第2ェミッタ領域、5は第1ェミッタ領域1
の表面に接着された第1主電極、6は第2ェミッタ領域
4の表面に接着された第2主電極、7は第2べ−ス領域
3の第2ェミッタ領域4が形成されていない部分の表面
に接着3れたゲート電極、8はガラス膜などによるパシ
ベーション領域である。第1ェミツタ領域1、第1ベー
ス領域2、第2ベース領域3および第2ェミッタ領域4
が半導体基体を構成している。第2図は第1図に示した
サィリスタの半導体基体の不純物濃度分布図である。
FIG. 1 shows a longitudinal sectional view of the main parts of a conventional thyristor. In FIG. 1, 1, 2, and 3 are a first emitter region of a first conductivity type, a first base region of a second conductivity type, and a second base of the first conductivity type, which are successively formed in contact with each other. area, 4
is a second base region formed at a required portion of the surface portion of the second base region.
5 is the first emitter region 1 of conductivity type.
6 is a second main electrode bonded to the surface of the second emitter region 4; 7 is a portion of the second base region 3 where the second emitter region 4 is not formed; A gate electrode 3 is bonded to the surface of the gate electrode 3, and a passivation region 8 is made of a glass film or the like. First emitter region 1, first base region 2, second base region 3 and second emitter region 4
constitutes the semiconductor substrate. FIG. 2 is an impurity concentration distribution diagram of the semiconductor substrate of the thyristor shown in FIG.

第2図において機軸は第2ェミッタ領域の表面から半導
体基体の内部への距離、縦軸は不純物濃度(第1の導電
形の不純物も第2の導電形の不純物も共に同一方向に取
っている)、破線Aは非拡散領域が第1ベース領域2と
なる半導体基板の第2の導軍形の不純物の濃度分布、破
線Bは第1ェミッタ領域1形成のための拡散時の第1の
導電形の拡散不純物の濃度分布、破線Cは第2ベース領
域3形成のための拡散時の第1の導電形の拡散不純物の
濃度分布、破線Dは第2ェミッタ領域4形成のための拡
散時の第2の導電形の拡散不純物の濃度分布、実線は相
反する導電形の不純物が補償された後の半導体基体の不
純物濃度分布である。第2図にイにて示す破線Cと破線
Dとの交…は「ワーキングポイント」と呼ばれる。
In Figure 2, the axis is the distance from the surface of the second emitter region to the inside of the semiconductor substrate, and the vertical axis is the impurity concentration (both the impurity of the first conductivity type and the impurity of the second conductivity type are taken in the same direction). ), the broken line A shows the concentration distribution of the second conductive type impurity of the semiconductor substrate whose non-diffused region becomes the first base region 2, and the broken line B shows the first conductivity during diffusion to form the first emitter region 1. The broken line C shows the concentration distribution of the first conductivity type diffused impurity during diffusion to form the second base region 3, and the broken line D shows the concentration distribution of the first conductivity type diffused impurity during diffusion to form the second emitter region 4. The concentration distribution of the diffused impurity of the second conductivity type, and the solid line is the impurity concentration distribution of the semiconductor substrate after the impurities of the opposite conductivity type are compensated for. The intersection of the broken line C and the broken line D shown by A in FIG. 2 is called a "working point."

このワーキングポイントにおける第1の導電形または第
2の導電形の拡散不純物の濃度(以下、「ワーキングポ
イントにおける不純物濃度」と略記する)は、サィリス
タの諸特性を決定する極めて重要な要素である。従来の
サィリスタは、ワーキングポイントにおける不純物濃度
は、各場所において、ばらつきの範囲内で一定であった
。一般的に、ワーキングポイントにおける不純物濃度が
高いと、サィリス夕の特性‘ま次のような傾向を示す。
第1にゲートトリガー電流が大きくなる。第2にゲート
トリガー電圧が高くなる。第3にゲートトリガー電流の
温度依存性が大きくなる。第4にdv/dt特性は良く
なり、di/d均寺性は悪くなる。近年、サィリスタの
諸特曲こ対して、使用する条件に従って特定の特性の極
めて良いものが要求されるようになってきた。dv/d
t特性が極めて良く、ゲートトリガー電流が小さく、か
つゲートトリガー電流の温度依存性が小さいサィリスタ
も、重要な一例である。このようなサィリスタを製作す
る場合に、前述のワーキングポイントにおける不純物濃
度の決定に当って、互いに相反する要請が提起されるこ
とになる。従来のサィリスタのようにワーキングポイン
トにおける不純物濃度が各場所でほぼ一定であれば、上
記の要求に十分答えられない。この発明は、上記の点に
鑑みてなされたものであり、ゲート電極近傍に、ワーキ
ングポイントにおける不純物濃度が、他の領域に比して
、低い領域を形成することによって、ワーキングポイン
トとにおける不純物濃度に対する相反する要請に応ずる
ことができるようにし、dv/dtが良く、しかもゲー
トトリガー電流およびその温度依存性が小さいサィリス
タを提供することを目的としたものである。
The concentration of the diffused impurity of the first conductivity type or the second conductivity type at this working point (hereinafter abbreviated as "impurity concentration at the working point") is an extremely important factor that determines various characteristics of the thyristor. In conventional thyristors, the impurity concentration at the working point is constant within a range of variation at each location. Generally, when the impurity concentration at the working point is high, the characteristics of the syringe tend to be as follows.
First, the gate trigger current increases. Second, the gate trigger voltage increases. Thirdly, the temperature dependence of the gate trigger current becomes large. Fourth, the dv/dt characteristics become better, but the di/d stability becomes worse. In recent years, thyristors have come to be required to have very good specific characteristics depending on the conditions of use. dv/d
Another important example is a thyristor, which has an extremely good t characteristic, a small gate trigger current, and a small temperature dependence of the gate trigger current. When manufacturing such a thyristor, conflicting requirements are raised in determining the impurity concentration at the aforementioned working point. If the impurity concentration at the working point is approximately constant at each location, as in conventional thyristors, the above requirements cannot be fully met. This invention has been made in view of the above points, and by forming a region near the gate electrode in which the impurity concentration at the working point is lower than that in other regions, the impurity concentration at the working point and the impurity concentration at the working point can be reduced. The object of the present invention is to provide a thyristor that can meet the conflicting demands of the semiconductor industry, has good dv/dt, and has low gate trigger current and its temperature dependence.

ワーキングポイントにおける不純物濃度が他の領域に比
較して低い領域を有することは、ゲートトリガー電流が
その領域によって決定されるため、ゲートトリガー電流
が小さくできる。
Having a region where the impurity concentration at the working point is lower than other regions allows the gate trigger current to be reduced because the gate trigger current is determined by that region.

また、ゲートトリガー電流の温度依存性も、ワーキング
ポイントにおける不純物濃度の低い領域で決定されるた
め、小さくすることができる。ワーキングポイントにお
ける不純物濃度が低い領域をゲート電極の近傍に配置し
、順方向の立上り電圧によって生ずる変位電流がワーキ
ングポイントの低い領域に流れるより、ゲート電極に吸
収されやすくすることによって、dv/dt特性が、ワ
ーキングポイントにおける不純物濃度の高い領域でほぼ
決定され、ワーキングポイントにおける不純物濃度の低
い領域からは殆んど影響を受けないようにすることが可
能である。第3図は、ワーキングポイントにおける不純
物領域の低い領域が上記の要件を満足するように配置さ
れたこの発明によるサィリスタの一実施例の半導体基体
の要部を、第2ェミッ夕領域側から見た平面図である。
Furthermore, the temperature dependence of the gate trigger current can be reduced because it is determined in the region of low impurity concentration at the working point. The dv/dt characteristics are improved by arranging a region with low impurity concentration at the working point near the gate electrode so that the displacement current generated by the forward rising voltage is more easily absorbed by the gate electrode than flowing into the low working point region. is almost determined by the region of high impurity concentration at the working point, and can be made to be almost unaffected by the region of low impurity concentration at the working point. FIG. 3 shows a main part of a semiconductor substrate of an embodiment of a thyristor according to the present invention, which is arranged so that a region with a low impurity region at a working point satisfies the above requirements, viewed from the second emitter region side. FIG.

第3図において、41はワーキングポイントにおける不
純物濃度を他の領域より低くするための第2ェミッタ領
域である。第4図はこの実施例のサィリスタの半導体基
体の不純物濃度分布図である。第4図において、横軸、
縦軸、破線A,B,C,D、は第2図と同じものを表わ
している。細線実線は第2図の実線と同じものを表わし
ている。破線Eはワーキングポイントにおける不純物濃
度の低い領域の第2ヱミッタ領域41形成のための拡散
時の第2の導電形の拡散不純物の濃度分布、口は破線C
と破線Eとの交点、すなわちワーキングポイントにおけ
る不純物濃度が他の領域より低い領域のワーキングポイ
ント、太線実線はワーキングポイントにおける不純物濃
度が他の領域より低い領域のある部分の半導体基体の不
純物分布を示している。第5図は実施例のサィリスタの
要部の縦断面図である。
In FIG. 3, numeral 41 is a second emitter region for lowering the impurity concentration at the working point than in other regions. FIG. 4 is an impurity concentration distribution diagram of the semiconductor substrate of the thyristor of this embodiment. In Figure 4, the horizontal axis,
The vertical axis and broken lines A, B, C, and D represent the same as in FIG. The thin solid line represents the same thing as the solid line in FIG. The broken line E shows the concentration distribution of the second conductivity type diffusion impurity during diffusion to form the second emitter region 41 in the region with low impurity concentration at the working point, and the opening is the broken line C.
The intersection point between and the broken line E, that is, the working point in a region where the impurity concentration at the working point is lower than other regions, and the thick solid line indicates the impurity distribution of the semiconductor substrate in a certain region where the impurity concentration at the working point is lower than other regions. ing. FIG. 5 is a longitudinal sectional view of the main parts of the thyristor of the embodiment.

第5図において、第1図および第3図と同一符号は第1
図および第3図で示したものと同様のものを表わしてい
る。第3図に半導体基体の第2ェミッタ領域側の平面図
を示し第4図にその不純物濃度分布図を示し、第5図に
縦断面図を示した実施例のサィリスタでは、dv/dt
特性を良くし、しかもゲートトリガー電流を小さくする
と共にゲートトリガー電流の温度依存性を小さくするこ
とができる。
In Figure 5, the same reference numerals as in Figures 1 and 3 refer to 1.
It represents something similar to that shown in Figures 3 and 3. FIG. 3 shows a plan view of the second emitter region side of the semiconductor substrate, FIG. 4 shows its impurity concentration distribution map, and FIG. 5 shows a vertical cross-sectional view.
It is possible to improve the characteristics, reduce the gate trigger current, and reduce the temperature dependence of the gate trigger current.

第1図に示した構造を有し第2図に示した不純物濃度分
布を有する従来のサイリスタと第3図および第5図に示
した構造を有し第4図に示した不分純濃度分布を有する
この発明の実施例のサィリスタとの特性比較を第6図お
よび第7図に示す。第6図はdv/dt特性の一例を示
し、横軸は臨界オフ電圧上昇率dv/dtを示し、縦軸
はブレークオーバー電圧を示す。第7図はゲートトリガ
ー電流およびその温度依存性の一例を示し、機軸は接合
温度を示し、縦軸はゲートトリガー電流を示す。第6図
第7図共に、破線は従来のサィリスタの特性を示し、実
線は実施例のサィリスタの特性を示す。第6図および第
7図より、実施例のサィリスタにおいては、従来にサイ
リスタと比較してdv/dt特性が改良され、ゲートト
リガー電流およびその温度依存性が小さくなっているこ
とがわかる。
A conventional thyristor having the structure shown in FIG. 1 and the impurity concentration distribution shown in FIG. 2, and a conventional thyristor having the structure shown in FIGS. 3 and 5 and the impurity concentration distribution shown in FIG. 4. A comparison of the characteristics with a thyristor according to an embodiment of the present invention having the following characteristics is shown in FIGS. 6 and 7. FIG. 6 shows an example of dv/dt characteristics, where the horizontal axis shows the critical off-voltage increase rate dv/dt, and the vertical axis shows the breakover voltage. FIG. 7 shows an example of the gate trigger current and its temperature dependence, where the vertical axis shows the junction temperature and the vertical axis shows the gate trigger current. In both FIGS. 6 and 7, the broken line shows the characteristics of the conventional thyristor, and the solid line shows the characteristics of the thyristor of the embodiment. From FIG. 6 and FIG. 7, it can be seen that the thyristor of the example has improved dv/dt characteristics as compared to the conventional thyristor, and the gate trigger current and its temperature dependence are reduced.

次に、ワーキングポイントにおける不純物濃度が他の領
域より低い領域を形成する方法の要点を説明する。第8
図a,bは形成方法の一例を説明するための半導体ウェ
ーハの縦断面図である。
Next, the main points of a method for forming a region in which the impurity concentration at the working point is lower than in other regions will be explained. 8th
Figures a and b are longitudinal cross-sectional views of a semiconductor wafer for explaining an example of a forming method.

第8図において、第1図と同一符号は第1図にて示した
ものと同じものを表わしている。第8図aに示すように
、第1ェミッ夕領域1、第1ベース領域2および第2ベ
ース領域3が形成された半導体ウェーハの第2ベース領
域3の表面部のワーキングポイントにおける不純物濃度
を他の領域より低くする領域に第2の導電形の不純物を
拡散した拡散領域9を形成する。次に、第8図bに示す
ように、従来の方法と同様にして第2ェミッタ領域4を
形成する。第2ェミッタ領域4の拡散領域9が形成され
ていた領域41においては、拡散深さが深くなり、ワー
キングポイントにおける不純物濃度が他の領域より低く
なる。第9図a,bはワーキングポイントにおける不純
物濃度が他の領域より低い領域を形成する他の一例を説
明するための半導体ウェーハの縦断面図である。
In FIG. 8, the same reference numerals as in FIG. 1 represent the same components as shown in FIG. As shown in FIG. 8a, the impurity concentration at the working point of the surface portion of the second base region 3 of the semiconductor wafer on which the first emitter region 1, the first base region 2, and the second base region 3 are formed is determined. A diffusion region 9 in which impurities of the second conductivity type are diffused is formed in a region lower than the region. Next, as shown in FIG. 8b, a second emitter region 4 is formed in the same manner as in the conventional method. In the region 41 where the diffusion region 9 of the second emitter region 4 was formed, the diffusion depth is deep and the impurity concentration at the working point is lower than in other regions. FIGS. 9a and 9b are longitudinal cross-sectional views of a semiconductor wafer for explaining another example of forming a region in which the impurity concentration at the working point is lower than in other regions.

第9図aに示すように、第1ェミッタ領域1、第1ベー
ス領域2および第2ベース領域3が形成された半導体ゥ
ェーハの第2ベース領域3の表面部のワーキングポイン
トにおける不純物濃度を他の領域より低くする領域をエ
ッチングして凹部10を形成する。次に、第9図bに示
すように、従来の方法と同様にし第2ェミッタ領域4を
形成する。第2ェミッタ領域4の凹部10が形成されて
いる領域41においては、拡散深さが深くなり、ワーキ
ングポイントにおける不純物濃度が他の領域より低くな
る。以上の二つの方法以外にも、第2ベース領域3を形
成する際に選択的に拡散を行ない、第2ベース領域3を
場所により不純物濃度が異なるように形成しておけば〔
ワーキングポイントにおける不純物濃度を低くする領域
の第2ベース領域3の不純物濃度を第2ベース領域3の
他の領域より低くしてお仇よ〕、第2ェミツ夕領域4を
通常の方法で形成しても、部分的にワーキングポイント
における不純物濃度を低くすることが可能である。
As shown in FIG. 9a, the impurity concentration at the working point of the surface portion of the second base region 3 of the semiconductor wafer on which the first emitter region 1, the first base region 2, and the second base region 3 are formed is A recess 10 is formed by etching a region that is to be lower than the other region. Next, as shown in FIG. 9b, the second emitter region 4 is formed in the same manner as in the conventional method. In the region 41 of the second emitter region 4 where the recess 10 is formed, the diffusion depth is deep and the impurity concentration at the working point is lower than in other regions. In addition to the above two methods, it is possible to perform selective diffusion when forming the second base region 3 and form the second base region 3 so that the impurity concentration differs depending on the location.
The impurity concentration of the second base region 3, which is a region where the impurity concentration at the working point is to be lowered, is made lower than that of other regions of the second base region 3.The second emitter region 4 is formed by a conventional method. However, it is possible to partially lower the impurity concentration at the working point.

上記の説明は、この発明を3端子逆阻止サィリスタに適
用した場合について行なったが、この発明は、双方向性
サィリスタ、逆導電サィリスタなどにも適用できるもの
である。以上詳述したように、この発明によるサィリス
タにおいては、ゲート電極が接着されている第2ベース
領域とこの第2ベース領域の表面部の所定部分に形成さ
れた第2ェミッタ領域とが形成するPN接合部のゲート
電極に近い部分にワーキングポイントにおける不純物濃
度が他の領域より低い領域を設けたので、dvノdtが
極めて良く、しかもゲートトリガー電流およびその温度
依存性も小さい。
Although the above description has been made regarding the case where the present invention is applied to a three-terminal reverse blocking thyristor, the present invention can also be applied to bidirectional thyristors, reverse conductive thyristors, and the like. As described in detail above, in the thyristor according to the present invention, the second base region to which the gate electrode is bonded and the second emitter region formed in a predetermined portion of the surface of the second base region form a PN. Since a region is provided near the gate electrode of the junction where the impurity concentration at the working point is lower than other regions, the dv node and dt are extremely good, and the gate trigger current and its temperature dependence are also small.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のサィリスタの要部の縦断面図、第2図は
第1図に示したサィリスタの半導体基体の不純物濃度分
布図、第3図はこの発明によるサィリスタの半導体基体
の要部の平面図、第4図は実施例のサィリスタの半導体
基体の不純物濃度分布図、第5図は実施例のサィリスタ
の要部の縦断面図、第6図は従来のサィリスタと実施例
のサィリスタとのdv/dt特性を示すグラフ、第7図
は従来のサィリスタと実施例のサィリスタとのゲートト
リガー電流およびその温度性依存性を示すグラフ、第8
図a,bはこの発明によるサィリスタを製造する一方法
の主要中間工程を示す縦断面図、第9図a,bはこの発
明によるサィリスタを製造する他の方法の主要中間工程
を示す縦断面図である。 図において、1は第1ェミッタ層、2は第1ベース層、
3は第2ベース層、4は第2ェミッタ層、41はワーキ
ングポイントにおける不純物濃度が他の領域より低い領
域の第2ェミッタ領域、5は第1主電城、6は第2主電
城、7はゲート電極である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。第1図 第2図 第3図 第4図 第5図 第6図 第7図 第8図 第9図
FIG. 1 is a longitudinal sectional view of the main part of a conventional thyristor, FIG. 2 is an impurity concentration distribution diagram of the semiconductor substrate of the thyristor shown in FIG. 1, and FIG. 4 is an impurity concentration distribution diagram of the semiconductor substrate of the thyristor of the example, FIG. 5 is a vertical cross-sectional view of the main part of the thyristor of the example, and FIG. 6 is a diagram of the conventional thyristor and the thyristor of the example. A graph showing the dv/dt characteristics, FIG. 7 is a graph showing the gate trigger current of the conventional thyristor and the thyristor of the example and its temperature dependence, and FIG.
Figures a and b are longitudinal cross-sectional views showing main intermediate steps of one method for manufacturing a thyristor according to the present invention, and Figures 9 a and b are longitudinal cross-sectional views showing main intermediate steps of another method for manufacturing a thyristor according to the present invention. It is. In the figure, 1 is the first emitter layer, 2 is the first base layer,
3 is a second base layer, 4 is a second emitter layer, 41 is a second emitter region in which the impurity concentration at the working point is lower than other regions, 5 is a first main electric castle, 6 is a second main electric castle, 7 is a gate electrode. Note that the same reference numerals in the figures indicate the same or corresponding parts. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 Figure 8 Figure 9

Claims (1)

【特許請求の範囲】[Claims] 1 第1の導電形の第1エミツタ領域と第2の導電形の
第1ベース領域と第1の導電形の第2ベース領域とが順
次隣接して配設され上記第2ベース領域の表面部の所定
部分に第2エミツタ領域が形成された半導体基体、なら
びに上記第1エミツタ領域、上記第2エミツタ領域およ
び上記第2ベース領域にそれぞれ接着された第1主電極
、第2主電極およびゲート電極を備えたものにおいて、
上記第2ベース領域と上記第2エミツタ領域とが形成す
るPN接合部の上記ゲート電極に近い部分に、上記第2
ベース領域形成のための第1の導電形の拡散不純物の濃
度と上記第2エミツタ領域形成のための第2の導電形の
拡散不純物の濃度とが等しい点における上記拡散不純物
の濃度が上記PN接合部の他の領域より低い領域を設け
たことを特徴とするサイリスタ。
1 A first emitter region of a first conductivity type, a first base region of a second conductivity type, and a second base region of the first conductivity type are arranged adjacent to each other in order, and a surface portion of the second base region a semiconductor substrate having a second emitter region formed in a predetermined portion thereof, and a first main electrode, a second main electrode, and a gate electrode bonded to the first emitter region, the second emitter region, and the second base region, respectively. In those equipped with
The second base region and the second emitter region form a PN junction near the gate electrode.
The concentration of the diffused impurity at the point where the concentration of the diffused impurity of the first conductivity type for forming the base region and the concentration of the diffused impurity of the second conductivity type for the formation of the second emitter region is equal to the concentration of the diffused impurity of the PN junction. A thyristor characterized by having a region lower than other regions of the thyristor.
JP2911978A 1978-03-13 1978-03-13 thyristor Expired JPS605227B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2911978A JPS605227B2 (en) 1978-03-13 1978-03-13 thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2911978A JPS605227B2 (en) 1978-03-13 1978-03-13 thyristor

Publications (2)

Publication Number Publication Date
JPS54121075A JPS54121075A (en) 1979-09-19
JPS605227B2 true JPS605227B2 (en) 1985-02-08

Family

ID=12267413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2911978A Expired JPS605227B2 (en) 1978-03-13 1978-03-13 thyristor

Country Status (1)

Country Link
JP (1) JPS605227B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987476A (en) * 1988-02-01 1991-01-22 General Instrument Corporation Brazed glass pre-passivated chip rectifier

Also Published As

Publication number Publication date
JPS54121075A (en) 1979-09-19

Similar Documents

Publication Publication Date Title
US4145703A (en) High power MOS device and fabrication method therefor
NL8600620A (en) INTEGRATED CHAIN WITH OXIDIZED INSULATION.
JPH0358187B2 (en)
JPH0455347B2 (en)
US4398339A (en) Fabrication method for high power MOS device
US4542400A (en) Semiconductor device with multi-layered structure
US4933733A (en) Slot collector transistor
US3166448A (en) Method for producing rib transistor
US4430663A (en) Prevention of surface channels in silicon semiconductor devices
JPH0469823B2 (en)
US4109273A (en) Contact electrode for semiconductor component
JPS605227B2 (en) thyristor
JP3163674B2 (en) High voltage semiconductor device with low floating current
JPS6321347B2 (en)
US4739387A (en) Amplifying gate thyristor having high gate sensitivity and high dv/dt rating
JPS6047470A (en) Semiconductor device
JPS584829B2 (en) semiconductor integrated circuit
JPH0551184B2 (en)
US4611222A (en) Solid-state switch
JPH01223766A (en) Semiconductor device
JPH0715992B2 (en) Bidirectional 2-terminal thyristor
JPS62219572A (en) Manufacture of gate turnoff thyristor
JPH04180678A (en) Gate turn-off thyristor
JPH0468791B2 (en)
JP3528393B2 (en) Semiconductor device