JPS6052466B2 - 分散形割込優先制御方法 - Google Patents
分散形割込優先制御方法Info
- Publication number
- JPS6052466B2 JPS6052466B2 JP8437781A JP8437781A JPS6052466B2 JP S6052466 B2 JPS6052466 B2 JP S6052466B2 JP 8437781 A JP8437781 A JP 8437781A JP 8437781 A JP8437781 A JP 8437781A JP S6052466 B2 JPS6052466 B2 JP S6052466B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- request
- devices
- shared
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は複数の装置が共有する装置を有してシステムを
構成している場合の優先制御における割制御方法および
装置に関する。
構成している場合の優先制御における割制御方法および
装置に関する。
複数の装置が共有バスラインに接続されていて、共有バ
スラインを介して各々の装置が情報伝送をおこなう場合
が少なくない。
スラインを介して各々の装置が情報伝送をおこなう場合
が少なくない。
また前記複数装置が共有する装置にそれぞれ独立に接続
されているが、同時にその装置を使用することはできず
、何らかの優先制御をおこなわないと競合の問題が発生
し混乱する。したがつて上記のような共有バスあるいは
共有装置(以下これらの類を共有資源と呼ぶ)の使用に
あたつて何らかの優先制御をおこなう必要がある。この
問題に対し従来は次のような方式がとられていた。その
1つに、複数装置からの使用要求を制御する優先制御装
置を設ける方式がある。
されているが、同時にその装置を使用することはできず
、何らかの優先制御をおこなわないと競合の問題が発生
し混乱する。したがつて上記のような共有バスあるいは
共有装置(以下これらの類を共有資源と呼ぶ)の使用に
あたつて何らかの優先制御をおこなう必要がある。この
問題に対し従来は次のような方式がとられていた。その
1つに、複数装置からの使用要求を制御する優先制御装
置を設ける方式がある。
この装置は複数装置からの使用要求を受け付け、あらか
じめ定められた優先順位にしたがつて各装置に対し共有
資源の使用許可を与える。しカルながら優先制御装置が
必要であること、要求受付、許可信号の返送などのため
の信号線が必要になることさらに)は該優先制御装置の
異常は該複数装置の全てに影響を与えるなどの欠点があ
る。他の例には特公昭55−2948時がある。
じめ定められた優先順位にしたがつて各装置に対し共有
資源の使用許可を与える。しカルながら優先制御装置が
必要であること、要求受付、許可信号の返送などのため
の信号線が必要になることさらに)は該優先制御装置の
異常は該複数装置の全てに影響を与えるなどの欠点があ
る。他の例には特公昭55−2948時がある。
これは前記のような集中的な優先制御装置を設けない方
式である。競合制御を分散形にするとともに、ラウンド
ロピン的に資源の使用権が渡るようにしたもので、優先
度記憶素子のりセツト信号線、マスク信号線などが必要
で、所謂デイジーチェーン(DaisyChain)方
式に該当する。しかしチェーンの一部を取外したり、あ
るいは故障したりするとそれに続く装置の優先制御が不
可能になる欠点がある。またこの種の技術として、特開
昭M一81734号もあるが、同様の欠点を有する。そ
こで発明者らは、これらの欠点を解決するために次に述
べる方法を発明し、特願昭56−35378(昭和5@
3月13日付特許願)として特許出願を行つた。これら
の欠点を解決するためにわれわれはすでに出願した。
式である。競合制御を分散形にするとともに、ラウンド
ロピン的に資源の使用権が渡るようにしたもので、優先
度記憶素子のりセツト信号線、マスク信号線などが必要
で、所謂デイジーチェーン(DaisyChain)方
式に該当する。しかしチェーンの一部を取外したり、あ
るいは故障したりするとそれに続く装置の優先制御が不
可能になる欠点がある。またこの種の技術として、特開
昭M一81734号もあるが、同様の欠点を有する。そ
こで発明者らは、これらの欠点を解決するために次に述
べる方法を発明し、特願昭56−35378(昭和5@
3月13日付特許願)として特許出願を行つた。これら
の欠点を解決するためにわれわれはすでに出願した。
その要旨は1つの資源を共有する各装置において、共有
資源が現在いずれかの装置に使用されているか否かを判
別し、共有資源が使用されなくなつた時刻又は使用され
なくなるであろう予測時刻からの経過時間を測定し、各
装置に設定された各々異なる固有の時間に上記測定経過
時間が等しくなつた時、もしその装置が共有資源の使用
を要求していれば共有資源の使用権を得、共有資源を使
用できるようにしたことにある。しかし、複数の装置内
での共用装置使用要求レーベルの差異、例えば常用、緊
急用等、がある場合には十分対処しきれない場合がある
。即ち、通常時は共用装置の使用頻度が小さく、かつ共
用装置使用優先度は低いが緊急時には高優先度が要求さ
れるような装置が存在する場合、該発明のみでは!常用
、緊急用、又は割込等の概念がない。もし該装置の優先
度を高くしておけは他装置の待時間が長くなり、優先度
を低くしておけば割込としての用を為さないという欠点
があつた。本発明は上記発明に改良を加え、各装置内に
お3いて共用装置の使用要求をレベル分けし、各レベル
に応じた共用装置使用時の競合制御を各装置に分散して
行い得る制御方法を提供するものである。
資源が現在いずれかの装置に使用されているか否かを判
別し、共有資源が使用されなくなつた時刻又は使用され
なくなるであろう予測時刻からの経過時間を測定し、各
装置に設定された各々異なる固有の時間に上記測定経過
時間が等しくなつた時、もしその装置が共有資源の使用
を要求していれば共有資源の使用権を得、共有資源を使
用できるようにしたことにある。しかし、複数の装置内
での共用装置使用要求レーベルの差異、例えば常用、緊
急用等、がある場合には十分対処しきれない場合がある
。即ち、通常時は共用装置の使用頻度が小さく、かつ共
用装置使用優先度は低いが緊急時には高優先度が要求さ
れるような装置が存在する場合、該発明のみでは!常用
、緊急用、又は割込等の概念がない。もし該装置の優先
度を高くしておけは他装置の待時間が長くなり、優先度
を低くしておけば割込としての用を為さないという欠点
があつた。本発明は上記発明に改良を加え、各装置内に
お3いて共用装置の使用要求をレベル分けし、各レベル
に応じた共用装置使用時の競合制御を各装置に分散して
行い得る制御方法を提供するものである。
本発明は、1つの装別を共用する各装置におい4て、共
用装置が現在いずれかの装置に使用されているか否かを
判路し、共用装置が使用されなくなつた時刻又は使用さ
れなくなるであろう使用時刻からの経過時間を計測し、
該計測時間があらかじめ定めた間に一致したとき何れか
の装置に割込要求があれば当該装置は割込要求を他の装
置に知らしめた後複数の装置にそれぞれ固有にあらかじ
め設定された時間内に他の装置が該共用装置の専有をな
し得なかつた場合に該共用装置を専有し、かつ共用装置
を専用したことを他の装置に知らしめるようにし、割込
的に共用装置を使用てきるようにしたことに特徴がある
。
用装置が現在いずれかの装置に使用されているか否かを
判路し、共用装置が使用されなくなつた時刻又は使用さ
れなくなるであろう使用時刻からの経過時間を計測し、
該計測時間があらかじめ定めた間に一致したとき何れか
の装置に割込要求があれば当該装置は割込要求を他の装
置に知らしめた後複数の装置にそれぞれ固有にあらかじ
め設定された時間内に他の装置が該共用装置の専有をな
し得なかつた場合に該共用装置を専有し、かつ共用装置
を専用したことを他の装置に知らしめるようにし、割込
的に共用装置を使用てきるようにしたことに特徴がある
。
以下、本発明の実施例を図面により説明する。
)第1図は本発明の一実施例を示す。本例では複数の装
置(CPU)11〜13がバス101および入出力装置
(1/σ)10を共用している。CPUll〜13はビ
ジーライン100を介して相互にバス101の使用状況
を監視している。ビージーライン100は本実施例では
短絡状態でI/Oバス101が使用状態であることを示
し、オープ7状態でI/0バス101が不使用状態であ
ることを示す。以下、各CPUll〜13がどのように
して、I/0バス101の使用権を得るかを第2図によ
り説明する。第2図は各CPUll〜13の本発明に係
るI/0バス101使用権制御回路の部分を示している
。サイクリツクにクロツクCLKのパルスをカウントす
るカウンタ120には分周器127を介してクロツクパ
ルスが入力されている。
置(CPU)11〜13がバス101および入出力装置
(1/σ)10を共用している。CPUll〜13はビ
ジーライン100を介して相互にバス101の使用状況
を監視している。ビージーライン100は本実施例では
短絡状態でI/Oバス101が使用状態であることを示
し、オープ7状態でI/0バス101が不使用状態であ
ることを示す。以下、各CPUll〜13がどのように
して、I/0バス101の使用権を得るかを第2図によ
り説明する。第2図は各CPUll〜13の本発明に係
るI/0バス101使用権制御回路の部分を示している
。サイクリツクにクロツクCLKのパルスをカウントす
るカウンタ120には分周器127を介してクロツクパ
ルスが入力されている。
ビジーライン100がシヨート状態(以下“L゛と表わ
す)であればりセツト状態にあり、ビジーラインがオー
プン状態(以下、゜゜H゛と表わす)になればカウント
を開始する。すなわちビジーラインが゜“L゛から“H
゛に変化し、何れかのCPUがI/Oバス101の使用
を終了すると各々のCPUll〜13内のカウンタ12
0は同時にカウントを開始する。カウンタ出力は比較器
121に入力され、各CPU毎に異なる値に設定されて
いる設定値C3と比較され、一致したときのみ出力信号
を発生し出力信号TO,によりフリツプフロツプ122
をトリガする。フリツプフロツプ122がトリガされた
時、もし使用要求Sreq又はLeqが無ければ、フリ
ツプフロツプ122はりセツト状態を保ちI/0バス1
01に対しても、ビジーライン100に対しても何ら影
響を与えない。
す)であればりセツト状態にあり、ビジーラインがオー
プン状態(以下、゜゜H゛と表わす)になればカウント
を開始する。すなわちビジーラインが゜“L゛から“H
゛に変化し、何れかのCPUがI/Oバス101の使用
を終了すると各々のCPUll〜13内のカウンタ12
0は同時にカウントを開始する。カウンタ出力は比較器
121に入力され、各CPU毎に異なる値に設定されて
いる設定値C3と比較され、一致したときのみ出力信号
を発生し出力信号TO,によりフリツプフロツプ122
をトリガする。フリツプフロツプ122がトリガされた
時、もし使用要求Sreq又はLeqが無ければ、フリ
ツプフロツプ122はりセツト状態を保ちI/0バス1
01に対しても、ビジーライン100に対しても何ら影
響を与えない。
一方フリツプフロツプがトリガされた時、もし通常使用
要求(S,eq)又は割込使用要求(,Eq)があれば
フリツプフロツプ122はセツトされ出力信号を発生す
る。そして、使用要求があつてフリツプフロツプ122
が0Nという条件で論理積ゲート123が0Nし、出力
ゲート125を介して送信データをバス101を使用し
て送信する。バス101の占有を開始するとともにビジ
ーライン100を“L゛状態にする。それは第2図に示
すようにトランジスタ回路124で実現することができ
る。この状態で、すべてのCPU(装置)のカウンタ1
20はりセツト状態になるとともに、当該CPU以外の
CPU(当該CPUを11とすると12,13)はバス
101を使用することが出来ない状態になる。
要求(S,eq)又は割込使用要求(,Eq)があれば
フリツプフロツプ122はセツトされ出力信号を発生す
る。そして、使用要求があつてフリツプフロツプ122
が0Nという条件で論理積ゲート123が0Nし、出力
ゲート125を介して送信データをバス101を使用し
て送信する。バス101の占有を開始するとともにビジ
ーライン100を“L゛状態にする。それは第2図に示
すようにトランジスタ回路124で実現することができ
る。この状態で、すべてのCPU(装置)のカウンタ1
20はりセツト状態になるとともに、当該CPU以外の
CPU(当該CPUを11とすると12,13)はバス
101を使用することが出来ない状態になる。
1/Oバス101の使用権を得たCPUは一連のデータ
の送信処理終了後使用要求を解除する。
の送信処理終了後使用要求を解除する。
1/0バス101に対する出力ゲート125を解放し、
同時にビジーライン100を“H′3状態にする。
同時にビジーライン100を“H′3状態にする。
以後各CPU内のカウンタ120は初期状態からカウン
トを開始し上記動作をくりかえす。
トを開始し上記動作をくりかえす。
以上が通常使用要求と割込使用要求に共通した動作であ
るが、次に割込使用要求特有の動作を説明する。比較器
131はカウンタ120の出力が“1゛3となつたとき
のみ出力信号を発生し出力信号Teiによりフリツプフ
ロツプ132をトリガする。
るが、次に割込使用要求特有の動作を説明する。比較器
131はカウンタ120の出力が“1゛3となつたとき
のみ出力信号を発生し出力信号Teiによりフリツプフ
ロツプ132をトリガする。
フリツプフロツプ132がトリガされた時、もし割込使
用要求(1、,q)が無ければ、フリツプフロツプ13
2はりセツト状態を保ちワンシヨツトトリガ回路134
に対しては何ら影響を与えない。一方、フリツプフロツ
プ132がトリガされた時、もし割込使用要求(、Eq
)があればフリツプフロツプ132はセツトされ、その
出力によリワンシヨツトトリガ回路134がトリガされ
論理和135およびトランジスタ124を介してビジー
ライン100を一定時間“L゛とし割込要求を発する。
このようにして、各装置のうちの1つでも、カウンタ値
が66r1の時点でビジーライン100を゜゜L゛とす
れば、フリツプフロツプ130がセツトされる。以上の
説明のもとに、割込要求の有無と割込要求を発している
装置が当該装置か他の装置かによつて場合分けし、その
各々の動作を説明する。1)全ての装置が割込要求を発
生しなかつた場合カウンタ120はカウントアツプされ
、フリツプフロツプ130およびフリツプフロツプ13
2はセツトされないため論理積ゲート133はオフ状態
となり、論理和ゲート129には影響をおよぼさない。
用要求(1、,q)が無ければ、フリツプフロツプ13
2はりセツト状態を保ちワンシヨツトトリガ回路134
に対しては何ら影響を与えない。一方、フリツプフロツ
プ132がトリガされた時、もし割込使用要求(、Eq
)があればフリツプフロツプ132はセツトされ、その
出力によリワンシヨツトトリガ回路134がトリガされ
論理和135およびトランジスタ124を介してビジー
ライン100を一定時間“L゛とし割込要求を発する。
このようにして、各装置のうちの1つでも、カウンタ値
が66r1の時点でビジーライン100を゜゜L゛とす
れば、フリツプフロツプ130がセツトされる。以上の
説明のもとに、割込要求の有無と割込要求を発している
装置が当該装置か他の装置かによつて場合分けし、その
各々の動作を説明する。1)全ての装置が割込要求を発
生しなかつた場合カウンタ120はカウントアツプされ
、フリツプフロツプ130およびフリツプフロツプ13
2はセツトされないため論理積ゲート133はオフ状態
となり、論理和ゲート129には影響をおよぼさない。
1)当該装置が割込要求を発した場合
カウンタ120はカウントアツプされフリツプフロツプ
130およびフリツプフロツプ132は共にセツトされ
るため論理積ゲート133はオア状態となり論理和ゲー
ト129には影響をおよぼさない。
130およびフリツプフロツプ132は共にセツトされ
るため論理積ゲート133はオア状態となり論理和ゲー
ト129には影響をおよぼさない。
この場合は割込要求(1.eq)が出力されているから
、もしもカウンタが設定値(C,)に一致すれば、前に
述べたようにして当該装置がバス101の使用権を得る
。但し、当該装置よりも優先度の高い即ち設定値の小さ
い他の装置が同様の動作を行つた場合には、その装置か
ら発せられるビジー信号により、分周器127およびカ
ウンタ120がりセツトされるため、比較器121出力
Tc$は発生せず、当該装置のバス101使用は他の装
置がバス101使用終了以後まで待たされる。{)当該
装置が割込要求を発せず、他の装置の1つ以上が割込要
求を発した場合カウンタ120はカウントアツプされフ
リツプフロツプ130はセツトされフリツプフロツプ1
32はりセツト状態を保つから論理積ゲート133が0
Nし論理和ゲート129を通してフリツプフロツプ12
2はりセツト状態に保たれ当該装置の使用要求Sreq
およびIreqは受付られない。
、もしもカウンタが設定値(C,)に一致すれば、前に
述べたようにして当該装置がバス101の使用権を得る
。但し、当該装置よりも優先度の高い即ち設定値の小さ
い他の装置が同様の動作を行つた場合には、その装置か
ら発せられるビジー信号により、分周器127およびカ
ウンタ120がりセツトされるため、比較器121出力
Tc$は発生せず、当該装置のバス101使用は他の装
置がバス101使用終了以後まで待たされる。{)当該
装置が割込要求を発せず、他の装置の1つ以上が割込要
求を発した場合カウンタ120はカウントアツプされフ
リツプフロツプ130はセツトされフリツプフロツプ1
32はりセツト状態を保つから論理積ゲート133が0
Nし論理和ゲート129を通してフリツプフロツプ12
2はりセツト状態に保たれ当該装置の使用要求Sreq
およびIreqは受付られない。
この状態は他の装置のうちのどれか、即ち、割込要求を
発した装置のうち最も優先度の高い装置がバス101を
専有しビジー信号を発するまで保たれる。128は0R
ゲートであり、Sreq,.I.eqのどちらも発せら
れていない場合フリツプフロツプ122をりセツトする
ためのものである。
発した装置のうち最も優先度の高い装置がバス101を
専有しビジー信号を発するまで保たれる。128は0R
ゲートであり、Sreq,.I.eqのどちらも発せら
れていない場合フリツプフロツプ122をりセツトする
ためのものである。
以上述べたようにして、どの装置の割込要求もトての装
置の通常使用要求に優先し、しかも複数り割込要求間に
おいては先着優先かつ同時の場合ま設定値に従つた優先
度により、バス101の使1]が許されることが判る。
置の通常使用要求に優先し、しかも複数り割込要求間に
おいては先着優先かつ同時の場合ま設定値に従つた優先
度により、バス101の使1]が許されることが判る。
以上の動作のうち割込が全くない場合のタイム1アート
を第3図a−hに示す。第3図では各CPUに割当られ
ている設定値Csを、CPUllは゜゜2゛、CPUl
2は“3゛、CPUl3は“4゛としている。まず最初
カウンタ値が゜゜2゛となつた時点160ではCPUl
lとCPUl3が使用要求151および154を出して
いる。
を第3図a−hに示す。第3図では各CPUに割当られ
ている設定値Csを、CPUllは゜゜2゛、CPUl
2は“3゛、CPUl3は“4゛としている。まず最初
カウンタ値が゜゜2゛となつた時点160ではCPUl
lとCPUl3が使用要求151および154を出して
いる。
この時点では設定値が2であるところのCPUllがバ
スの使用権を獲得し、ただちにビジーラインに対しビジ
ー信号150を送出し、バスを使用する。これによりカ
ウンタはりセツトされ、その状態はCPUllがバスの
使用を終了するまで続く。CPUllがバスの使用を終
了152するとビジーラインが解放されカウンタは再び
カウントを開始する。ここでCPUl3からの使用要求
154はカウンタ値が′6『゛となつた時点161で受
付けられ、CPUl3は上で述べたような所定の動作を
する。その後発せられたCPUl2からの使用要求15
7はCPUl3のバス使用155が終了してカウンタ値
が゜“3゛となつた時点162で受付けられる。154
はCPUl3がバスの使用を終了155して要求を解除
した点、同時にビジーラインも解除する153。
スの使用権を獲得し、ただちにビジーラインに対しビジ
ー信号150を送出し、バスを使用する。これによりカ
ウンタはりセツトされ、その状態はCPUllがバスの
使用を終了するまで続く。CPUllがバスの使用を終
了152するとビジーラインが解放されカウンタは再び
カウントを開始する。ここでCPUl3からの使用要求
154はカウンタ値が′6『゛となつた時点161で受
付けられ、CPUl3は上で述べたような所定の動作を
する。その後発せられたCPUl2からの使用要求15
7はCPUl3のバス使用155が終了してカウンタ値
が゜“3゛となつた時点162で受付けられる。154
はCPUl3がバスの使用を終了155して要求を解除
した点、同時にビジーラインも解除する153。
次に割込がある場合についてのタイムチヤートを第4図
a−kにより説明する。本図においても各CPUに割当
てられている設定値Csは第3図と同じである。まず最
初カウンタ値が“1゛となつた時点261ではCPUl
lの通常使用要求259およびCPUl3の割込使用要
求252が出ている。
a−kにより説明する。本図においても各CPUに割当
てられている設定値Csは第3図と同じである。まず最
初カウンタ値が“1゛となつた時点261ではCPUl
lの通常使用要求259およびCPUl3の割込使用要
求252が出ている。
この時点では割込要求252を発しているところのCP
Ul3がビジーライン上に割込要求信号250を出力し
、他のCPUの要求を禁止する。その後一旦りセツトさ
れたカウンタカ幼ウントアツプし、カウント値が“4゛
となるとCPUl3がビジー信号251を送出し、バス
を使用する。これ.によりカウンタはりセツトされ、そ
の状態はCPUl3がバスの使用を終了するまで続く。
CPUl3がバスの使用を終了253するとビジーライ
ンが解放されカウンタは再びカウントを開始する。次に
カウンタ値が゜“1゛となつた時点263ではCPUl
lの通常使用要求が出力されているが同時にCPUl2
の割込使用要求が出力されているため、CPUl2は前
述のCPUl3と同様の動作をする。CPUl2のバス
使用が終了257後カウントが開始され、カウンタ値が
゜゜1゛となつた時点265ではどのCPUからも割込
要求は出ておらず、CPUllの通常使用要求のみが出
力されているから、カウント値が6゜2゛となつた時点
てCPUllがビジー信号を発しバスの使用が受けられ
る。259はCPUllがバスの使用を終了260して
要求を解除した点であり、同時にビジーラインも解除す
る258。
Ul3がビジーライン上に割込要求信号250を出力し
、他のCPUの要求を禁止する。その後一旦りセツトさ
れたカウンタカ幼ウントアツプし、カウント値が“4゛
となるとCPUl3がビジー信号251を送出し、バス
を使用する。これ.によりカウンタはりセツトされ、そ
の状態はCPUl3がバスの使用を終了するまで続く。
CPUl3がバスの使用を終了253するとビジーライ
ンが解放されカウンタは再びカウントを開始する。次に
カウンタ値が゜“1゛となつた時点263ではCPUl
lの通常使用要求が出力されているが同時にCPUl2
の割込使用要求が出力されているため、CPUl2は前
述のCPUl3と同様の動作をする。CPUl2のバス
使用が終了257後カウントが開始され、カウンタ値が
゜゜1゛となつた時点265ではどのCPUからも割込
要求は出ておらず、CPUllの通常使用要求のみが出
力されているから、カウント値が6゜2゛となつた時点
てCPUllがビジー信号を発しバスの使用が受けられ
る。259はCPUllがバスの使用を終了260して
要求を解除した点であり、同時にビジーラインも解除す
る258。
第5図a−kはCPUllおよびCPUl2から・通常
使用要求が発せられ、既にCPUllがバス使用権を獲
得した時点でCPUl3から割込使用要求が発せられた
場合を示す。
使用要求が発せられ、既にCPUllがバス使用権を獲
得した時点でCPUl3から割込使用要求が発せられた
場合を示す。
カウンタ値が6621となつた時点360では、CPU
llの通常使用要求351およびCPUl2の通常使用
要求358が出ている。
llの通常使用要求351およびCPUl2の通常使用
要求358が出ている。
この時点ではCPUllがビジー信号350を送出しバ
スを使用する352。さらにCPUllがバス使用中に
、CPUl3に割込使用要求355が発生した場合には
、CPUllがバス使用を終了351し、カウンタ値が
゛゜1゛となつた時点361においてCPUl3からビ
ジーライン上に割込要求信号353出力され、他のCP
Uの要求を禁止する。その後、第4図の説明と同様の動
作を行い、CPUl3の割込使用が終了後355、CP
Ul2の通常使用359が行われる。以上のようにして
、1つのCPUがバス使用中に、あるCPUに割込使用
要求が発した場合には該時点で進行中のバス使用は何ら
影響を受けずバス使用を継続し、さらに刻バス使用が終
了後は、割込要求がどの通常使用要求よりも優先される
ことが判る。
スを使用する352。さらにCPUllがバス使用中に
、CPUl3に割込使用要求355が発生した場合には
、CPUllがバス使用を終了351し、カウンタ値が
゛゜1゛となつた時点361においてCPUl3からビ
ジーライン上に割込要求信号353出力され、他のCP
Uの要求を禁止する。その後、第4図の説明と同様の動
作を行い、CPUl3の割込使用が終了後355、CP
Ul2の通常使用359が行われる。以上のようにして
、1つのCPUがバス使用中に、あるCPUに割込使用
要求が発した場合には該時点で進行中のバス使用は何ら
影響を受けずバス使用を継続し、さらに刻バス使用が終
了後は、割込要求がどの通常使用要求よりも優先される
ことが判る。
以上のようにして、本実施例ては割込の制御を可能とし
ているが、ここで注意しなければならないことは、割込
要求用の設定値として“1゛を使用しているのは、ハー
ドウエア簡略化のためである。場合によつては割込用の
タイムスロツトを別のハードウエアで構成することによ
り、設定値の゜゜1゛を使用する必要性を無くすことが
できる。また、本実施例におけるアツプカウンタ、比較
器等をダウンカウンタ、プリセツタブルカウンタに置き
換え得ることは容易に想像ができよう。
ているが、ここで注意しなければならないことは、割込
要求用の設定値として“1゛を使用しているのは、ハー
ドウエア簡略化のためである。場合によつては割込用の
タイムスロツトを別のハードウエアで構成することによ
り、設定値の゜゜1゛を使用する必要性を無くすことが
できる。また、本実施例におけるアツプカウンタ、比較
器等をダウンカウンタ、プリセツタブルカウンタに置き
換え得ることは容易に想像ができよう。
さらに、この実施例では共有資源の使用終了後ビジーラ
インを解除しているが、これはハードウエアの簡素化を
図つたものである。より一層のスループツトの向上を望
むならば、共有資源の使用終了前一定時間内にビジーラ
インを解除する方式が採用できる。ただし、この場合、
1つの装置が共有資源の使用を開始した時点においてそ
れ以前の他の装置の共有資源使用が終了していることを
保証するように上記一定時間を定める必要がある。これ
は共有資源の使用効率を高めるためにあらかじめ終了時
刻を予測してカウンタのカウントを開始させ、使用要求
が発せられている装置が終了に続いていちはやく共有資
源の利用ができるようにするためである。
インを解除しているが、これはハードウエアの簡素化を
図つたものである。より一層のスループツトの向上を望
むならば、共有資源の使用終了前一定時間内にビジーラ
インを解除する方式が採用できる。ただし、この場合、
1つの装置が共有資源の使用を開始した時点においてそ
れ以前の他の装置の共有資源使用が終了していることを
保証するように上記一定時間を定める必要がある。これ
は共有資源の使用効率を高めるためにあらかじめ終了時
刻を予測してカウンタのカウントを開始させ、使用要求
が発せられている装置が終了に続いていちはやく共有資
源の利用ができるようにするためである。
さらに、本実施例ではカウンタおよびクロツクを用いて
バス使用が終了してからの時間を測定しているが、この
部分は例えばワンシヨツト回路等で置き替えることが可
能である。
バス使用が終了してからの時間を測定しているが、この
部分は例えばワンシヨツト回路等で置き替えることが可
能である。
さらに本実施例のようにカウンタおよびクロツク信号を
用いる装置においては、長時間にわたり全く使用要求が
発せられない場合、すなわちビジー信号がどの装置から
も発ぜられない場合には、各クロツクの周波数のズレに
より各カウンタが同期してカウントができなくなる恐れ
がある。
用いる装置においては、長時間にわたり全く使用要求が
発せられない場合、すなわちビジー信号がどの装置から
も発ぜられない場合には、各クロツクの周波数のズレに
より各カウンタが同期してカウントができなくなる恐れ
がある。
これを避けるために、もしカウンタがカウントアウトし
た場合は、一瞬間強制的にビジー信号を送信するように
しておけば、そのビジー信号によりカウンタの同期がと
れることとなる。さらに、本発明がビジーラインをこと
さら必要としないことは先願で述べた。
た場合は、一瞬間強制的にビジー信号を送信するように
しておけば、そのビジー信号によりカウンタの同期がと
れることとなる。さらに、本発明がビジーラインをこと
さら必要としないことは先願で述べた。
ここではそれについては省略する。本発明によると、共
用システムにおける通常の共用装置使用の他に割込的な
使用も、競合制御を各装置に分散して行えるため、信頼
性の向上および応答性の向上が図れる。
用システムにおける通常の共用装置使用の他に割込的な
使用も、競合制御を各装置に分散して行えるため、信頼
性の向上および応答性の向上が図れる。
第1図は本発明を複数CPU間の共有バス使用権制御に
採用した一実施例のシステム構成を、第2図は第1図に
おける本発明による制御回路構成を、第3図、第4図は
第1図におけるバス使用権の推移を、第5図は通常要求
と割込要求の関係を説明する図を、それぞれ示す。 121,131・・・・・・比較器、120,130,
122,132・・・・・フリツプフロツプ、134・
・・・・・ワンシヨツト回路。
採用した一実施例のシステム構成を、第2図は第1図に
おける本発明による制御回路構成を、第3図、第4図は
第1図におけるバス使用権の推移を、第5図は通常要求
と割込要求の関係を説明する図を、それぞれ示す。 121,131・・・・・・比較器、120,130,
122,132・・・・・フリツプフロツプ、134・
・・・・・ワンシヨツト回路。
Claims (1)
- 1 複数の装置がそれぞれ使用できる共用装置を有し、
該複数の装置が該共用装置の使用状態を監視し、該共用
装置を必要に応じて使用するシステムであつて、該複数
の装置の何れからの使用もなくなつたことを判別してそ
の時点からの経過時間を該複数装置各々において計測し
、該計測経過時間があらかじめ設定された固有の時間と
一致しかつ当該装置に該共用装置の使用要求があるとき
当該装置が該共用装置を使用することができるシステム
において、該複数の装置に割込要求があるときは、該複
数の装置の何れからの使用もなくなつた時点からの最小
カウント時間にて、他の装置からの前記使用要求による
該共用装置の使用を禁止し、前記計測経過時間があらか
じめ設定された固有の時間と一致したとき、当該装置が
割込要求による送信を他の装置の使用要求に優先して行
ない該共用装置を使用することを特徴とする分割形優先
割込制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8437781A JPS6052466B2 (ja) | 1981-06-03 | 1981-06-03 | 分散形割込優先制御方法 |
| US06/356,891 US4494113A (en) | 1981-03-13 | 1982-03-10 | Method and apparatus for self-control in distributed priority collision |
| DE3209037A DE3209037A1 (de) | 1981-03-13 | 1982-03-12 | Verfahren und anordnung zur selbststeuerung bei verteilter vorrang-kollision |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8437781A JPS6052466B2 (ja) | 1981-06-03 | 1981-06-03 | 分散形割込優先制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57199030A JPS57199030A (en) | 1982-12-06 |
| JPS6052466B2 true JPS6052466B2 (ja) | 1985-11-19 |
Family
ID=13828843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8437781A Expired JPS6052466B2 (ja) | 1981-03-13 | 1981-06-03 | 分散形割込優先制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052466B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03284161A (ja) * | 1990-03-30 | 1991-12-13 | Chodendo Hatsuden Kanren Kiki Zairyo Gijutsu Kenkyu Kumiai | 超電導回転電機の回転子 |
-
1981
- 1981-06-03 JP JP8437781A patent/JPS6052466B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03284161A (ja) * | 1990-03-30 | 1991-12-13 | Chodendo Hatsuden Kanren Kiki Zairyo Gijutsu Kenkyu Kumiai | 超電導回転電機の回転子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57199030A (en) | 1982-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621897A (en) | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols | |
| US4972313A (en) | Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts | |
| US5410710A (en) | Multiprocessor programmable interrupt controller system adapted to functional redundancy checking processor systems | |
| EP1016957B1 (en) | Method of managing resources shared by multiple processing units | |
| US5239631A (en) | Cpu bus allocation control | |
| US5274785A (en) | Round robin arbiter circuit apparatus | |
| JPH0467224B2 (ja) | ||
| KR930002787B1 (ko) | 주변 제어기와 어댑터 인터페이스 | |
| US20080270658A1 (en) | Processor system, bus controlling method, and semiconductor device | |
| US4789926A (en) | Digital data processing arbitration system | |
| JPH08255126A (ja) | バスアクセス調停システムおよびバスアクセスを認める方法 | |
| KR101050019B1 (ko) | 다수의 프로세서 및 하나의 메모리 시스템을 갖는 시스템용메모리 인터페이스 | |
| US4896266A (en) | Bus activity sequence controller | |
| US12468646B2 (en) | Device and method for sharing resource via bus | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| US7467245B2 (en) | PCI arbiter | |
| JPH10143467A (ja) | データ処理システムにおいてバス所有権を調停するための方法および装置 | |
| US10983937B2 (en) | Method for managing access to a shared bus and corresponding electronic device | |
| US5150466A (en) | Flexible distributed bus priority network | |
| US6571306B1 (en) | Bus request mechanism for bus master which is parked on a shared bus | |
| US6889283B2 (en) | Method and system to promote arbitration priority in a buffer queue | |
| JPS6052466B2 (ja) | 分散形割込優先制御方法 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| US5241629A (en) | Method and apparatus for a high performance round robin distributed bus priority network | |
| US7325082B1 (en) | System and method for guaranteeing transactional fairness among multiple requesters |