Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6053885B2 - temperature control device - Google Patents
[go: Go Back, main page]

JPS6053885B2 - temperature control device - Google Patents

temperature control device

Info

Publication number
JPS6053885B2
JPS6053885B2 JP4731878A JP4731878A JPS6053885B2 JP S6053885 B2 JPS6053885 B2 JP S6053885B2 JP 4731878 A JP4731878 A JP 4731878A JP 4731878 A JP4731878 A JP 4731878A JP S6053885 B2 JPS6053885 B2 JP S6053885B2
Authority
JP
Japan
Prior art keywords
temperature
signal
circuit
time
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4731878A
Other languages
Japanese (ja)
Other versions
JPS54138984A (en
Inventor
俊一郎 森
国雄 木全
裕文 青柳
博 堀井
秀信 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4731878A priority Critical patent/JPS6053885B2/en
Publication of JPS54138984A publication Critical patent/JPS54138984A/en
Publication of JPS6053885B2 publication Critical patent/JPS6053885B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Resistance Heating (AREA)
  • Control Of Temperature (AREA)

Description

【発明の詳細な説明】 本発明は、被加熱物を加熱する手段として輻射加熱、対
流加熱、伝導加熱の3形態のうち、主として熱伝導を主
体とし直接的に人体に触れたり、人体を覆つたりして暖
房する電気毛布、電気較布、電気フロアーヒータなどに
用いる温度制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention mainly uses heat conduction among the three methods of heating an object to be heated: radiation heating, convection heating, and conduction heating, and uses heat conduction to directly touch the human body or cover the human body. This invention relates to temperature control devices used in electric blankets, electric blankets, electric floor heaters, etc.

特に本発明の意図する点を、従来の課題との対比で述べ
る。
In particular, the intended points of the present invention will be described in comparison with conventional problems.

まず、人体への暖感覚に関する課題として、電気毛布、
電気フロアヒータなどは、ヒータの発熱をほS゛直接的
に熱伝導作用で発熱負荷に伝え、これに触れる人体に伝
える加熱形態であるため、ヒータの制御温度が人体の体
温と同等か、若干高い温度近傍とならざるを得ない。こ
れに対し、1つの例として赤熱ヒータによる輻射加熱は
ヒータ温度が高温であるためヒータ制御温度が若干変動
しても人体の暖感覚は、それ程影響を受けないものであ
る。しかし、電気毛布、電気フ.ロアヒータなどでは、
人体に直接的に触れて熱伝導で加熱するため若干の制御
温度の狂いで暖感覚は大きく影響を受ける。特に春、秋
など季節の変わり目に少し暖めたい場合には人体の体温
に合せ、微妙に設定温度を調整しない限り、暑すぎた.
り、寒かつたりする問題が生じていた。この問題は、人
体の体温と発熱負荷温度との微妙なバランスで生じるも
のであり、電気毛布、電気フロアヒータなど人体に直接
的に触れて暖惑覚を与えるものの問題となる。本発明は
、従来から採用されて・いる温度比例制御に加え、ヒー
タなど発熱体の温度を人体が感じる程度の設定幅(数℃
)でスイングする温度ヒステリシス制御に付加し、平均
加熱温度が低くても刺激的な適当な暖感覚を与えようと
するものである。次に、電気毛布、電気敷布などによる
就寝前の布団への蓄熱とか、電気フロアーヒータなどの
速熱に関する課題として、従来は通常使用より高い温度
にしばらく放置しておき、その後、元の通常温度に戻す
方法が一般的であつた。
First, as an issue regarding the sense of warmth in the human body, electric blankets,
Electric floor heaters and the like use a heating system that transmits the heat generated by the heater almost directly to the heat generating load through thermal conduction, and then to the human body that comes into contact with it. The temperature must be close to high. On the other hand, as an example, in the case of radiant heating using a red-hot heater, the heater temperature is high, so even if the heater control temperature changes slightly, the human body's sense of warmth is not affected much. However, electric blankets, electric blankets, etc. For lower heaters etc.
Because it directly touches the human body and heats it by conduction, a slight deviation in the temperature control can greatly affect the sense of warmth. Especially when I wanted to warm up a little during the change of seasons such as spring and autumn, it was too hot unless I adjusted the temperature setting slightly to match the human body's body temperature.
There was a problem of cold and drizzling. This problem occurs due to the delicate balance between the human body's body temperature and the heat generation load temperature, and is a problem with devices that directly touch the human body and provide a sense of warmth, such as electric blankets and electric floor heaters. In addition to the conventional temperature proportional control, the present invention has a setting range that allows the human body to feel the temperature of a heating element such as a heater (several degrees Celsius).
) is added to the swinging temperature hysteresis control to provide a stimulating and appropriate sense of warmth even when the average heating temperature is low. Next, as an issue with heat storage in futons before going to bed with electric blankets, electric mattresses, etc., and rapid heating with electric floor heaters, conventional methods have been to leave them at a higher temperature than normal use for a while, and then return them to the original normal temperature. The most common method was to return to

元の設定温度に戻す方法として、人間が適当な時間を見
計つて設定替えするマニュアル方式か、通電により作動
するタイマ復帰か、温度が高温になつた事を検知して設
定温度を元に戻す温度復帰かのいずれかが用いられてい
る。これらの問題点は、いずれも充分、かつ最適な布団
などへの蓄熱、あるいは速熱の効果が得られにくいため
、本発明は、設定高温に達してから所定期間、高温を持
続する温度、タイマ併用方式の強目盛温度制御方式を付
加して充分な蓄熱、速熱効果等を与えようとするもので
ある。さらに、温度のヒステリシス制御と比例制御とが
選択可能となるような構成とし、かつ、強目盛温度の保
持として温度、タイマ併用構成にすることで人体に直接
的に触れ、人体の体温近傍より若干高い温度て微妙な制
御を必要とする電気毛布、電気フロアーヒータなどの使
用者の選択使用のニーズに応え得るものである。
To return to the original set temperature, there are two methods: a manual method in which a human determines the appropriate time and changes the setting, a timer reset that is activated by electricity, or a method that detects that the temperature has become high and returns the set temperature to the original value. Either temperature recovery is used. All of these problems make it difficult to achieve sufficient and optimal heat storage in futons, etc., or rapid heating effects. Therefore, the present invention provides a temperature control system that maintains the high temperature for a predetermined period after reaching the set high temperature, and a timer. This is intended to provide sufficient heat storage, rapid heating effects, etc. by adding a strong scale temperature control method for combined use. In addition, the configuration allows selection of temperature hysteresis control and proportional control, and also uses a temperature and timer configuration to maintain a strong scale temperature. This can meet the needs of users for selective use of electric blankets, electric floor heaters, etc. that require delicate control at high temperatures.

以下、本発明の実施例について、図面を参照しながら説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の実施例としての電気毛布や電気敷布の
概要を示している。
FIG. 1 shows an outline of an electric blanket or electric sheet as an embodiment of the present invention.

第1図において、1は交流100ボルト電源に接続する
ための電源プラグ、2はコントローラボックス、3は被
加熱体で、電気毛布では毛布、電気敷布では敷布である
。4は接続コード、5はコネクタ、6はヒータ、7は被
加熱体3の温度を検出するために配置された温度センサ
、8は電源スイッチ、9は被加熱体3の温度を設定する
温度設定つまみ、10は被加熱体3の温度を第6図の如
く2つの制御モードに切替えるスイッチである。
In FIG. 1, 1 is a power plug for connecting to an AC 100 volt power source, 2 is a controller box, and 3 is a heated object, which is a blanket for an electric blanket and a bed sheet for an electric bed. 4 is a connection cord, 5 is a connector, 6 is a heater, 7 is a temperature sensor arranged to detect the temperature of the heated object 3, 8 is a power switch, and 9 is a temperature setting for setting the temperature of the heated object 3 The knob 10 is a switch for changing the temperature of the heated object 3 between two control modes as shown in FIG.

2つの制御モードとは、1つは、被加熱体3の温度を常
に一定温度となるようコントロールする比例制御モード
であり、他の1つは、被加熱体3の温度が所定の温度幅
でスイングするヒステリシスコントロールモードである
One of the two control modes is a proportional control mode in which the temperature of the heated object 3 is always controlled to be a constant temperature, and the other is a proportional control mode in which the temperature of the heated object 3 is controlled within a predetermined temperature range. It is a swinging hysteresis control mode.

11は強目盛運転を開始するためのスイッチであり、こ
のスイッチの選択操作により第7図の如く2つの制御モ
ードが選択される。
Reference numeral 11 denotes a switch for starting strong scale operation, and by selectively operating this switch, two control modes are selected as shown in FIG.

その1つは、温度設定つまみ9の設定温度のいかんにか
かわらず所定の期間、強目盛の温度で被加熱体3が加熱
され、その後、温度設定つまみ9で設定された温度に復
帰して温度制御するハイホールドモードである。他の1
つは、前記のハイホールド機能のない制御、すなわち温
度設定つまみ9で設定された温度で制御するノーマルモ
ードである。12は電源パイロットランプ、13はヒー
タ6に通電されているときに点灯するパイロットランプ
である。
One is that the heated object 3 is heated at a high scale temperature for a predetermined period regardless of the temperature set by the temperature setting knob 9, and then the temperature returns to the temperature set by the temperature setting knob 9 and the temperature increases. It is a high hold mode to control. the other one
One is control without the above-mentioned high hold function, that is, a normal mode in which control is performed at the temperature set by the temperature setting knob 9. 12 is a power pilot lamp, and 13 is a pilot lamp that lights up when the heater 6 is energized.

第2図は本発明の一実施例における電気回路の全体を示
している。
FIG. 2 shows the entire electrical circuit in one embodiment of the present invention.

第2図において、1は電源プラグ、8は電源スイッチ、
14は温度ヒューズである。15は電源のノイズフィル
タ部で、チョークコイル16、コンデンサ17、サージ
アブゾーバ18で構成される。
In Figure 2, 1 is a power plug, 8 is a power switch,
14 is a thermal fuse. Reference numeral 15 denotes a noise filter section of the power supply, which is composed of a choke coil 16, a capacitor 17, and a surge absorber 18.

12は電源パイロットランプ、64はランプ12の補護
抵抗である。
12 is a power pilot lamp, and 64 is a support resistor for the lamp 12.

19は制御電源Vccを得る回路であり、ダイオード2
0、抵抗21,22、コンデンサ23,24、ゼナーダ
イオード25から構成される。
19 is a circuit that obtains the control power supply Vcc, and the diode 2
0, resistors 21 and 22, capacitors 23 and 24, and Zener diode 25.

26は温度設定回路であり、温度設定つまみ9の設定に
より抵抗値が変るボリューム27、制限抵抗28て構成
される。
Reference numeral 26 denotes a temperature setting circuit, which is composed of a volume 27 whose resistance value changes depending on the setting of the temperature setting knob 9, and a limiting resistor 28.

29は温度検出回路で、パルストリガ素子としてのネオ
ンランプ30、コンデンサ31、抵抗32、パルストラ
ンス33、温度センサ7で構成される。
Reference numeral 29 denotes a temperature detection circuit, which includes a neon lamp 30 as a pulse trigger element, a capacitor 31, a resistor 32, a pulse transformer 33, and a temperature sensor 7.

温度センサ7は第3図に示すような構成であり、芯線3
9に巻線36をコイル状に巻き、その外周をプラスチッ
クサーミスタからなる感温材38で被覆し、その外周に
巻線37を巻き、表皮40でもつて被覆した紐状センサ
である。巻線36と37の層間インピーダンス4は、温
度により感温材38の特性が変り、第5図のような特性
となる。この温度検出回路29においては、温度調節ボ
リューム27で決定される設定抵抗Rx(ボリューム2
7の値R7と制限抵抗28の値R28の和、RX=R7
!+R28)と温度センサ7のインピーダンス乙とによ
つて電圧が分割され、巻線36と37の層間電圧■Z7
がネオンランプ30の放電開始電圧■BOより大となる
とき、つまり■80〈■Z7のとき、ネオランプ30が
トリガし、コンデンサ31と抵抗32を介してパルスト
ランス33から出力が出る。このときは被加熱体3の温
度が低いときである。VBO>VZ7のときはネオンラ
ンプ30がトリガしない。このときは被加熱体3の温度
が高いときである。41はコントロールの主体となる制
御回路であり、集積回路(以下単にICとする)で構成
されている。
The temperature sensor 7 has a configuration as shown in FIG.
This is a string-like sensor in which a winding 36 is wound around a coil 9 in a coil shape, the outer periphery of which is covered with a temperature-sensitive material 38 made of a plastic thermistor, a winding 37 is wound around the outer periphery, and the outer skin 40 is also covered. The interlayer impedance 4 between the windings 36 and 37 has the characteristics shown in FIG. 5, as the characteristics of the temperature-sensitive material 38 change depending on the temperature. In this temperature detection circuit 29, a setting resistance Rx (volume 2
The sum of the value R7 of 7 and the value R28 of the limiting resistor 28, RX=R7
! The voltage is divided by +R28) and the impedance B of the temperature sensor 7, and the interlayer voltage between the windings 36 and 37 Z7
When becomes larger than the discharge starting voltage ■BO of the neon lamp 30, that is, when ■80<■Z7, the neolamp 30 is triggered and an output is output from the pulse transformer 33 via the capacitor 31 and the resistor 32. At this time, the temperature of the heated body 3 is low. When VBO>VZ7, the neon lamp 30 is not triggered. At this time, the temperature of the heated object 3 is high. Reference numeral 41 denotes a control circuit which is the main body of control, and is composed of an integrated circuit (hereinafter simply referred to as IC).

このICは1〜16で示すピンを備えている。抵抗42
はACライン電圧を検知してIC4lの交流同期をとる
ものである。強目盛保持用スイッチの接点56″,56
″は、強目盛保持つまみ11を引くことにより閉じる構
成であり、IC4lのピンに接続される。43は後述す
るサイリスタ47のトリガ用C.R回路で、抵抗44と
コンデンサ45から構成される。
This IC has pins numbered 1-16. resistance 42
Detects the AC line voltage and synchronizes the IC4l with AC. Strong scale holding switch contacts 56″, 56
'' has a configuration that is closed by pulling the strong scale holding knob 11, and is connected to a pin of the IC 4l. 43 is a C.R circuit for triggering a thyristor 47, which will be described later, and is composed of a resistor 44 and a capacitor 45.

トリガ用C.R回路43においては、温度検出回路29
の出力(被加熱体の温度が設定値より低いときの出力)
を■C4lの2ピンで受け、そして14ピンからでる出
力によつて抵抗44を介してコンデンサ45を充電する
。その後、ACライン電圧が正サイクルに向いゼロ電圧
をよぎるゼロポイントで、13ピンを介して放電し、1
2ピンよりサイリスタ47のゼロクロスのトリガを行う
。46はゲート抵抗、47はヒータ6をドライブするサ
イリスタてある。
Trigger C. In the R circuit 43, the temperature detection circuit 29
Output (output when the temperature of the heated object is lower than the set value)
is received at the 2nd pin of C4l, and the capacitor 45 is charged via the resistor 44 by the output from the 14th pin. Then, at the zero point where the AC line voltage turns to the positive cycle and crosses zero voltage, it is discharged through pin 13 and 1
The zero cross of the thyristor 47 is triggered from the 2nd pin. 46 is a gate resistor, and 47 is a thyristor that drives the heater 6.

ヒータ6は第4図に示すような構成てあり、芯線51に
ヒータ線48をコイル状に巻き、その外周を熱溶融性樹
脂50でもつて被覆し、その外周に安全線49をコイル
状に巻き、表皮52でもつて被覆した紐状ヒータである
。このヒータ6が何らかのアクシデントで異状高温にな
ると、樹脂50が溶けてヒータ線48と安全線49が接
触する。すると、第2図のA点−ヒータ線48一接触部
一安全線49一抵抗55−B点の回路に大きな電流が流
れて抵抗55が・発熱し、温度ヒューズ14を加熱して
溶断し、電源を止める保安動作を行なう。正常なときに
は、抵抗55一安全線49一温度センサ7一温度設定ボ
リューム27の回路に温度検知信号の微少電流が流れて
いるが、この電流では抵抗55は発熱す・るにいたらな
い。次に強目盛保持の解除機能に関する構成について説
明すると、IC4lの10ピンは強目盛保持機能の解除
出力端子てあり、ゲート抵抗53とサイリスタ54がト
リガされると、コイル56が通電され、これにより、強
目盛保持用ノスイツチの接点56″,562が開路する
。次にサイリスタ47の自己トリガ状態の保安動作に関
連する構成について説明すると、57は抵抗であり、ヒ
ータ6をドライブするサイリスタ47の端子電圧をチェ
ックするものである。温度検出回路29の出力が無く、
したがつてIC4lの2ピンにも入力が無いにもかかわ
らず、サイリスタ47が半波導通している状態は、サイ
リスタ47が自己トリガしている状態であり、危険であ
る。この状態のとき、サイリスタ47の端子電圧を抵抗
57を介してIC4lの15ピンで受け、IC4l内で
論理演算して11ピンによりサイリスタ58のトリガ出
力を出す。これによりサイリスタ58は導通し、抵抗5
9が発熱し、温度ヒューズ14を加熱して溶断し、電源
を止める保安動作を行う。次にサイリスタ47が完全な
ショート故障を起こしたときの保安機能について説明す
ると、このときヒータ6には過大な電力が印加されて危
険であるから、ダイオード61を介して抵抗62には負
の半サイクルの電圧が印加され、それによつて抵抗62
が発熱し、温度ヒューズ14を加熱して溶断し、電源を
止める。第8図はIC4lの制御ブロックを示したもの
である。
The heater 6 has a configuration as shown in FIG. 4, in which a heater wire 48 is coiled around a core wire 51, the outer periphery of the heater wire 48 is covered with a hot-melt resin 50, and a safety wire 49 is coiled around the outer periphery of the heater wire 48. This is a string-like heater covered with a skin 52. If this heater 6 reaches an abnormally high temperature due to some kind of accident, the resin 50 will melt and the heater wire 48 and safety wire 49 will come into contact with each other. Then, a large current flows through the circuit between point A, heater wire 48, contact part, safety wire 49, resistor 55, and point B in FIG. Perform a safety action to shut off the power. Under normal conditions, a minute current of a temperature detection signal flows through the circuit of the resistor 55, the safety wire 49, the temperature sensor 7, and the temperature setting volume 27, but this current does not cause the resistor 55 to generate heat. Next, to explain the configuration related to the strong scale retention release function, pin 10 of IC4l is the release output terminal for the strong scale retention function, and when the gate resistor 53 and thyristor 54 are triggered, the coil 56 is energized. , the contacts 56'' and 562 of the strong scale holding switch are opened. Next, the configuration related to the safety operation of the thyristor 47 in the self-triggered state will be explained. 57 is a resistor, and the terminal of the thyristor 47 that drives the heater 6 is This is to check the voltage.There is no output from the temperature detection circuit 29,
Therefore, the state in which the thyristor 47 is in half-wave conduction even though there is no input to the 2nd pin of the IC 4l is a dangerous state in which the thyristor 47 is self-triggering. In this state, the terminal voltage of the thyristor 47 is received at the 15th pin of the IC4l via the resistor 57, a logical operation is performed within the IC4l, and a trigger output of the thyristor 58 is outputted from the 11th pin. As a result, the thyristor 58 becomes conductive, and the resistor 58 becomes conductive.
9 generates heat, heats and blows the thermal fuse 14, and performs a safety operation of shutting off the power supply. Next, we will explain the safety function when a complete short circuit failure occurs in the thyristor 47. At this time, excessive power is applied to the heater 6, which is dangerous. A cycle of voltage is applied thereby causing resistor 62 to
generates heat, heats and melts the thermal fuse 14, and shuts off the power supply. FIG. 8 shows the control block of IC4l.

第8図においてIC4l内は2点鎖線で囲んでいる。ま
た、IC4lの外付部品のうち、本発明の要旨と関係な
い部品は省略している。第8図において、Aはリセット
部、Bはゼロパルス発生部であり、■C制御のタイムベ
ースとなるACライン電圧のゼロクロス電圧を抵抗42
を介して検知し、ゼロクロスパルスをつくる。Cは波形
整形部で、温度センサ7の出力をパルストランス33を
介してパルスで受け、指定の波形に整形する。Dは2ビ
ット分周部で、波形整形部Cの温度検知出力を入力し、
ACライン電圧の正に向うゼロクロス時、あるいは負に
向うゼロクロス時に、サイリスタ47のトリガパルスを
つくる。Eは充電アンプ部で、抵抗44を介してコンデ
ンサ45に充電する。Fは放電アンプ部で、コンデンサ
45に蓄積した電荷を13ピンより取り込んで12ピン
より放電してサイリスタ47をトリガする。Gは.ヒス
テリシスコントロール切替器で、ヒステリシス制御を選
択した時に閉じるスイッチ10からの信号を4ピンより
受ける。Hはヒステリシスコントロールロジック部であ
り、第6図に示す時間Δ坑だけ2ビット分周部Dを停止
させ、サイリス・夕47のトリガを止めて被加熱体3の
温度スイングを付加する。IはT形フリップフロップを
n段連結して構成した第1のカウンタであり、前述のヒ
ステリシスコントロールジツク部Hで説明したΔTA時
間だけ電源周波数を計数し、この期間はサイリスタ47
を止める。そしてカウンタIがタイムアップすると、リ
セット部Aよりヒステリシスコントロールロジック部H
をリセットして、再びサイリスタ47にトリガを与える
。KはT形フリップフロップをn段連結して構成した第
2のカウンタであり、後述の強目盛保持の期間Δ坑を決
定する。Jは強目盛保持切替器である。強目盛保持つま
み11を操作すると、接点56″,5J6″が閉じる。
接点56″の閉路により温度設定用のボリューム27が
短絡されるから、ボリューム27の設定を問わず最高温
度の設定状態となる。また接点56″の閉路を3ピンよ
り受けて、強目盛保持切替部Jはヒステリシス制御用の
カウンタ■と強目盛保持用のカウンタKとを直結状態に
し、そのカウンタIとKとでもつて第7図の強保持時間
ΔTHの計数を行う。また強目盛保持切替部Jは、ヒス
テリシス制御の運転中であつても、強目盛保持にセット
すると、第7図の如く強目盛”運転中はヒステリシスコ
ントロール切替部Gの機能が失なわれ、比例制御になる
ようにする。Lは強目盛保持用の記憶器である。この記
憶器Lは第1のカウンタIを強目盛保持の下位カウンタ
としても共用するためのものであり、強目盛セット時は
第1カウンタIがタイムアップした信号を記憶器Lで記
憶し、強目盛保持用の第2カウンタKに入力が入るよう
構成される。Mは強目盛保持の解除用出力アンプであり
、このアンプ出力でサイリスタ54がトリガされ、コイ
ル56によつて強目盛保持用の接点56″と56″が開
路する。また、サイリスタ47のダイオード故障の検出
すなわち自己トリガの検出は、サイリスタ47の端子電
圧を検出する端子電圧検出部Nと波形整形部Cとのロジ
ックで行う。例えば、波形整形部Cの出力が無いのに、
電圧検出部Nの入力電圧が無いときは、異常(自己トリ
ガ状態)であるので、電源の正サイクルの適当な位相で
スイッチするタイミング検知器0と同期して、このタイ
ミングで出力が出て、自己トリガアンプPで増幅される
。この出力でサイリスタ58がトリガされ、抵抗59の
発熱で温度ヒューズ14が溶断される。第9図は本電気
回路のロジックダイアグラムを示す。
In FIG. 8, the inside of IC4l is surrounded by a two-dot chain line. Further, among the external parts of IC4l, parts not related to the gist of the present invention are omitted. In Fig. 8, A is a reset section, B is a zero pulse generation section, and the zero cross voltage of the AC line voltage, which is the time base for C control, is connected to the resistor 42.
to create a zero-cross pulse. C is a waveform shaping section which receives the output of the temperature sensor 7 in the form of pulses via a pulse transformer 33 and shapes it into a designated waveform. D is a 2-bit frequency dividing unit, which inputs the temperature detection output of the waveform shaping unit C,
A trigger pulse for the thyristor 47 is generated when the AC line voltage goes positive or goes negative. A charging amplifier section E charges a capacitor 45 via a resistor 44. F is a discharge amplifier section which takes in the charge accumulated in the capacitor 45 from the 13th pin and discharges it from the 12th pin to trigger the thyristor 47. G is. A hysteresis control switch receives a signal from a switch 10, which is closed when hysteresis control is selected, from pin 4. H is a hysteresis control logic section, which stops the 2-bit frequency dividing section D for the time Δ shown in FIG. I is a first counter constructed by connecting n stages of T-type flip-flops, and counts the power supply frequency for the ΔTA time explained in the above-mentioned hysteresis control circuit H. During this period, the thyristor 47
stop. When the counter I times up, the reset section A sends the hysteresis control logic section H to the hysteresis control logic section H.
is reset and a trigger is given to the thyristor 47 again. K is a second counter constructed by connecting n stages of T-type flip-flops, and determines a strong scale maintenance period Δ, which will be described later. J is a strong scale holding switch. When the strong scale holding knob 11 is operated, the contacts 56'' and 5J6'' are closed.
Since the temperature setting volume 27 is short-circuited by the closing of the contact 56'', the maximum temperature is set regardless of the setting of the volume 27.Furthermore, when the contact 56'' is closed from the 3rd pin, the strong scale maintenance is switched. Section J directly connects counter 2 for hysteresis control and counter K for strong scale holding, and counts the strong holding time ΔTH shown in FIG. 7 using counters I and K. Furthermore, if the strong scale holding switching unit J is set to strong scale holding even during hysteresis control operation, the function of the hysteresis control switching unit G will be lost during the strong scale operation as shown in Figure 7, and the proportional L is a memory for holding the strong scale. This memory L is for sharing the first counter I as a lower counter for holding the strong scale, and when the strong scale is set. is configured such that the signal when the first counter I times out is stored in the memory L, and the input is input to the second counter K for holding the strong scale.M is an output amplifier for canceling the strong scale holding; The thyristor 54 is triggered by the amplifier output, and the contacts 56'' and 56'' for holding the strong scale are opened by the coil 56.In addition, detection of a diode failure of the thyristor 47, that is, detection of self-triggering, is performed using the terminal voltage of the thyristor 47. This is done by the logic of the terminal voltage detection section N and the waveform shaping section C.For example, even though there is no output from the waveform shaping section C,
When there is no input voltage to the voltage detector N, it is abnormal (self-triggered state), so the output is output at this timing in synchronization with the timing detector 0, which switches at an appropriate phase of the positive cycle of the power supply. It is amplified by a self-trigger amplifier P. This output triggers the thyristor 58, and the thermal fuse 14 is blown by the heat generated by the resistor 59. FIG. 9 shows a logic diagram of the present electrical circuit.

第8図の各ブロックA−Qは、第9図において破線で囲
つている。第9図において、G1〜G28はIILプロ
セスで作られるゲートであり、入力はトランジスタのベ
ースと等価であり、出力はオープンコレクタ形のマルチ
トランジスタ形である。RSl〜RS5はリセット●セ
ット形のフリップフロップであり、これもIILプロセ
スで作られる。TはT形のフリップフロップであり、入
力は〒、出力はQ,間として示している。また、実線の
四角いブロックで示すa−Qは、通常のバイポーラ構成
で作られるアナログ回路である。第9図によりロジック
の説明をする前に、前記a−Qまでのバイポーラ部につ
いて説明する。まず、リセット部Aの制御電源VcOに
よるリセット電圧の検知回路aについて説明する。
Each block A-Q in FIG. 8 is surrounded by a broken line in FIG. In FIG. 9, G1 to G28 are gates made by the IIL process, the input is equivalent to the base of a transistor, and the output is an open collector multi-transistor type. RS1 to RS5 are reset/set type flip-flops, which are also manufactured using the IIL process. T is a T-shaped flip-flop, and the input is shown as 〒 and the output as Q. Moreover, aQ shown by a solid square block is an analog circuit made with a normal bipolar configuration. Before explaining the logic with reference to FIG. 9, the bipolar section from a to Q will be explained. First, a reset voltage detection circuit a based on the control power supply VcO of the reset unit A will be described.

第10図と第11図はその回路例を示し、第12図はそ
の動作の波形を示す。第10図,第11図において、1
ピンの制御電源■。。を0Vから上昇させて行くと、ト
ランジスタ屯はある閾値VR,まではオフで、このVR
Sを越えるとオン領域に入る。この閾値■RSは、トラ
ンジスタ?〜A4のベース・エミッタ電圧VBEとする
と、VR3=3×VBEの電圧となる。第10図の回路
においてトランジスタA4,屯はカレントミラー回路を
構成しており、■Cc≧■R,となる点から抵抗a1に
電流11が流れ始め、この電流1,とほぼ同じ電流がト
ランジスタ屯のコレクタ・エミッタ間に引き込まれる。
第11図の回路は、第10図の回路のカレントミラーを
カレントアンプとして作動させるため、トランジスタA
4を抵抗〜に変えたものである。第12図にこの動作を
示す。
FIGS. 10 and 11 show examples of the circuit, and FIG. 12 shows the waveforms of its operation. In Figures 10 and 11, 1
■ Pin control power supply. . As the voltage is increased from 0V, the transistor is off until a certain threshold VR, and this VR
When it exceeds S, it enters the on region. Is this threshold ■RS a transistor? When the base-emitter voltage VBE of ~A4 is assumed, the voltage becomes VR3=3×VBE. In the circuit shown in Fig. 10, the transistor A4 and the transistor constitute a current mirror circuit, and from the point where ■Cc≧■R, a current 11 begins to flow through the resistor a1, and a current approximately equal to this current 1 flows through the transistor A4. is drawn between the collector and emitter of.
In the circuit of FIG. 11, in order to operate the current mirror of the circuit of FIG. 10 as a current amplifier, the transistor A
4 is changed to resistance ~. FIG. 12 shows this operation.

電源スイッチ8を投入すると、電源部19のコンデンサ
23,24により制御電源■。。は第12図AO)VC
Cの如く時間と共に上昇する。前記VRSをリセット電
圧とすると、時間TR2までは、第12図B波形の如く
トランジスタ屯はオフであり、この時間TR2を過ぎる
とVCC〉■RSとなるため、トランジスタA5は時間
Δtで完全にオンとなる。いまロジック部の動作電圧を
■,とすると、ロジック部は時間TRlで正常動作に入
るが、この期間はトランジスタA5によりリセットされ
ており、かつ時間TR2になるとトランジスタ屯がオン
して、ロジック部のリセットが解除される。また、カウ
ントミラーからカレントアンプすると、第12図Bの波
形に示すごとく、トランジスタ屯のスイッチング時間Δ
tは短絡されて、良好な動作を示す。第13図はリセッ
ト電圧検知回路aの別の回路例であり、トランジスタA
7,a8によつて構成する差動アンプにより、リセット
の閾電圧VR,はトランジスタA2,a3,a4で得て
おり、この電圧■RSと、抵抗Al3,al4の分割電
圧により定まるVccを検知して、トランジスタ屯の動
作を決定する。
When the power switch 8 is turned on, the capacitors 23 and 24 of the power supply section 19 turn on the control power source ■. . Figure 12 AO) VC
Like C, it increases with time. If VRS is the reset voltage, the transistor A5 is off until time TR2, as shown in the waveform B in Figure 12, and after this time TR2, VCC>RS, so the transistor A5 is completely turned on at time Δt. becomes. Now, assuming that the operating voltage of the logic section is ■, the logic section enters normal operation at time TRl, but during this period it is reset by transistor A5, and at time TR2, transistor A5 turns on and the logic section starts operating normally. The reset is canceled. Also, when the current is amplified from the count mirror, as shown in the waveform of Figure 12B, the switching time of the transistor Δ
t is shorted to show good operation. FIG. 13 is another circuit example of the reset voltage detection circuit a, in which the transistor A
The reset threshold voltage VR, which is obtained by transistors A2, a3, and a4, is detected by the differential amplifier configured by transistors 7 and a8, and Vcc, which is determined by this voltage RS and the divided voltage of resistors Al3 and al4. determines the operation of the transistor.

要するにリセット電圧検知回路aは、パワー(電源)の
オンから制御電源■。。の電圧上昇Vccを検知し、制
御電源Vccが設定された閾値Vl,より低い状態では
、トランジスタ屯をオフさせて、ロジック部のリセット
を行う。次にゼa/マルス発生部Bのゼロ電圧検知回路
bについて説明する。
In short, the reset voltage detection circuit a is controlled by the control power supply ■ from the time when the power is turned on. . When the control power supply Vcc is lower than the set threshold value Vl, the transistor is turned off and the logic section is reset. Next, the zero voltage detection circuit b of the zea/malus generating section B will be explained.

第14図はその回路例を示し、第15図はその動作の波
形を示す。第14図の回路は、16ピンと5ピン間に電
源電圧■^cが印加されたとき、電源電圧■9。がゼロ
電圧をクロスする近傍で、第15図の波形「Bl4のV
CE」と「Bl9のVclを得ようとするものである。
第15図の電源電圧■ぇ。がゼロ電圧である時間TOを
基準として、第14図の回路の動作を説明する。16ピ
ンに加わる電源電圧■ACが正に向かい始めると、トラ
ンジスタBllのコレクタ●エミッタ間に第15図の「
BllのIC8」に示す電流が流れ始める。
FIG. 14 shows an example of the circuit, and FIG. 15 shows the waveforms of its operation. In the circuit shown in FIG. 14, when the power supply voltage ■^c is applied between the 16th pin and the 5th pin, the power supply voltage ■9. In the vicinity where the voltage crosses zero voltage, the waveform “Bl4 of V” in Fig. 15
This is to obtain the Vcl of "CE" and "Bl9.
The power supply voltage in Figure 15 ■Eh. The operation of the circuit shown in FIG. 14 will be explained based on the time TO when the voltage is zero. When the power supply voltage applied to pin 16 ■ AC starts to go positive, the voltage shown in Fig. 15 appears between the collector and emitter of transistor Bll.
The current shown in "IC8" of Bll begins to flow.

このときの電源電圧VAOはトランジスタBl,のベー
ス電圧、すなわち抵抗鴨でバイアスされるトランジスタ
■のベース●エミッタ電圧■BO,をバイアス電圧とし
て、トランジスタBllのベース・エミッタ電圧■BE
を加えた、2VBE≠■BE+VBESを越えた時であ
る。この時間ΔTpは下式で”示される。但しfは電源
周波数である。
At this time, the power supply voltage VAO is the base voltage of the transistor Bl, that is, the base emitter voltage of the transistor B biased by the resistor BO, is used as the bias voltage, and the base-emitter voltage of the transistor BLL is BE
This is when 2VBE≠■BE+VBES is exceeded. This time ΔTp is expressed by the following formula, where f is the power supply frequency.

このトランジスタBllのICEにより、トランジスタ
Bl2を介して、トランジスタBl3とBl4で構成さ
れるカレントミラーがオンし、第15図の「Bl4の■
This ICE of transistor Bll turns on the current mirror made up of transistors Bl3 and Bl4 via transistor Bl2, and as shown in FIG.
.

。」なる動作となる。その後、電源電圧VACがピーク
値を越えて負に向い始めて、時間t1の直前まだ、すな
わち■AC≧2■8。までトランジスタIにはオンを継
続する。その後、VAO〈2VBEとなると、トランジ
スタBl4はオフするので、第15図の「Bl4の■。
8」波形の如くなる。
. ”. Thereafter, the power supply voltage VAC exceeds the peak value and begins to turn negative, and is still just before time t1, that is, ■AC≧2■8. Transistor I continues to be turned on until. After that, when VAO<2VBE, transistor Bl4 is turned off, so "■ of Bl4" in FIG.
8" waveform.

なおトランジスタBlOはトランジスタBllと対でカ
レントミラーを構成している。参考までに、カレントミ
ラーとは、抵抗Kgに流れるベース電流■Bと、抵抗B
3に流れるコレクタ電流10とがほぼIB=Icとなる
ものである。■。は波形整形用の回路で、トランジスタ
Bl4のスイッチング速度を高めるために挿入したもの
であり、後述する第16図、第17図に示すような構成
となつており、この回路の入力電圧位相と出力電圧位相
とは同相となる構成にしている。次に第15図の電源電
圧VACが時間t1を基準としてゼロ電圧から負に向か
い始めると、トランジスタBl5のベース電圧は、トラ
ンジスタBl8のベース電圧、すなわち前述のバイアス
電圧VBESに保持されている。トランジスタBl5の
ベース・エミッタ電圧を■BEとすると、VBI:〉V
BE3,■BIl:,−■B8=ーΔ■.のときには次
のように動作する。すなわちトランジスタBl5は前記
1■ぇ。l>IVBmlとなるときオンする。このとき
のトランジスタBl5のベース電流は、制御電源■。。
より抵抗鴨を通り、トランジスタBl5のベースからエ
ミッタを通り、抵抗?を介して、電源VACに流出する
。この時間が、時間t1を基準としてΔ囚遅れたときで
ある。従つてトランジスタBl5のコレクタには第15
図の「Bl5のICT:」なる電流が流れ、カウントミ
ラーを構成するトランジスタBl6,bl7とBl8,
bl9がそれぞれ作動し、第15図の「へのVCE」電
圧となる波形が得られる。この状態は、時間しの直前ま
で継続される。また、VBE=■BES,VBES−V
BE=0のときには次のように動作する。トランジスタ
Bl5とBl8のVBEが同じであるから、VAO=0
V時点でトランジスタBl5が動作するので、第15図
の時間ΔTNはΔ囚=0となる。すなわちt1および、
T2時間で、第15図の「Bl5のIcE],「Bl9
の■。E」となる動作を行う。そして、VBE<VBE
S,■BEf3−VBE=+ΔVBEのときには〜VB
E>VBES9■BES−■BEO−ΔVBEのときと
は逆に、第15図の時間ΔTNがt1時間より左、すな
わち前にくい込むことになる。しかし第15図のΔTp
時間まで進むことはない。要するにトランジスタBl4
,bl9は第15図のようにスイッチングする。そして
、その出力波形はさらに第16図,第17図に示す波形
整形部■。,■1により整形される。第16図に示す回
路では、トランジスタBl,をマルチコレクタとし、ゲ
ートらを含むRSフリップフロップ(ゲートG3lとG
32で構成)で波形整形することで、ゲートG3lの出
力はシャープな波形となる。
Note that the transistor BIO forms a current mirror in pair with the transistor Bll. For reference, a current mirror consists of a base current ■B flowing through a resistor Kg and a resistor B
The collector current 10 flowing through the transistor 3 is approximately IB=Ic. ■. is a waveform shaping circuit, which was inserted to increase the switching speed of transistor Bl4, and has a configuration as shown in Figs. 16 and 17, which will be described later, and the input voltage phase and output of this circuit. It is configured to be in phase with the voltage phase. Next, when the power supply voltage VAC in FIG. 15 starts to go negative from zero voltage based on time t1, the base voltage of the transistor B15 is held at the base voltage of the transistor B18, that is, the aforementioned bias voltage VBES. If the base-emitter voltage of transistor Bl5 is ■BE, then VBI:〉V
BE3, ■BIl:, -■B8=-Δ■. When , it works as follows. In other words, the transistor Bl5 is the same as 1 above. Turns on when l>IVBml. At this time, the base current of the transistor Bl5 is the control power supply ■. .
Pass through the resistor duck, and pass from the base to the emitter of the transistor Bl5, and then the resistor? to the power supply VAC. This time is delayed by Δ with respect to time t1. Therefore, the collector of the transistor Bl5 has the 15th
In the figure, a current called "ICT of Bl5:" flows through the transistors Bl6, bl7 and Bl8, which constitute the count mirror.
bl9 is activated, and a waveform resulting in the voltage "to VCE" shown in FIG. 15 is obtained. This state continues until just before the clock expires. Also, VBE=■BES, VBES-V
When BE=0, the operation is as follows. Since the VBE of transistors Bl5 and Bl8 are the same, VAO=0
Since the transistor B15 operates at the time point V, the time ΔTN in FIG. 15 becomes Δ=0. That is, t1 and
At T2 time, “IcE of Bl5” and “Bl9 of Fig. 15
■. Perform the action "E". And VBE<VBE
S, ■ When BEf3-VBE=+ΔVBE, ~VB
Contrary to the case where E>VBES9■BES-■BEO-ΔVBE, the time ΔTN in FIG. 15 is inserted to the left, that is, in front of the time t1. However, ΔTp in Fig. 15
It never moves forward in time. In short, transistor Bl4
, bl9 are switched as shown in FIG. The output waveform is further processed by the waveform shaping section (2) shown in FIGS. 16 and 17. , ■1. In the circuit shown in FIG.
32), the output of the gate G3l becomes a sharp waveform.

第17図に示す回路は、波形整形部■。The circuit shown in FIG. 17 is a waveform shaping section (2).

として、IL構成のアンプを用いる例であり、インジエ
ククタ抵抗B2l,トランジスタ■2とB23で構成さ
れるゲートと、この電流を増幅するトランジスタB,4
とB25で構成されるアンプとからなる。次に波形整形
部Cのパルス検知回路cについて説明する。第18図は
その回路例を示し、第19”図はその動作の波形を示す
。第18図において、被熱体3の温度が低いと、検知線
7の巻線36と37の層間のインピーダンス4が高い。
従つて第19図の電源電圧■9。が規定の電圧まで上昇
すると、検知線7の層間電圧VZ7がネオンランプ30
の放電開始電圧VBOより高くなると、ネオンランプ3
0がトリガする。よつて、パルストランス33の2次巻
線35には、第19図のφ波形のパルスが得られる。ト
ランス33においては、電源電圧VACが負の半サイク
ルにあるときのネオンランプ30のトリガパルスが1次
巻線から2次巻線に伝達されるときに正負反転して、2
次巻線には、Tpl波形の如く正電圧のパルスが得られ
るよう巻線の極性を設定している。従つて電源電圧VA
Oが負サイクルにあるときに温度検知する構成になつて
おり、正サイクルに発生するTp2波形は負電圧となる
ので、それ以後の動作には関係がなく、無効となる。パ
ルス電圧Tplが第18図の2ピン,5ピン間に加わる
ので、エミッタフォロアのトランジスタC3がオンし、
これによりトランジスタC4,C5から成るカレントミ
ラーが動作する。つまり第19図の如く時間ΔTpだけ
トランジスタqがオンすることになる。パルスTp2は
負の電圧であり、このパルスTp2はトランジスタC6
,抵抗C1を通つて流れ、トランジスタC3は逆バイア
スされるので、トランジスタC5はオンしない。なお第
19図の時間T3〜T,までは、ネオンランプ30がト
リガしない状態を示しており、トランジスタqはオンし
ない。要するに第18図のパルス検知回路cは、電源電
圧■ぇ。
This is an example of using an amplifier with an IL configuration, including an injector resistor B2l, a gate consisting of transistors 2 and B23, and transistors B and 4 that amplify this current.
and an amplifier composed of B25. Next, the pulse detection circuit c of the waveform shaping section C will be explained. 18 shows an example of the circuit, and FIG. 19'' shows the waveform of its operation. In FIG. 18, when the temperature of the heated body 3 is low, the impedance between the windings 36 and 37 of the detection wire 4 is high.
Therefore, the power supply voltage (■9) in FIG. rises to a specified voltage, the interlayer voltage VZ7 of the detection line 7 increases to the neon lamp 30.
When the discharge starting voltage VBO of neon lamp 3 becomes higher than
0 triggers. Therefore, a pulse having the φ waveform shown in FIG. 19 is obtained in the secondary winding 35 of the pulse transformer 33. In the transformer 33, when the trigger pulse of the neon lamp 30 when the power supply voltage VAC is in the negative half cycle is transmitted from the primary winding to the secondary winding, the positive and negative are inverted, and 2
The polarity of the next winding is set so that a positive voltage pulse like the Tpl waveform can be obtained. Therefore, the power supply voltage VA
The configuration is such that the temperature is detected when O is in the negative cycle, and the Tp2 waveform generated in the positive cycle becomes a negative voltage, so it has no relation to subsequent operations and becomes invalid. Since the pulse voltage Tpl is applied between pins 2 and 5 in FIG. 18, the emitter follower transistor C3 is turned on.
This causes a current mirror consisting of transistors C4 and C5 to operate. That is, as shown in FIG. 19, transistor q is turned on for a time ΔTp. Pulse Tp2 is a negative voltage, and this pulse Tp2 is connected to transistor C6.
, through resistor C1 and transistor C3 is reverse biased, so transistor C5 is not turned on. Note that from time T3 to T in FIG. 19, the neon lamp 30 is not triggered, and the transistor q is not turned on. In short, the pulse detection circuit c in FIG. 18 has a power supply voltage of ■.

の負サイクルで発生するパルスTplを有効な温度検出
信号として受けるものである。サイリスタ47のトリガ
用のアンプE,Fについて説明する。第20図はその回
路例を示す。第20図において、ゲートGlOの出力が
「0」に落ち込むと、抵抗El,E2がバイアスされて
オンし、抵抗44を介してコンデンサ45に充電される
。そして、電源電圧■ACがゼロ電圧をクロスする時に
、ゲートGllが一瞬「0」に落ち込むことで、アンプ
Fは、抵拍ア,,F2を通じてトランジスタF5,F6
がバイアスされてオンする。この動作により、コンデン
サ45に蓄積された電荷がパルス状で一瞬放電され、1
2ピンを通じてサイリスタ47がトリガされる。後述す
るが、ゲートGlOよりコンデンサ45に充電されてい
るときはゲートGllは「1」であり、放電信号は入ら
ない構成となつている。次にヒステリシスコントロール
切替部Gと、強目盛保持切替部Jとの切替検知回路G,
jとについて説明する。
The pulse Tpl generated in the negative cycle of is received as an effective temperature detection signal. The amplifiers E and F for triggering the thyristor 47 will be explained. FIG. 20 shows an example of the circuit. In FIG. 20, when the output of the gate GlO falls to "0", the resistors El and E2 are biased and turned on, and the capacitor 45 is charged via the resistor 44. Then, when the power supply voltage AC crosses zero voltage, the gate Gll momentarily drops to "0", and the amplifier F is connected to the transistors F5 and F6 through the resistors A, , F2.
is biased and turns on. By this operation, the electric charge accumulated in the capacitor 45 is momentarily discharged in a pulsed manner, and 1
Thyristor 47 is triggered through pin 2. As will be described later, when the capacitor 45 is charged by the gate GlO, the gate Gll is "1" and no discharge signal is input. Next, a switching detection circuit G between the hysteresis control switching section G and the strong scale holding switching section J,
j will be explained.

第21図はヒステリシスコントロール切替部Gの回路例
を示し、第22図は強目盛保持切替部Jの回路例を示す
。第21図において、抵t/Lgl,g2,g3とトラ
ンジスタG4,g5とでカレントミラーを構成している
。ヒステリシスコントロール切替スイッチ10を閉路す
ると、トランジスタ&がオフし、ヒステリシス制御モー
ドに設定される。第22図に示す強目盛保持切替部Jの
回路構成は、第21図のヒステリシスコントロール切替
部Gと全く同じである。強目盛保持用スイッチの接点5
6″を閉路すると、トランジスタ25がオフされる。次
に自己トリガ出力アンプPと、強目盛保持の解除出力の
アンプMとについて説明する。
FIG. 21 shows a circuit example of the hysteresis control switching section G, and FIG. 22 shows a circuit example of the strong scale maintenance switching section J. In FIG. 21, a current mirror is constructed by resistors t/Lgl, g2, and g3 and transistors G4 and g5. When the hysteresis control changeover switch 10 is closed, the transistor & is turned off and the hysteresis control mode is set. The circuit configuration of the strong scale holding switching section J shown in FIG. 22 is exactly the same as the hysteresis control switching section G shown in FIG. Contact 5 of the strong scale holding switch
When 6'' is closed, the transistor 25 is turned off.Next, the self-trigger output amplifier P and the strong scale hold release output amplifier M will be explained.

第23図は自己トリガ出力アンプPの回路例を示す。第
23図において、ゲート25の出力が「0」に落ち込む
と、トランジスタP5,P6がオンして、11ピンを通
じてサイリスタ58がトリガされる。なお、強目盛保持
の解除出力のアンプMの回路構成は第23図と同じであ
るので、説明を省略する。次にサイリスタ47の自己ト
リガ検出部の電圧−検出回路Nと、検出タイミング回路
0とについて説明する。第24図は両回路例を示し、第
25図はその動作の波形を示す。第24図において、電
圧検出回路Nはサイリスタ47がオンしているか、オフ
しているかをチェックするもので、抵抗Nl,n2とト
ランジスタN3,n4,n5,n6,n7から構成され
ている。トランジスタtがオンすると、15ピンと5ピ
ンの間の電圧ΔVaは、トランジス、夕N4,rv,,
n6の3個のベース●エミッタ電圧を3VBEとすると
、下式のようになる。一方、サイリスタ47がオンした
ときのサイリスタ47のアノードとカソード間の順電圧
ドロップVFは、Vp〈3■Bεとなるよう設定される
。従つて第25図に示すように、サイリスタ47がオフ
(ゲートに信号が入らない)のとき、電源電圧VACが
トランジスタへのスレツシユホールド電圧3■B5を越
える時間Δ忙の間、トランジスタfには第25図「y(
7)IcE」に示すごとくコレクタ電流が流れる。これ
により、トランジスタ獅のコレクタ電圧は第25図の「
巧のVcO」に示すごとく「0」となる。また、電源電
圧VACが負に向つてゼロ電圧をよぎる時Iltjtl
よりΔ馳時間前まで「N,のVClll:」は「0」で
ある。次に、サイリスタ47がオンすると、第25図の
T2〜ら時間で示すように、トランジスタRl4,n7
はオフであり、「〜のVclを保持する。また、自己ト
リガのタイミング検出回路0においては、16ピンに電
源電圧VAOが加わる。差動アンプを構成するトランジ
スタ011,012の基準電圧は、抵抗03と04の分
割中点電圧V,Tであつて、このV,Tはトランジスタ
のベース・エミッタ電圧をVBEとすると、2.5VB
E=■STである。トランジスタ08のベース●エミッ
タ電圧V8Eを抵抗03と04(03=0,)とで分割
して0.5VBEとしている。従つて電源電圧VAOに
よる16ピンの電圧が電圧■STを越える時間で、トラ
ンジスタ012,カレントミラーを構成するトランジス
タ013,014と同じくカレントミラーを構成するト
ランジスタ015,016がオンする。この状態を第2
5図の時間Δ誌として表示している。16ピンの電圧は
、第9図にも示すようにゼロクロス発生器Bの入力とも
なつている。
FIG. 23 shows a circuit example of the self-trigger output amplifier P. In FIG. 23, when the output of gate 25 falls to "0", transistors P5 and P6 are turned on and thyristor 58 is triggered through pin 11. Note that the circuit configuration of the amplifier M for outputting strong scale hold release is the same as that shown in FIG. 23, so a description thereof will be omitted. Next, the voltage-detection circuit N and detection timing circuit 0 of the self-trigger detection section of the thyristor 47 will be explained. FIG. 24 shows examples of both circuits, and FIG. 25 shows waveforms of their operation. In FIG. 24, a voltage detection circuit N checks whether the thyristor 47 is on or off, and is composed of resistors Nl and n2 and transistors N3, n4, n5, n6, and n7. When the transistor t is turned on, the voltage ΔVa between the 15th pin and the 5th pin is
Assuming that the three base-emitter voltages of n6 are 3VBE, the following equation is obtained. On the other hand, the forward voltage drop VF between the anode and cathode of the thyristor 47 when the thyristor 47 is turned on is set to be Vp<3■Bε. Therefore, as shown in FIG. 25, when the thyristor 47 is off (no signal is applied to the gate), the transistor f is is shown in Figure 25 “y(
7) Collector current flows as shown in ``IcE''. As a result, the collector voltage of the transistor Shi is as shown in Fig. 25.
As shown in "Takumi's VcO", it becomes "0". Also, when the power supply voltage VAC crosses zero voltage toward the negative side, Iltjtl
"N, VClll:" is "0" until Δ<i>time before. Next, when the thyristor 47 is turned on, the transistors Rl4, n7
is off and maintains the Vcl of ~.In addition, in the self-trigger timing detection circuit 0, the power supply voltage VAO is applied to pin 16.The reference voltage of the transistors 011 and 012 that constitute the differential amplifier is The midpoint voltages V and T between 03 and 04 are 2.5VB, where VBE is the base-emitter voltage of the transistor.
E=■ST. The base-emitter voltage V8E of the transistor 08 is divided by the resistors 03 and 04 (03=0,) to give 0.5VBE. Therefore, during the time when the voltage at the 16th pin due to the power supply voltage VAO exceeds the voltage ST, the transistors 015 and 016 forming the current mirror are turned on, as are the transistors 012 and 013 and 014 forming the current mirror. This state is the second
It is displayed as time Δ in Figure 5. The voltage at pin 16 also serves as an input to zero cross generator B, as shown in FIG.

従つて第15図に示すように電源電圧VACがVAC〉
2■B8を越える時点から、第14図に示す抵抗1を通
つて電流がゼロクロス発生器Bへ分流するので、16ピ
ンと5ピンの電圧は、第25図に示すように2VBEか
らなだらかに上昇する。この電圧が第25図に示す2.
5■BE(トランジスタ011,012で構成される差
動アンプのフレツシユホールド電圧VSTを意味する)
を越える時間が、Δ色となる。この回路においては、Δ
誌〉Δ忙となるよう設定する必要がある。次に多段の第
1カウンタIの中間出力を取り出す回路Qについて説明
する。
Therefore, as shown in FIG. 15, the power supply voltage VAC is
2. From the point where B8 is exceeded, the current is shunted to zero cross generator B through resistor 1 shown in Figure 14, so the voltage at pins 16 and 5 rises gently from 2VBE as shown in Figure 25. . This voltage is 2. shown in FIG.
5■BE (means the fresh hold voltage VST of the differential amplifier composed of transistors 011 and 012)
The time exceeding this becomes Δ color. In this circuit, Δ
magazine〉Δ It is necessary to set it so that it is busy. Next, a circuit Q for taking out the intermediate output of the multi-stage first counter I will be explained.

第26図はその回路例を示す。第26図において、第1
カウンタIはT形フリップフロップT,をn段連結した
ものであり、T!1〜T!Xのブロックと、TIY−T
!。のブロックとに2分している。このカウンタIにお
いて、一方のブロックの出力Q。Xと他方のブロックの
入力〒Tyを直結すれば、直結形のカウンタとなる。し
かし、回路の機能をチェックするとき、カウンタの段数
が多いと、1段目の↑に高速度の矩形波を入れても、最
終段の出力QInが出てくるには時間がかかり過ぎる問
題がある。そこでチェック時は、8ピン,9ピン間を切
り離し、〒への入力でカウンタT!1〜T!Xまでの動
作チェック(8ピンの出力で判定)と、9ピンに矩形波
を入れて、カウンタTIy−TInまでの動作チェック
(QInの出力で判定)とを、それぞれ単独で行い、動
作の確認時間を短かくするために、この回路Qがカウン
タIの中程に挿入される。第26図において、トランジ
スタQ4,q5は定電圧源を構成するようになつている
。トランジスタQ6は出力バッファとなつており、トラ
ンジスタQ7,q8は入力バッファとなつており、トラ
ンジスタQ7,q8はカレントミラー構成となつている
。次に、主として第9図を参照しながら制御動作につい
て説明する。
FIG. 26 shows an example of the circuit. In Figure 26, the first
The counter I is a combination of n stages of T-type flip-flops T, and T! 1~T! X block and TIY-T
! . It is divided into two blocks. In this counter I, the output Q of one block. If X is directly connected to the input 〒Ty of the other block, it becomes a directly connected counter. However, when checking the function of a circuit, if the number of counter stages is large, even if a high-speed rectangular wave is inserted into the ↑ of the first stage, it will take too long for the output QIn of the final stage to appear. be. Therefore, when checking, disconnect the 8th and 9th pins and input the counter T! 1~T! Confirm the operation by checking the operation up to To save time, this circuit Q is inserted in the middle of counter I. In FIG. 26, transistors Q4 and q5 constitute a constant voltage source. Transistor Q6 serves as an output buffer, transistors Q7 and q8 serve as input buffers, and transistors Q7 and q8 have a current mirror configuration. Next, the control operation will be explained mainly with reference to FIG.

まず、第6図に示す比例制御モードの動作について説明
する。
First, the operation in the proportional control mode shown in FIG. 6 will be explained.

このときヒステリシスコントロール切替スイッチ10は
開路、強目盛保持用スイッチの接点56″,56″は開
路である。この状態で電源スイッチ8を投入し、被加熱
体3の温度が低.いと、第27図に示す運転動作を行う
。まず第9図のゼ狛パルス発生部BのゲートGl3によ
つて、第27図に示す如くゲートGl3が「0」のとき
、波形整形部CのフリップフロップRSlがリセットさ
れる。すなわち電源電圧VACが正の半サイクル.の期
間と、負サイクルの僅かの期間、継続してリセットされ
る。その後、温度センサ7からのパルスTplが発生す
ると、フリップフロップRSlがセットされる。このと
き、フリップフロップRSlの出力Oが「1」→「o」
に変化するので、ゲートG,は[0」→「1」、ゲート
GlOは「1」−「0」となる。ゲートGlOの「0」
によりアンプEがオンして、抵抗44を通じてコンデン
サ45に充電を始める。すなわち温度センサ7によるネ
オンランプ30のトリガが入つてからコンデンサ45に
充電を開始する。そして電源電圧VAOが負電圧から正
電圧に向う時間ちの直前でゲートGl3が「1」→「0
」に転じ、これにより再びフリップフロップRSlはリ
セットされる。このリセットによりフリップフロップR
Slの出力互は「0」→「1」に復帰する。従つてゲー
トG33で反転された信号「1」→「0」が、T形フリ
ップフロップTの入力↑に加わるので、Tフリップフロ
ップTの・出力Qは入力〒の立ち下りのエッジで「o」
−「1」に反転する。このTフリップフロップTの出力
Qが「1」になることで、ゲートGllの出力は「0」
となり、ゲートGlOを「1」としてコンデンサ45へ
の充電を止め、かつ、放電アンプFを作動させて12ピ
ンに出力を出す。そして、時間ちを越えて電源電圧■A
Cが正電圧に入つた直後に、ゲートGl2が「0」→「
1」となるからゲートGl4,Gl5のワイヤーアンド
の出力が「1」→「0」に落ち込む。このワイヤーアン
ドの出力が「1」の期間はΔTである。すなわちゲート
Gl2が共に「0」の期間となる。このΔTの期間を過
ぎてもT形フリップフロップTの出力Qは「1」である
が、ゲートGl4,Gl5のアンドが「0」であるため
、ゲートGllは「1」となり、コンデンサ45の放電
を止める。従つて12ピンの出力は、時間!近傍の電源
電圧VACのゼ七クロス点でΔT2だけ発生してサイリ
スタ74をトリガし、サイリスタ47の導通によつてヒ
ータ48に通電する。またゲートGllがΔT時間の後
、「0」→「1」に復帰するので、ゲートGlOの出力
は「1」→「0」となり、再び抵抗44を介してコンデ
ンサ45に充電を始める。そして電源電圧■ACが正電
圧から負電圧に向う時間T3近傍で、再びゼロクロスパ
ルスΔT1およびフリップフロップRS2の出力0とゲ
ートGl4の出力とのアンド出力が発生する。時間らに
なる直前でゲートGl4,Gl5のアンド出力が「0上
「1」となるので、T形フリップフロップTの出力Q「
1」のロックがはずれ、ゲートGllは「0」に落ち込
んで、再びコンデンサ45の放電を行う。このときゲー
トGlOが「0」→「1」となるので、コンデンサ45
への充電は止められる。同時にフリップフロップRS2
の出力OとゲートGl4の出力とのアンド出力も「0」
→「1」となる。この出力がさらにT形フリップフロッ
プTの出力QとアンドされてゲートG4に加わるので、
ゲートG4は「1」→「0上ゲートG33は「0」一「
1」となり、T形フリップフロップTの入力〒に加わる
。そして、時間T3を越えてからΔT時間の後、再びフ
リップフロップRS2の出力OとゲートGl4の出力と
のアンド出力が「1」−「0」に落ち込むので、ゲート
G4は「0」→「1上ゲートG33は「1」→「0」に
なる。このゲートG33の立ち下りのエッジでT形フリ
ップフロップTの出力Qは「1」→「0」に戻る。すな
わち、T形フリップフロップTはフリップフロップRS
lのセット,リセット信号で1カウントし、次に前記T
形フリップフロップTのセット出力Qと、電源電圧■A
Cが負に向うゼロクロスパルスΔTのアンドで2カウン
トして元に戻る、いわゆる2分周動作を行う。別な表現
をすると、電源電圧VACが正または負のいづれか1つ
のサイクルで温度の検出を行い、この信号により電源電
圧■ACが正または負に向うゼロの時点で、2ビットの
サイリスタのトリガパルスを出す。第9図のサイリスタ
47としてSCRを用いているが、機器によつてトライ
アツク(TRIAC)を用いるときに好都合である。次
に第27図において時間T5〜T8までは、被加熱体3
の温度が設定値より上昇し、センサー7からのネオンラ
ンプ30のトリガパルスが無い状態を示している。この
ときフリップフロップRSlはリセットされ続ているの
で、前述の動作は行なわない。また、ゲートGlOは「
1」であり、コンデンサ45には充電されないし、かつ
、T形フリップフロップの出力Qも「0」であり、ゲー
トGllも「1」なので、放電アンプFも不動作である
。従つて、12ピンの電圧は「0」となつている。被加
熱体3の温度が下り、再びネオンランプ30がトリガを
始めると、前述の動作を行い、サイリスタ47をトリガ
してヒータ48への通電を行う。これら一連の動作によ
り、第6図の比例制御モードの温度制御が達成てきる。
次に第6図に示すヒステリシス制御モードについて説明
する。
At this time, the hysteresis control changeover switch 10 is open, and the contacts 56'', 56'' of the strong scale holding switch are open. In this state, turn on the power switch 8 and make sure that the temperature of the heated object 3 is low. Then, the driving operation shown in FIG. 27 is performed. First, the flip-flop RSl of the waveform shaping section C is reset by the gate Gl3 of the zero pulse generating section B shown in FIG. 9 when the gate Gl3 is "0" as shown in FIG. In other words, the power supply voltage VAC is a positive half cycle. , and for a short period of the negative cycle. Thereafter, when a pulse Tpl from the temperature sensor 7 is generated, the flip-flop RS1 is set. At this time, the output O of the flip-flop RSl changes from "1" to "o"
Therefore, the gate G changes from [0] to "1", and the gate GlO changes from "1" to "0". “0” of gate GlO
This turns on the amplifier E and starts charging the capacitor 45 through the resistor 44. That is, charging of the capacitor 45 is started after the neon lamp 30 is triggered by the temperature sensor 7. Then, just before the power supply voltage VAO changes from a negative voltage to a positive voltage, the gate Gl3 changes from "1" to "0".
'', thereby resetting the flip-flop RS1 again. This reset causes flip-flop R
The output of Sl returns from "0" to "1". Therefore, the signal "1" → "0" inverted by the gate G33 is applied to the input ↑ of the T-type flip-flop T, so the output Q of the T-type flip-flop T becomes "o" at the falling edge of the input 〒.
- Invert to "1". When the output Q of this T flip-flop T becomes "1", the output of the gate Gll becomes "0"
Then, the gate GlO is set to "1" to stop charging the capacitor 45, and the discharge amplifier F is activated to output an output to the 12th pin. Then, over time, the power supply voltage ■A
Immediately after C enters the positive voltage, gate Gl2 changes from "0" to "
1," so the wire AND outputs of gates Gl4 and Gl5 drop from "1" to "0." The period during which the output of this wire AND is "1" is ΔT. That is, the gate Gl2 is both "0" during the period. Even after this period of ΔT has passed, the output Q of the T-type flip-flop T remains "1", but since the AND of the gates Gl4 and Gl5 is "0", the gate Gll becomes "1", and the capacitor 45 is discharged. stop. Therefore, the output of pin 12 is time! At the zero cross point of the nearby power supply voltage VAC, ΔT2 is generated to trigger the thyristor 74, and the heater 48 is energized by the conduction of the thyristor 47. Further, since the gate Gll returns from "0" to "1" after the ΔT time, the output of the gate GlO changes from "1" to "0" and starts charging the capacitor 45 via the resistor 44 again. Then, near time T3 when the power supply voltage AC goes from a positive voltage to a negative voltage, a zero cross pulse ΔT1 and an AND output between the output 0 of the flip-flop RS2 and the output of the gate Gl4 are generated again. Immediately before time E, the AND outputs of gates Gl4 and Gl5 become ``0 over ``1'', so the output Q of T-type flip-flop T becomes ``
1" is unlocked, the gate Gll falls to "0", and the capacitor 45 is discharged again. At this time, the gate GlO changes from "0" to "1", so the capacitor 45
charging will be stopped. At the same time flip-flop RS2
The AND output of the output O and the output of gate Gl4 is also "0"
→ becomes “1”. This output is further ANDed with the output Q of the T-type flip-flop T and is applied to the gate G4, so
Gate G4 is "1" → "0" Gate G33 is "0" - "
1'' and is applied to the input of the T-type flip-flop T. Then, after time ΔT after exceeding time T3, the AND output of the output O of the flip-flop RS2 and the output of the gate Gl4 falls to "1" - "0" again, so the gate G4 changes from "0" to "1". The upper gate G33 changes from "1" to "0". At the falling edge of this gate G33, the output Q of the T-type flip-flop T returns from "1" to "0". That is, the T-type flip-flop T is the flip-flop RS
1 count with the set and reset signal of l, then the above T
Set output Q of type flip-flop T and power supply voltage ■A
A so-called divide-by-2 operation is performed in which the zero-cross pulse ΔT in which C goes negative is counted by 2 and returns to the original state. In other words, the temperature is detected in one cycle when the power supply voltage VAC is positive or negative, and this signal triggers the 2-bit thyristor trigger pulse at the zero point when the power supply voltage AC goes positive or negative. issue. Although an SCR is used as the thyristor 47 in FIG. 9, it is convenient when a TRIAC is used depending on the device. Next, in FIG. 27, from time T5 to T8, the heated object 3
This shows a state in which the temperature of the neon lamp 30 has risen above the set value and there is no trigger pulse for the neon lamp 30 from the sensor 7. At this time, since the flip-flop RS1 continues to be reset, the above-mentioned operation is not performed. Also, the gate GlO is “
1", the capacitor 45 is not charged, the output Q of the T-type flip-flop is also "0", and the gate Gll is also "1", so the discharge amplifier F is also inoperative. Therefore, the voltage at pin 12 is "0". When the temperature of the heated object 3 falls and the neon lamp 30 starts to trigger again, the above-described operation is performed, the thyristor 47 is triggered, and the heater 48 is energized. Through these series of operations, temperature control in the proportional control mode shown in FIG. 6 can be achieved.
Next, the hysteresis control mode shown in FIG. 6 will be explained.

このときヒステリシスコントロール切替スイッチ10は
閉路される。スイッチ10の閉路によりゲートGl9は
「1」→「0」、ゲートG2Oは「0」→「1」となる
。またゲートG1もすでに「1」であるから、ゲートG
3は「0」→「1」となり、ゲートG22も「1」→「
0」となつて、ヒステリシス制御用の第1のカウンタの
リセットがはづれる。同時に、ヒステリシスコントロー
ルロジック部HのフリップフロップRS3,RS4もゲ
ートG5が「0」→「1」となつて、リセットが解除さ
れる。ヒステリシス制御モードの動作状態を説明するに
当つては第9図と第28図を参照し、第28図の時間t
1を説明の起点とする。時間t1〜ちまでは、第27図
で説明した回路動作を行い、12ピンの出力はサイリス
タ47をトリガするにたる出力が出ており、そのためヒ
ータ48に通電がなされている。すなわちパルストリガ
素子30からパルスTpが発生しているので、被加熱体
3の温度が上昇している過程である。そして、被加熱体
3の温度が設定値に到達すると、ネオンランプ30がト
リガされなくなり、今まで周期的に発生していたパルス
Tp2が消滅する。このパルスの消滅を検知して、時陣
,で被加熱体3の温度が設定値に達したと判断し、12
ピンからサイリスタ47へのゲート出力を止め、ヒータ
48への通電を止める。しかしながら被加熱体3の温度
は、若干オーバシュートするので、ある期間はパルスは
出ない。そして被加熱体3の温度が下り始め、所定の温
度まで下る。すなわち設定温度Tsあるいは温度のデイ
フアレンシヤルΔTsを予め設定したときは、Ts−Δ
Tsまで下る。すると、再び時間T8近傍でネオンラン
プ30がトリガされ、パルスTp3が発生する。この時
間TDは被加熱体3の構成と温度によつて定まる時間で
ある。なお第28図の時間TDは電源電圧■9。の数サ
イクル相当であるが、これは説明用であつて実際はもつ
と長い。そして、再びパルスTp3が発生すると、第1
カウンタIがパルスTp3を検知して計数する。第1カ
ウンタIの計数時間はサイリスタ47のトリガを継続し
て止める。この第1カウンタIのタイムアップ出力で、
サイリスタ47のゲート出力のロックをはずし、再びサ
イリスタ47のトリガを繰返す。ヒステリシスコントロ
ール切替スイッチ10を閉じている時間は、上記の動作
を繰返す。この動作により第6図に示す温度スイングΔ
TOが得られる。第28図に上記動作のタイムチャート
を示す。第28図において時IlllL5〜!までは電
源電圧■9。の負電圧でパルスφが出ないので、波形整
形部CのフリップフロップRSlはセットされず、フリ
ップフロップRSlの出力ηは「1」を継続するから、
2ビット分周用のT形フリップフロップTも不動作であ
る。そして、時Idlt6を越えてΔTp時間遅れてゲ
ートGl2が「0」→「1」になるので、ゲートG6は
フリップフロップRSlの出力OとT形フリップフロッ
プTの出力互とゲートGl2の出力とのアンドが入力と
なり、「1」→「0」に落ち込む。このゲートG6によ
りフリップフロップRS3がセットされ、フリップフロ
ップRS3の出力Qは[0」→「1」、ゲートG8は「
1」→「0」となり、T形フリップフロップの出力Qは
「0」にロックされる。よつてゲートGllは無条件に
「1」となるから、放電アンプFはオフし、12ピンか
らサイリスタ47へのトリガ出力は「0」となる。次に
時腓,〜!の電源電圧VACが負電圧にある期間に、被
加熱体3の温度が下り、ネオンランプ30からパルスT
p3が発生すると、フリップフロップRSlがセットさ
れ、フリップフロップRSlの出力Qが「0」→「1」
となる。このときフリップフロップRS3の出力Qは「
1」で待機中のため、ゲートG7は「1」→「0」に落
ち、この出力はフリップフロップRS4がセットされ、
フリップフロップRS4の出力Qが「0」→「1」とな
る。そして、時間ら近傍の電源電圧■ACが負に向うゼ
ロクロス点で、フリップフロップRS2の出力OがΔT
時間だけ「o」→「1」になる。従つてフリップフロッ
プRS4の出力Qが「1」であり、フリップフロップR
S2の出力Oが「o」→「1」となるので、ゲートG2
lの出力、すなわちヒステリシスコントロールカウンタ
用の第1カウンタIにおける初段フリップフロップT。
lの入力〒は、ΔTだけ一瞬「o」に落ち込む。この入
力〒の「1」−「o」に落ち込むエッジで、初段カウン
タT!1の出力Qが「0」→「1」に変る。次に時間T
llの電源電圧VAOが負に向かうゼロクロスで、再び
初段フリップフロップT,lの入力Tが「1」→[0」
に落ち込むので、初段フリップフロップT,lの出力Q
は「1」→「0」に戻り、2分周動作を行う。第1カウ
ンタIは、第9図の如く、多段カウンタであるから、前
述の分周動作を順次繰返す。そして、時間Tnlすなわ
ち、最終n段目のフリップフロップT!。がタイムアッ
プする時間が経過すると、時Illltnの直前で初段
フリップフロップT!1の入力〒が「1」→「O」に落
ち込むエッジで最終段フリップフロップT!。の出力Q
が「0」→「1」となり、タイムアップする。この最終
段フリップフロップT!。の出力が「1」となることで
、第1カウンタIのT!1〜TX2までリセットがかか
る。また同時にゲートG5の出力も「1」→「0」とな
り、ヒステリシスコントロールロジック部Hのフリップ
フロップRS3,RS4をリセットされ、初期状態に戻
る。すなわちゲートG8が「0」→「1」に戻りT形フ
リップフロップTの出力Qのロックをはず”す。このリ
セットがかかつている状態は、時間…+1の直前(時間
ΔTNだけ前)まで続く。そしてフリップフロップRS
2の出力QとゲートGl5出力とのアンドで構成される
正のゼロクロスのパルスΔT(電源電圧■ACが負から
正に向う状態)の立ち上り、すなわち「0」→「1」の
変化て、ゲートGl6が「1」→「0」、ゲートG23
が「0」→「1」となり、第1カウンタIの最終段フリ
ップフロップTInがリセットされる。従つて最終段フ
リップフロップT!。の出力Qが「1」→「0」に落ち
込むので、第1カウンタ■のTll〜Tl2までのフリ
ップフロップは、リセットが解除される。すなわち、時
間拍からTn+1までの電源電圧■ぇ。が負の半サイク
ル期間中継続してリセットをかけて、確実に初期状態に
戻すものである。また最終段フリップフロップT,nに
おいては、最終段フリップフロップTInの出力Qが「
1」→「0」に落ち込んだ時点で、ゲートGl6の入力
が「1」→「0」になるので、最終段フリップフロップ
Tnのリセットパルスは消滅する。いわゆるセルフリセ
ット方式である。時間T3〜稍までの時間が、ヒステリ
シスコントロール用の第1カウンタIの計数時間T!で
ある。時間T!が過ぎた後のTn−Tn+1の期間に被
加熱体3の温度が下つているので、パルスTpnが発生
しており、このパルスTpnを検知して波形整形部Cの
フリップフロップRSlがセットされ、正常の動作に戻
る。そして、サイリスタ47はトリガされてヒータ48
に通電が始まる。これら一連の動作を繰返すことで、第
6図の被加熱体3の温度スイングΔTOが得られる。な
おヒステリシスコントロール切替スイッチ10を開路す
れば、ゲートG2Oにより第1カウンタIとヒステリシ
スコントロールロジック部HのフリップフロップRS3
,RS,がリセットされ、比例制御モードになる。次に
第7図に示す強目盛保持と、その解除動作について説明
する。
At this time, the hysteresis control changeover switch 10 is closed. By closing the switch 10, the gate Gl9 changes from "1" to "0", and the gate G2O changes from "0" to "1". Also, since gate G1 is already "1", gate G
3 changes from "0" to "1", and gate G22 also changes from "1" to "
0'', and the first counter for hysteresis control is reset. At the same time, the gate G5 of the flip-flops RS3 and RS4 of the hysteresis control logic section H changes from "0" to "1" and is released from reset. When explaining the operating state of the hysteresis control mode, please refer to FIGS. 9 and 28, and refer to the time t in FIG.
1 will be the starting point for the explanation. From time t1 to time t1, the circuit operates as described in FIG. 27, and the output from pin 12 is sufficient to trigger the thyristor 47, so that the heater 48 is energized. That is, since the pulse Tp is generated from the pulse trigger element 30, the temperature of the heated object 3 is increasing. Then, when the temperature of the heated body 3 reaches the set value, the neon lamp 30 is no longer triggered, and the pulse Tp2 that has been periodically generated disappears. Detecting the extinction of this pulse, it is determined that the temperature of the heated object 3 has reached the set value at 12 minutes.
The gate output from the pin to the thyristor 47 is stopped, and the power supply to the heater 48 is stopped. However, since the temperature of the heated body 3 slightly overshoots, no pulse is generated for a certain period of time. Then, the temperature of the heated body 3 begins to drop and falls to a predetermined temperature. In other words, when the set temperature Ts or the temperature differential ΔTs is set in advance, Ts - Δ
Descend to Ts. Then, the neon lamp 30 is triggered again near time T8, and a pulse Tp3 is generated. This time TD is determined by the configuration and temperature of the heated object 3. Note that the time TD in FIG. 28 is the power supply voltage ■9. This is for illustrative purposes only and is actually quite long. Then, when pulse Tp3 occurs again, the first
Counter I detects and counts pulse Tp3. During the counting time of the first counter I, the triggering of the thyristor 47 is stopped continuously. With the time-up output of this first counter I,
The gate output of the thyristor 47 is unlocked and the triggering of the thyristor 47 is repeated again. The above operation is repeated while the hysteresis control changeover switch 10 is closed. Due to this operation, the temperature swing Δ shown in Fig. 6 is
TO is obtained. FIG. 28 shows a time chart of the above operation. In FIG. 28, when IllllL5~! Power supply voltage until ■9. Since the pulse φ is not output at the negative voltage of
The T-type flip-flop T for 2-bit frequency division is also inoperative. Then, the gate Gl2 changes from "0" to "1" with a delay of ΔTp beyond the time Idlt6, so that the gate G6 is connected to the output O of the flip-flop RS1, the output of the T-type flip-flop T, and the output of the gate Gl2. AND becomes the input, and it drops from "1" to "0". The flip-flop RS3 is set by this gate G6, the output Q of the flip-flop RS3 changes from [0] to "1", and the gate G8 changes to "1".
1" → "0", and the output Q of the T-type flip-flop is locked to "0". Therefore, since the gate Gll becomes "1" unconditionally, the discharge amplifier F is turned off, and the trigger output from the 12th pin to the thyristor 47 becomes "0". Next time, ~! During the period when the power supply voltage VAC is at a negative voltage, the temperature of the heated object 3 decreases, and the pulse T is emitted from the neon lamp 30.
When p3 occurs, flip-flop RSl is set, and the output Q of flip-flop RSl changes from "0" to "1".
becomes. At this time, the output Q of the flip-flop RS3 is "
Since it is waiting at "1", the gate G7 falls from "1" to "0", and the flip-flop RS4 is set for this output.
The output Q of the flip-flop RS4 changes from "0" to "1". Then, at the zero-crossing point where the power supply voltage AC in the vicinity of time becomes negative, the output O of the flip-flop RS2 becomes ΔT.
"o" becomes "1" only for time. Therefore, the output Q of flip-flop RS4 is "1", and the output Q of flip-flop R
Since the output O of S2 changes from "o" to "1", the gate G2
1, the first flip-flop T in the first counter I for the hysteresis control counter.
The input 〒 of l momentarily drops to "o" by ΔT. At the edge of this input 〒 falling to "1" - "o", the first stage counter T! The output Q of 1 changes from "0" to "1". Then time T
At the zero cross where the power supply voltage VAO of ll goes negative, the input T of the first stage flip-flops T and l changes from "1" to "0" again.
Therefore, the output Q of the first stage flip-flop T,l
returns from "1" to "0" and performs a frequency division operation by two. Since the first counter I is a multi-stage counter as shown in FIG. 9, the above-described frequency division operation is sequentially repeated. Then, the time Tnl, that is, the final nth stage flip-flop T! . When the time has elapsed, the first stage flip-flop T! At the edge where the input of 1 falls from "1" to "O", the final stage flip-flop T! . output Q
changes from "0" to "1" and the time is up. This final stage flip-flop T! . Since the output of the first counter I becomes "1", the T! of the first counter I becomes "1". 1 to TX2 are reset. At the same time, the output of the gate G5 also changes from "1" to "0", and the flip-flops RS3 and RS4 of the hysteresis control logic section H are reset, returning to the initial state. In other words, the gate G8 returns from "0" to "1" and unlocks the output Q of the T-type flip-flop T.This reset state continues until just before time...+1 (before time ΔTN). .and flip-flop RS
The rise of the positive zero-crossing pulse ΔT (the state in which the power supply voltage AC goes from negative to positive), which is composed of the AND of the output Q of 2 and the output of gate Gl5, that is, the change from "0" to "1", causes the gate Gl6 goes from “1” to “0”, gate G23
changes from "0" to "1", and the final stage flip-flop TIn of the first counter I is reset. Therefore, the final stage flip-flop T! . Since the output Q falls from "1" to "0", the flip-flops from Tll to Tl2 of the first counter (2) are released from reset. In other words, the power supply voltage from the time beat to Tn+1. The device is reset continuously during the negative half cycle period to ensure that the device returns to its initial state. In addition, in the final stage flip-flop T,n, the output Q of the final stage flip-flop TIn is "
At the point when the voltage falls from "1" to "0", the input to the gate Gl6 changes from "1" to "0", so the reset pulse of the final stage flip-flop Tn disappears. This is a so-called self-reset method. The time from time T3 to minute is the counting time T of the first counter I for hysteresis control! It is. Time T! Since the temperature of the heated object 3 has decreased during the period Tn-Tn+1 after , a pulse Tpn is generated, and upon detecting this pulse Tpn, the flip-flop RSl of the waveform shaping section C is set. Return to normal operation. Then, the thyristor 47 is triggered and the heater 48
Electricity starts to be applied. By repeating these series of operations, the temperature swing ΔTO of the heated object 3 shown in FIG. 6 is obtained. Note that when the hysteresis control changeover switch 10 is opened, the first counter I and the flip-flop RS3 of the hysteresis control logic section H are switched by the gate G2O.
, RS, is reset and enters proportional control mode. Next, the strong scale holding and the release operation shown in FIG. 7 will be explained.

第7図の波線で示すような目盛温度LTにすべく、温度
設定つまみ9によりボリューム27の抵抗値を設定する
。次に強目盛の保持を選択するつまみ11を引き、切替
スイッチの接点56″,56″を閉路する。そして、電
源スイッチ8を閉じて、運転に入つた状態から説明を行
う。このとき、ヒステリシスコントロール切替スイッチ
10は開路しており、比例制御モードとする。強目盛保
持の切替部JのゲートGl7は「0」にセットされ、ゲ
ート18は「1」にセットされる。このゲートGl7に
より、強目盛保持用の第2カウンタKのリセットが解除
される。また、ゲートGl8により記憶部Lのフリップ
フロップRS5のリセットも解除される。ゲートGl7
によりゲートG8の入力も「0」にセットされるから、
ゲートG8の出力は「1」を保持する。これによりT形
フリップフロップTの出力Qはロックされず、サイリス
タ47への出力が継続して供給される比例制御モードと
なる。換言すれば、仮にヒステリシスコントロール切替
スイッチ10を閉じてヒステリシス制御モードを選択し
ていても、強保持機能を選択すると、自動的に比例制御
モードになるよう構成している。第7図のBの波形がこ
の模様を示す。また、第1カウンタIは、ヒステリシス
コントロール用カウンタ以外にも、強保持カウンタの一
部として使用するため、カウンタのスタートはヒステリ
シスコントロール用カウンタのスタートと同じである。
すなわち、第28図に示すように、連続的にネオンラン
プ30からのパルスTpがあり、設定温度(強目盛温度
)に到達すると、パルスTpが消滅し、次に入るパルス
Tp3を検知して、時間T9から第1カウンタIが分周
を始める。その後、時間TnからTn+1の間に、第2
8図に示すように第1カウンタIの最終段フリップフロ
ップT。nがタイムアップし、Tn+1時間よりΔTN
時間前で、最終段フリップフロップLnがリセットされ
る。強目盛保持をセットすると、ゲートGl8は「0」
→「1」となつているから、この最終段フリップフロッ
プT。nの出力Qは、第2カウンタKの初段フリップフ
ロップTKlの入力〒に入る。第28図に示すように、
最終段フリップフロップTInの出力Qが「1」→「0
」に落ち込むエッジで、第2カウンタKの初段フリップ
フロップTKlの出力Qが「0」→「1」になり、ヒス
テリシスコントロール用の第1カウンタ■の出力がフリ
ップフロップTKlに桁上げされたことになる。このフ
リップフロップTKlへの桁上げされた出力Qによりゲ
ートG24が「1」→「0」となり、フリップフロップ
RS5がセットされる。フリップフロップRS5の出力
ηが「1」→「o」になることで、フリップフロップR
S4のセット端子を「0」に保持してフリップフロップ
RS4の出力Qを「1」に保持し、第1カウンタIへ連
続して負のゼロクロスパルスΔTが供給されるようにす
る。またフリップフロップRS5の出力ηが「o」なり
、ゲートGl6の入力および第1カウンタIのリセット
端子Rをすべて「0」として、カウンタへのリセット信
号が入るのを阻止する。時間誌から前記動作の完了まで
がΔTA時間であり、ヒステリシス制御モードの計数時
間と同じである。そして初段フリップフロップTIlの
入力〒kは連続して負のゼロクロスパルスΔTが供給さ
れるので、計数が進み、最終段フリップフロップT。n
の出力Qが「0」→「1」に変る時でも、リセットはか
からず(フリップフロップRS5でロックしている)、
計数は進む。そして、第2カウンタKの最終段フリップ
フロップTKnが第7図に示す時間TK経てからタイム
アップし、出力Qが「0」→「1」になる。次にゲート
Gl2が「0」→[1」に変る電源電圧■ACの正電圧
のサイクルで、最終段フリップフロップTャnの出力Q
とゲートGl。の出力とのアンド出力がゲートG27の
入力“に加わるので、ゲートG27は「1」→「0」に
落ち込むことになり、アンプMが動作し、10ピンを通
じてサイリスタ54がトリガされる。そしてコイル56
に通電される。サイリスタ54のトリガはゲートGl2
により正の半サイクルのみトリガさ、れるものであり、
コイル56の励磁により強目盛保持用スイッチの接点5
『,56″が開路する。これにより、つまみ で設定し
たボリューム27の抵抗値で定まる温度に降下して行き
、通常の温度調整を行う。また接点56″の開路により
強目ノ盛保持の切替部Jが元に復帰し、ゲートGl7は
「1」,ゲートGl8は「0」となるので、ゲートGl
7により第2カウンタKはリセットされ、初期状態に戻
る。次にヒステリシスコントロール切替スイッチ10を
閉路して、ヒステリシス制御モードで運転している途中
で、例えば第7図の時間T。
The resistance value of the volume 27 is set using the temperature setting knob 9 in order to obtain the scale temperature LT as shown by the dotted line in FIG. Next, pull the knob 11 that selects holding the strong scale, and close the contacts 56'', 56'' of the changeover switch. Then, the explanation will be given from the state in which the power switch 8 is closed and the machine starts operating. At this time, the hysteresis control changeover switch 10 is open, and the mode is set to proportional control mode. The gate Gl7 of the strong scale holding switching section J is set to "0", and the gate 18 is set to "1". This gate Gl7 releases the reset of the second counter K for holding the strong scale. Further, the reset of the flip-flop RS5 of the storage section L is also canceled by the gate Gl8. Gate Gl7
Since the input of gate G8 is also set to "0",
The output of gate G8 holds "1". As a result, the output Q of the T-type flip-flop T is not locked, and a proportional control mode is established in which the output to the thyristor 47 is continuously supplied. In other words, even if the hysteresis control changeover switch 10 is closed and the hysteresis control mode is selected, when the strong hold function is selected, the proportional control mode is automatically set. The waveform B in FIG. 7 shows this pattern. Further, since the first counter I is used as a part of the strong hold counter in addition to the counter for hysteresis control, the start of the counter is the same as the start of the counter for hysteresis control.
That is, as shown in FIG. 28, there is a pulse Tp continuously from the neon lamp 30, and when the set temperature (strong scale temperature) is reached, the pulse Tp disappears, and the next pulse Tp3 is detected. The first counter I starts frequency division from time T9. Then, between time Tn and Tn+1, the second
As shown in FIG. 8, the final stage flip-flop T of the first counter I. n time up, ΔTN from Tn+1 hour
Before the time, the final stage flip-flop Ln is reset. When strong scale maintenance is set, gate Gl8 is "0"
→Since it is "1", this is the final stage flip-flop T. The output Q of n is input to the input 〒 of the first stage flip-flop TKl of the second counter K. As shown in Figure 28,
The output Q of the final stage flip-flop TIn changes from "1" to "0"
”, the output Q of the first stage flip-flop TKl of the second counter K changes from “0” to “1”, and the output of the first counter ■ for hysteresis control is carried over to the flip-flop TKl. Become. The carried output Q to the flip-flop TKl changes the gate G24 from "1" to "0", and the flip-flop RS5 is set. As the output η of the flip-flop RS5 changes from "1" to "o", the flip-flop R
The set terminal of S4 is held at "0" and the output Q of flip-flop RS4 is held at "1" so that the negative zero-cross pulse ΔT is continuously supplied to the first counter I. Further, the output η of the flip-flop RS5 becomes "o", and the input of the gate Gl6 and the reset terminal R of the first counter I are all set to "0", thereby preventing a reset signal from entering the counter. The time from the time record to the completion of the operation is the ΔTA time, which is the same as the counting time in the hysteresis control mode. Since the negative zero-cross pulse ΔT is continuously supplied to the input 〒k of the first-stage flip-flop TIl, the counting progresses and the input 〒k of the first-stage flip-flop TIl is inputted to the final-stage flip-flop T. n
Even when the output Q changes from "0" to "1", it is not reset (locked by flip-flop RS5).
The counting continues. Then, the final stage flip-flop TKn of the second counter K times out after the time TK shown in FIG. 7 has elapsed, and the output Q changes from "0" to "1". Next, in the power supply voltage AC positive voltage cycle where the gate Gl2 changes from "0" to "1", the output Q of the final stage flip-flop Tan
and Gate Gl. Since the AND output with the output of is added to the input of gate G27, gate G27 falls from "1" to "0", amplifier M operates, and thyristor 54 is triggered through pin 10. and coil 56
is energized. The trigger of the thyristor 54 is the gate Gl2
is triggered only in the positive half cycle by
Contact 5 of the strong scale holding switch is activated by excitation of the coil 56.
``, 56'' opens. This causes the temperature to drop to the value determined by the resistance value of the volume 27 set with the knob, and normal temperature adjustment is performed. Also, by opening the contact 56'', the strong scale maintenance is switched. Part J returns to its original state, gate Gl7 becomes "1" and gate Gl8 becomes "0", so gate Gl
7, the second counter K is reset and returns to the initial state. Next, the hysteresis control changeover switch 10 is closed, and while the operation is in the hysteresis control mode, for example, at time T in FIG.

で、強目盛保持スイッチの接点56″,56″を閉じた
ときの動作を説明する。このときヒステリシスコントロ
ール用の第1カウンタIが計数している途中で、強目盛
保持用スイッチの接点5『,56″を閉じると、前述の
ようにゲートGl7が「1」→「0」となり、第2カウ
ンタKのリセットがはずれてカウント入力の待機状態と
なる。またゲートG8の入力のロックがはずれ、ゲート
G8は「0」→「1」となり、直ちにT形フリップフロ
ップTの出力Qて定まる状態でゲートGllが動き、ア
ンプFよりサイリスタ47がトリガされる。よつてヒー
タ48に通電され、第7図の時間T。より被加熱体3の
温度が上昇を始める。またゲートGl8により、記憶部
LのフリップフロップRS5のリセットもはずれる。し
かしながら、第1カウンタIは計数を継続する。そして
、第1カウンタIの最終段フリップフロップTInがタ
イムアップすると、第2カウンタKの初段フリップフロ
ップTKlに桁上げされ、初段フリップフロップTKl
の出力Qが「0」→「1」となる。この初段フリップフ
ロップTKlの出力QによりフリップフロップRS5が
セットされ、フリップフロップRS5の出力Oが「1」
→「0」となる。このとき前述のヒステリシス制御モー
ドで説明したように第1カウンタIは全てリセットされ
ると共に、ヒステリシスコントロールロジック部Hのフ
リップフロップRS3,RS4も同時にリセットされる
。そして被加熱体3の温度が強目盛の設定温度に達する
と、ネオンランプ30からのパルスTpが消滅し、次に
再びパルスTp3が入ると、第28図に関連して説明し
た動作により、ヒステリシスコントロールロジックHの
フリップフロップRS3,RS,が順時セットされる。
このフリップフロップRS,のセットによりフリップフ
ロップRS4のQが「0」→「1」となるので、再び正
のゼロクロスパルスΔTが第1カウンタIの初段フリッ
プフロップTIlの入力〒に入り、分周動作を行う。規
定の計数を終了すると、第2カウンタKの最終段フリッ
プフロップTKnがタイムアップし、ゲートG27とG
l2によりアンプMを介してサイリスタ54がトリガさ
れ、コイル56により接点56″,56″を開路する。
これは前述の動作と同じである。第7図に示すように強
保持中は、比例制御モードにセットされ、最大の熱量が
入る。以上説明したように、第7図の時間TOで示す途
中で、強目盛の切替スイッチの接点56″,56″を操
作すると、有効な強目盛保持の時間は第2カウンタKの
動作時間TKになり、最初からスイッチ操作したときよ
りもΔTA時間短かくなる。なお第2図,第9図に示す
接点56″と並列に接続した抵抗66とコンデンサ67
は、コイル56によつて開路するときに接点56″がヒ
ビるのを防止し、接点56″のビビリ動作による回路の
誤動作を防止する。特に接点56″が確実に開放状態を
維持するには、交流電源電圧VAOの数サイクルを要す
る。そのため、もしコンデンサ67が無いと、接点56
″が開放された瞬間に強目盛保持の切換部が作動して第
1カウンタJ1第2カウンタKがリセットされ、再びカ
ウント状態に戻るので、強保持期間が伸びる問題がある
。このコンデンサ67を挿入することで、安定な動作と
なるものである。次にサイリスタ47の夕]イオード故
障および自己トリガ状態の保安動作について説明する。
Now, the operation when the contacts 56'', 56'' of the strong scale holding switch are closed will be explained. At this time, while the first counter I for hysteresis control is counting, if the contacts 5'', 56'' of the strong scale holding switch are closed, the gate Gl7 changes from ``1'' to ``0'' as described above. The second counter K is reset and enters a count input standby state. Further, the input of the gate G8 is unlocked, the gate G8 changes from "0" to "1", the gate Gll immediately moves in a state determined by the output Q of the T-type flip-flop T, and the thyristor 47 is triggered by the amplifier F. Therefore, the heater 48 is energized, and at time T in FIG. The temperature of the heated body 3 starts to rise. Furthermore, the reset of the flip-flop RS5 of the storage section L is also released by the gate Gl8. However, the first counter I continues counting. Then, when the final stage flip-flop TIn of the first counter I times out, it is carried to the first stage flip-flop TKl of the second counter K, and the first stage flip-flop TKl
The output Q changes from "0" to "1". The flip-flop RS5 is set by the output Q of the first stage flip-flop TKl, and the output O of the flip-flop RS5 becomes "1".
→ becomes “0”. At this time, as explained in the above-mentioned hysteresis control mode, the first counter I is all reset, and the flip-flops RS3 and RS4 of the hysteresis control logic section H are also reset at the same time. When the temperature of the heated object 3 reaches the set temperature on the strong scale, the pulse Tp from the neon lamp 30 disappears, and then when the pulse Tp3 enters again, the hysteresis is activated by the operation explained in connection with FIG. Flip-flops RS3, RS, of control logic H are set in sequence.
By setting the flip-flop RS, the Q of the flip-flop RS4 changes from "0" to "1", so the positive zero-cross pulse ΔT enters the input of the first-stage flip-flop TIl of the first counter I again, and performs frequency division operation. I do. When the specified counting is completed, the final stage flip-flop TKn of the second counter K times out, and the gates G27 and G
12 triggers the thyristor 54 via the amplifier M, and the coil 56 opens the contacts 56'', 56''.
This is the same operation as described above. As shown in FIG. 7, during strong holding, the proportional control mode is set and the maximum amount of heat is applied. As explained above, when the contacts 56'' and 56'' of the strong scale changeover switch are operated during the time indicated by time TO in FIG. 7, the effective strong scale holding time changes to the operating time TK of the second counter K. Therefore, the ΔTA time becomes shorter than when operating the switch from the beginning. Note that a resistor 66 and a capacitor 67 are connected in parallel with the contact 56'' shown in FIGS. 2 and 9.
This prevents the contact 56'' from cracking when the coil 56 opens the circuit, and prevents malfunction of the circuit due to chatter of the contact 56''. In particular, several cycles of the AC power supply voltage VAO are required to ensure that the contact 56'' remains open. Therefore, if the capacitor 67 is not present, the contact 56''
At the moment when " is released, the strong scale holding switching section is activated and the first counter J1 and second counter K are reset and return to the counting state again, so there is a problem that the strong holding period is extended. Insert this capacitor 67. This ensures stable operation.Next, the safety operation of the thyristor 47 in the event of a diode failure or self-triggered state will be explained.

この状態は、温度センサ7の出力のいかんを問わず、サ
イリスタ47が導通して、ヒータ48への通電が続けら
れるので、被加熱体3の温度は上昇し続ける。従つて子
供などの熱中死とか、火災などの危険性があり、これら
のアクシデントを防止する保安機能が必要である。第2
9図は、自己トリガ状態の保安作動のタイムチャートを
示す。第29図において時間t1〜ちまでは、正常な状
態、すな・わち被加熱体3の温度が低く、ネオンランプ
330からのパルスTpにより12ピンから出力が発生
して、サイリスタ47を正常にトリガしている状態を示
す。時間ち〜ちまでは、前記状態の後に被加熱体3の温
度が設定値に到達し、パルスTpが消滅して、サイリス
タ47がオフしている状態を示す。この休止中では、自
己トリガ用のアンプPの入力、すなわちゲートG34の
入力は、ゲートG26の出力と電圧検知部Nの出力とゲ
ートG25の出力とのアンドであるから、「0」である
。第29図に″おいて時間!〜T7の電源電圧■9。の
正サイクルに於てゲートG25はΔTN時間遅れて「0
」→「1上ゲートG26はΔTs時間遅れて「0」→「
1.k電圧検知部Nはサイリスタ47がオフしているの
で、第34図、第25図よりΔTc時間遅れて「1」→
「0」となるように構成している。これは、Δ忙〈ΔT
sとなるように電圧検知部Nの回路(時間Δ忙を決定)
と自己トリガ検出タイミング回路0(時間Δ色を決定)
をそれぞれ決定することである。従つてゲートG34の
入力が「0」、出力は「1」である。アンプPは、その
入力が「1」であるから、第23図の回路によりその出
力は「0」となり、サイリスタ58への出力は出ない。
次にサイリスタ47が故障、いわゆるダイオード故障と
か、自己トリガ故障が起こした状態を、時間ち〜Tll
に示す。このときネオンランプ30からのパルスTpは
出ないものとする。すなわち被加熱体の温度が設定値よ
り高いとする。時間T8〜tにおいて電源電圧VAOが
正サイクルに入る期間は、サイリスタ47はゲートの信
号が無くても直ちに導通するので、電圧検知器Nはオフ
状態であり、出力は「1」を保持する。またゲートG2
5は時間!を越えてΔTN時間の後、「0」→「1」と
なる。そして検出タイミング回路0のゲートG26は、
時間ΔTs遅れて「0」→「1」となる。従つて、アン
プPの入力となるゲートG34の出力は、前述の如くゲ
ートG26の出力と検知部Nの出力とゲートG3の出力
とのアンドであるから、Δ誌時間遅れて、「1」→「0
」となる。よつて、アンプPの出力はΔ色時間遅れて「
0」→「1」となり、11ピンを通じてサイリスタ58
をトリガし、抵抗体59を加熱し始める。そして時間T
9〜TlOにおいて電源電圧■9。が負の半サイクル期
間は、サイリスタ58がオフするので、抵抗体59は加
熱されない。時間TlO−Tllにおいて電源電圧VA
Oが正サイクル期間は、前述の時間T8〜T9で説明し
た動作を行い、時間TlOよりΔTs遅れてサイリスタ
58はオンし、抵抗体59を加熱する。この動作を継続
して、抵抗69の温度が上昇し、温度ヒューズ14の溶
断温度に達すると、温度ヒューズ14が溶けて電源を止
める。なお、第8図,第9図,第29図では、抵抗59
と温度ヒューズ14の組合せで説明したが、別に遮断器
、例えばセットコイル、リセットコイルを有する電磁形
遮断器などを用いてもよい。
In this state, regardless of the output of the temperature sensor 7, the thyristor 47 is conductive and the heater 48 continues to be energized, so that the temperature of the heated object 3 continues to rise. Therefore, there is a risk of death from heatstroke to children, etc., or fire, and a safety function is required to prevent these accidents. Second
FIG. 9 shows a time chart of the safety operation in the self-triggered state. In FIG. 29, from time t1 to time t1, the temperature of the heated object 3 is low, and an output is generated from pin 12 by the pulse Tp from the neon lamp 330, causing the thyristor 47 to operate normally. Indicates that the trigger is triggered. The period from 1 to 5 indicates a state in which the temperature of the heated body 3 reaches the set value after the above state, the pulse Tp disappears, and the thyristor 47 is turned off. During this pause, the input of the self-triggering amplifier P, that is, the input of the gate G34, is "0" because it is an AND of the output of the gate G26, the output of the voltage detection section N, and the output of the gate G25. In FIG. 29, in the positive cycle of time !~T7 power supply voltage ■9.
” → “1 upper gate G26 becomes “0” with a delay of ΔTs time → “
1. Since the thyristor 47 is off, the k voltage detection unit N becomes "1" with a delay of ΔTc from FIGS. 34 and 25 →
It is configured to be "0". This is ΔT
The circuit of the voltage detection part N so that s (determine the time Δ busy)
and self-trigger detection timing circuit 0 (time Δ determines color)
The purpose is to determine each. Therefore, the input of gate G34 is "0" and the output is "1". Since the input of the amplifier P is "1", its output becomes "0" due to the circuit shown in FIG. 23, and no output is output to the thyristor 58.
Next, the state in which the thyristor 47 has failed, so-called diode failure, or self-trigger failure, will be detected after a certain period of time.
Shown below. At this time, it is assumed that the pulse Tp from the neon lamp 30 is not emitted. That is, it is assumed that the temperature of the heated object is higher than the set value. During the period from time T8 to time t when the power supply voltage VAO enters a positive cycle, the thyristor 47 immediately becomes conductive even without a gate signal, so the voltage detector N is in the off state and the output is held at "1". Also gate G2
5 is time! After ΔTN time, the value changes from "0" to "1". The gate G26 of the detection timing circuit 0 is
The value changes from "0" to "1" with a delay of time ΔTs. Therefore, the output of the gate G34, which is the input of the amplifier P, is the AND of the output of the gate G26, the output of the detection section N, and the output of the gate G3 as described above, so that after a delay of Δ time, "1"→ "0
”. Therefore, the output of amplifier P is delayed by Δ color time and becomes
0” → “1” and the thyristor 58 is connected through pin 11.
is triggered to start heating the resistor 59. and time T
Power supply voltage ■9 at 9~TlO. During the negative half cycle period, the thyristor 58 is turned off, so the resistor 59 is not heated. At time TlO-Tll, power supply voltage VA
During the positive cycle period of O, the operation explained at the time T8 to T9 described above is performed, and the thyristor 58 is turned on with a delay of ΔTs from the time TlO to heat the resistor 59. As this operation continues, the temperature of the resistor 69 rises and when it reaches the melting temperature of the thermal fuse 14, the thermal fuse 14 melts and the power is turned off. In addition, in FIGS. 8, 9, and 29, the resistor 59
Although the description has been made using a combination of the temperature fuse 14 and the temperature fuse 14, a separate circuit breaker, such as an electromagnetic circuit breaker having a set coil and a reset coil, may be used.

また、被加熱体3の温度が、温度設定つまみ9で設定さ
れる温度T,よりも低い状態で、サイリスタ47が自己
トリガすると、直ちに自己トリガ状態を検知せず、従つ
て抵抗体59は加熱されない。自己トリガ状態を検知し
て抵抗体59を通電されるのは、被加熱体3の温度が温
度設定つまみ9に設定される温度よりも高くなり、ネオ
ンパルスφが消滅してから後である。つまりサイリスタ
47の自己トリガ状態の保安動作を要約すると、温度セ
ンサ7の出力の有無と、この出力で作動するサイリスタ
47の出力とを比較し、温度センサ7の出力が無いのに
もかかわらず、サイリスタ47がオンする状態を検知し
、保安機能を働かすのである。この保安機能を正確に作
動させるために、自己トリガを検出するタイミングΔT
sと、サイリスタ47がオフ時に動作する電圧検知器N
の作動時間Δ忙との関係を、Δ忙くΔTsに保つことで
、被加熱体3が設定温度に到達した後、サイリスタ47
が正常か否かを判定するものである。次にヒータ48を
ドライブするサイリスタ47のトリガ回路の故障に対す
る安全性、フエールセーフ性について説明する。人体に
触れて暖房を行うような器具では、高精度の温度制御と
、高い安全性が要求される。一般的に高精度、多機能化
の制御は、構成回路の部品点数が多く、複雑となる。そ
のため、部品故障に対する不安全性は高くなり、高精度
・多機能化とフエールセーフ性とは、相反するものてあ
る。本発明の電気回路は、高精度・多機能化を満たしな
がら、部品故障に対するフエールセーフ性をも満たすた
めに、サイリスタ47のトリガ回路を「0」,「1」の
発振系で構成し、かつコンデンサ45の充電、蓄積電荷
でのみサイリスタ47をトリガするものである。まず、
第27図に基づきサイリスタ47のトリガ動作のフエー
ルセーフ性について説明する。第27図において時間t
1〜ちまでの電源電圧VACが負の半サイクルの期間に
おいて、ネオンランプ30からパルスTplが発生する
までは、波形整形部DのフリップフロップRSlはリセ
ットされた状態であり、フリップフロップRSlの出力
Qは「0.k出力Oは「1」である。また、T形フリッ
プフロップTの出力Qは「o上出力ηは「1」であるか
ら、ゲートG9の出力は「0」、ゲートGlOは「1」
となり、アンプEが不動作で、コンデンサ45には電荷
が充電されない。また、T形フリップフロップTの出力
Qも「0」であるから、ゲートGllは「1」となり、
アンプFも不動作である。次にネオンランプ30からパ
ルスTplが発生することで、フリップフロップRSl
がセットされるから、フリップフロップRSlの出力η
が「1」→「0」となり、ゲートGlOの出力も「1」
→「0」となつてコンデンサ45に充電される。次にフ
リップフロップRSlがゼロクロス、ゲートGl5でリ
セットされることでT形フリップフロップTの状態が変
わり、T形フリップフロップTの出力Qが「o」−「1
.1.出力互が「1」−「0」となり、ゲートG,,が
「1」→「O」となることで、アンプFより、コンデン
サ45の蓄積電荷が放電され、サイリスタ47はトリガ
される。これら一連の動作を考えてみると、次のように
なる。(1)パルスTpを受けるフリップフロップRS
lの不動作(リセット)状態では、トリガ用のコンデン
サ45は充電されず、フリップフロップRSlの動作(
セット)状態で始めてコンデンサ45に充電される。
Further, if the thyristor 47 self-trigger in a state where the temperature of the heated body 3 is lower than the temperature T set by the temperature setting knob 9, the self-trigger state is not immediately detected, and the resistor 59 is heated. Not done. The self-trigger state is detected and the resistor 59 is energized after the temperature of the heated object 3 becomes higher than the temperature set by the temperature setting knob 9 and the neon pulse φ disappears. In other words, to summarize the safety operation of the thyristor 47 in the self-triggered state, the presence or absence of the output of the temperature sensor 7 is compared with the output of the thyristor 47 that operates with this output, and even though there is no output of the temperature sensor 7, It detects the state in which the thyristor 47 is turned on and activates the safety function. In order to accurately operate this safety function, the timing ΔT for detecting the self-trigger is
s, and a voltage detector N that operates when the thyristor 47 is off.
By maintaining the relationship between the operating time ΔTs and the operating time ΔTs, after the heated body 3 reaches the set temperature, the thyristor 47
This is to determine whether or not it is normal. Next, safety and fail-safety against failure of the trigger circuit of the thyristor 47 that drives the heater 48 will be explained. Equipment that heats the human body by touching it requires highly accurate temperature control and a high level of safety. In general, high-precision, multi-functional control requires a large number of constituent circuit parts and is complex. Therefore, there is a high degree of insecurity against component failure, and high precision and multifunctionality are contradictory to fail-safe properties. In the electric circuit of the present invention, the trigger circuit of the thyristor 47 is configured with an oscillation system of "0" and "1" in order to satisfy the requirements of high precision and multi-functionality, as well as fail-safe property against component failure. The thyristor 47 is triggered only by the charge and accumulated charge of the capacitor 45. first,
The fail-safe nature of the trigger operation of the thyristor 47 will be explained based on FIG. 27. In FIG. 27, time t
During the negative half-cycle period of the power supply voltage VAC from 1 to Q is "0.k" and output O is "1". Furthermore, since the output Q of the T-type flip-flop T is "o" and the output η is "1", the output of the gate G9 is "0" and the gate GlO is "1".
Therefore, the amplifier E is inoperative and the capacitor 45 is not charged with electric charge. Furthermore, since the output Q of the T-type flip-flop T is also "0", the gate Gll becomes "1",
Amplifier F is also inoperative. Next, a pulse Tpl is generated from the neon lamp 30, so that the flip-flop RSL
is set, the output η of flip-flop RSl
changes from "1" to "0", and the output of gate GlO also becomes "1"
→ becomes “0” and the capacitor 45 is charged. Next, the flip-flop RSl crosses zero and is reset by the gate Gl5, which changes the state of the T-type flip-flop T, and the output Q of the T-type flip-flop T changes from "o" to "1".
.. 1. As the outputs change from "1" to "0" and the gates G change from "1" to "O", the amplifier F discharges the accumulated charge in the capacitor 45, and the thyristor 47 is triggered. Considering these series of operations, we get the following. (1) Flip-flop RS receiving pulse Tp
In the non-operating (reset) state of RS1, the trigger capacitor 45 is not charged and the operation of the flip-flop RS1 (
The capacitor 45 is charged only in the set state.

(2)このフリップフロップRSlが再びゼロクロスパ
ルスで不動作(リセット)状態に復機し、そしてフリッ
プフロップRSlのリセット→セット→リセットで発生
するフリップフロップRSlの出力Oが「1」→「o」
→「1]となる交流波形(発振波形)をT形フリップフ
ロップTで分周する。
(2) This flip-flop RSl returns to the inoperable (reset) state again with a zero-cross pulse, and the output O of the flip-flop RSl, which occurs when the flip-flop RSl is reset → set → reset, changes from "1" to "o"
→The AC waveform (oscillation waveform) that becomes "1" is divided by the T-type flip-flop T.

(3)このT形フリップフロップTの分周出力Qが「0
」一「1」に変化することで、コンデンサ45に蓄積し
たエネルギを放電させている。
(3) The divided output Q of this T-type flip-flop T is “0”
” - “1”, the energy accumulated in the capacitor 45 is discharged.

これら(1),(2),(3)の構成による効果を、2
〜3つの部品故障を例にとり説明する。まずフリップ.
フロップRSlが不動作(リセット状態)で故障したと
すると、フリップフロップRSlの出力互は「1」を保
持する。従つてゲートG9の入力は「1」を維持するの
で、ゲートGlOも「1」となり、コンデンサ45には
充電されない。従つてサ.イリスタ47は不動作である
。次にフリップフロップRSlが動作(セット)状態で
故障すると、フリップフロップRSlの出力Qが「1」
、出力互が「0」となる。しかしフリップフロップRS
lの出力Oが「1」−「o」→「1」というように交互
一に変化しないので、T形フリップフロップTは、入力
〒が変化せず、分周動作が出来なくなり、リセット状態
に落ち込む。すなわち出力Qが「o」、出力?が「1」
の状態である。
The effects of these configurations (1), (2), and (3) can be summarized as follows:
This will be explained using three component failures as examples. First, flip.
If the flip-flop RS1 is inoperative (reset state) and fails, the output of the flip-flop RS1 remains at "1". Therefore, since the input to the gate G9 maintains "1", the gate GlO also becomes "1", and the capacitor 45 is not charged. Therefore, sa. Iristor 47 is inoperative. Next, if the flip-flop RSl fails in the operating (set) state, the output Q of the flip-flop RSl becomes "1".
, the output output becomes "0". But flip-flop RS
Since the output O of l does not alternately change from "1" - "o" to "1", the input 〒 of the T-type flip-flop T does not change, the frequency dividing operation is no longer possible, and the T-type flip-flop T enters the reset state. I feel depressed. In other words, output Q is "o", output? is “1”
It is in a state of

このときゲートG9,Gl。によりアンプEが働き、コ
ンデンサ45には充電されるが、T形フリップフロップ
Tの出力Qが「0」であるため、ゲートGllは「1」
となり、アンプFは動作せず、サイリスタ47のトリガ
は出ない。よつてフリップフロップRSlの故障時はサ
イリスタ47のトリガ出力は出ない。次にT形フリップ
フロップTが不動作(リセット)状態となるような故障
のとき、T形フリップフロップTの出力Qは「0.k出
力可はj「1」を保持する。このときパルスTpを受け
てフリップフロップRSlが交互に反転し、フリップフ
ロップRSlの出力Oが「o」に落ち込むときのみゲー
トG9,GlOを介してコンデンサ45は充電されるが
、T形フリップフロップTの出力Qが・「0」を保持し
ているので、ゲートGllは「1」となり、アンプFが
不動作である。よつて、サイリスタ47へのトリガが出
ず、安全である。次にT形フリップフロップTが動作(
セット)状態となるような故障のとき、T形フリップフ
ロップTの“出力Qは「1」、出力0は「o」を保持す
る。このとき出力互が「o」であるから、ゲートG9,
GlOよりアンプEはオンを継続し、抵抗44を介して
、コンデンサ45に充電する。またT形フリップフロッ
プTの出力Qが「1」を保持するのでは、ゲートGll
より放電アンプFもオンを継続する。この状態は、抵抗
44を介して流れる電流1aがコンデンサ45に蓄積さ
れず、放電アンプFを介してサイリスタ47のゲートに
流れ込む。前記電流1aは下式で定まる値となる。但し
、VcOは制御回路のゼナー25の電圧、■CKはサイ
リスタ47のゲートとカソード間の電圧、R44は抵抗
44の値、Erは充電アンプEの内部抵抗、Frは放電
アンプFの内部抵抗である。
At this time, gates G9 and Gl. The amplifier E operates and the capacitor 45 is charged, but since the output Q of the T-type flip-flop T is "0", the gate Gll is "1".
Therefore, the amplifier F does not operate and the thyristor 47 is not triggered. Therefore, when the flip-flop RSl fails, the trigger output of the thyristor 47 is not output. Next, when a failure occurs such that the T-type flip-flop T becomes inoperative (reset), the output Q of the T-type flip-flop T holds "0.k Output enabled j"1. At this time, the flip-flop RSl is alternately inverted in response to the pulse Tp, and only when the output O of the flip-flop RSl falls to "o", the capacitor 45 is charged via the gates G9 and GlO, but the T-type flip-flop T Since the output Q of is held at "0", the gate Gll becomes "1" and the amplifier F is inactive. Therefore, the thyristor 47 is not triggered and is safe. Next, the T-type flip-flop T operates (
In the event of a failure that results in a set) state, the output Q of the T-type flip-flop T holds ``1'' and the output 0 holds ``o''. At this time, since the outputs are "o", the gate G9,
The amplifier E continues to be turned on by the GlO, and the capacitor 45 is charged via the resistor 44. Furthermore, if the output Q of the T-type flip-flop T holds "1", the gate Gll
Therefore, the discharge amplifier F also continues to be turned on. In this state, the current 1a flowing through the resistor 44 is not stored in the capacitor 45, but flows through the discharge amplifier F into the gate of the thyristor 47. The current 1a has a value determined by the following formula. However, VcO is the voltage of the Zener 25 in the control circuit, CK is the voltage between the gate and cathode of the thyristor 47, R44 is the value of the resistor 44, Er is the internal resistance of the charging amplifier E, and Fr is the internal resistance of the discharging amplifier F. be.

一般的に、サイリスタ47の非トリガ電流10に(いか
なる状態でもトリガしないゲート電流)はハタイプのサ
イリスタでIcK=0.2mAである。従つて前記1a
とICKの関係を、1a<ICKとなるよう抵抗44の
値を設定することで、T形フリップフロップTが動作(
セット)状態で故障しても、充電アンプEを通る電流は
全て放電アンプFをバイパスして流れるが、この電流1
aではサイリスタ47はトリガしないので、安全が保た
れる。さらにゲートG9,GlO,Gll、充電用のア
ンプE1放電用のアンプFについても同様のことであり
、安全性が保障される。次にヒステリシスコントロール
ロジック部Hの故障については、このロジック部がオー
プン(不動作)故障すると、ゲートG8の出力が「1」
となつて、全て、比例制御モードの制御に復帰する。ま
た、ショート(動作)故障すると、ゲートG8の出力が
「0」となり、ゲートGllが「1」を保持するので、
放電用のアンプFは不動作である。従つて、サイリスタ
47へのトリガはストップし、安全性が保たれる。また
ゼロパルス発生部Bは、本制御部のタイムベースとなる
クロック発生部であり、故障すると、タイムベースとな
る「0」→「1」→「0」と順次変化していく信号が無
くなる。よつて前述の如く各ロジックゲートが「1」ま
たは「0」を保持するので、サイリスタ47へのトリガ
は当然消滅し、安全が保たれる。要するに本発明の電気
回路は、一連の制御部品を、リセット状態、セット状態
、リセット状態と;サイクリツクに作動させ、この出力
でコンデンサの充電(充電中は放電しない)、放電(放
電中で充電されない)を行ない、サイリスタ47のトリ
ガを行ない、部品故障に対する安全性、フエールセーフ
性を達成している。
Generally, the non-trigger current 10 of the thyristor 47 (gate current that does not trigger under any conditions) is IcK=0.2 mA for a type thyristor. Therefore, the above 1a
By setting the value of the resistor 44 so that the relationship between and ICK becomes 1a<ICK, the T-type flip-flop T operates (
Even if a failure occurs in the set state, all the current passing through the charging amplifier E bypasses the discharging amplifier F, but this current 1
Since the thyristor 47 is not triggered at point a, safety is maintained. Further, the same applies to the gates G9, GlO, Gll, the charging amplifier E1, and the discharging amplifier F, ensuring safety. Next, regarding a failure in the hysteresis control logic section H, if this logic section is open (inoperable) and fails, the output of gate G8 becomes "1".
Thus, everything returns to proportional control mode control. In addition, when a short circuit (operation) failure occurs, the output of gate G8 becomes "0" and gate Gll holds "1", so
The discharge amplifier F is inoperative. Therefore, the triggering of the thyristor 47 is stopped, and safety is maintained. Further, the zero pulse generating section B is a clock generating section that becomes the time base of this control section, and if it fails, the signal that sequentially changes from "0" to "1" to "0", which becomes the time base, disappears. Therefore, as described above, since each logic gate holds "1" or "0", the trigger to the thyristor 47 naturally disappears, and safety is maintained. In short, the electric circuit of the present invention operates a series of control components cyclically through a reset state, a set state, and a reset state, and uses this output to charge a capacitor (not discharging while charging), discharging (while discharging and not being charged). ) and trigger the thyristor 47 to achieve safety and fail-safety against component failure.

次にサイリスタ47が完全なショート故障を起こしたと
きの保安動作について説明する。
Next, the safety operation when the thyristor 47 causes a complete short-circuit failure will be explained.

第2図,第8図に示すように、サイリスタ47は電源電
圧■ACの両波に渡りオンする。このとき電源電圧VA
Oの負の半サイクルで、ダイオード61により抵抗62
が通電され加熱される。その後、抵抗62の温度が上昇
して温度ヒューズ14の溶断温度に達すると、温度ヒュ
ーズ14が溶けて電源を止める。第2図に示す電気回路
が正常に作動している状態であつても、ヒータ6の局部
過熱が有りうるので、このような状態のときの保安状態
について説明する。
As shown in FIGS. 2 and 8, the thyristor 47 is turned on across both waves of the power supply voltage AC. At this time, the power supply voltage VA
During the negative half cycle of O, diode 61 causes resistor 62 to
is energized and heated. Thereafter, when the temperature of the resistor 62 rises and reaches the melting temperature of the thermal fuse 14, the thermal fuse 14 melts and the power is cut off. Even if the electric circuit shown in FIG. 2 is operating normally, the heater 6 may be locally overheated, so the safety state in such a state will be explained.

ヒータ6は第4図に示す構成を採用しており、ヒータ線
48と安全線49の層間に熱溶融性樹脂50が介在して
いる。ヒータ6が何らかの原因、例えば部分的に放熱が
阻止されたとき、局部的に温度が上昇する。この状態で
運転を継続すると、さらに温度が上昇し、ついには熱溶
融性樹脂50が溶けて、安全線49とヒータ線48とが
接触する。この接触により、第2図に示すA点一ヒータ
線48一接触部一安全線49一抵抗体55一B点の回路
に大きな電流が流れ、抵抗55が発熱する。そして抵抗
55の発熱により温度ビュー5 ズ14が溶断し、電源
が止められて、安全が保たれる。 第8図,第9図に示
すG28は、テスト用の素子である。
The heater 6 adopts the configuration shown in FIG. 4, and a thermofusible resin 50 is interposed between the layers of the heater wire 48 and the safety wire 49. When the heater 6 is partially blocked from dissipating heat for some reason, for example, the temperature locally increases. If the operation is continued in this state, the temperature will further rise, and finally the hot-melt resin 50 will melt, and the safety wire 49 and the heater wire 48 will come into contact with each other. Due to this contact, a large current flows through the circuit of point A, heater wire 48, contact portion, safety wire 49, resistor 55, and point B shown in FIG. 2, and the resistor 55 generates heat. The heat generated by the resistor 55 causes the temperature view lens 14 to melt, shutting off the power, and maintaining safety. G28 shown in FIGS. 8 and 9 is an element for testing.

特に、制御部41を1つのICとしてワンチップ上に組
込んだとき、ICの拡散が正常にI 行なわれ、そし
て、機能が正しく作動するか否かを検査するためのもの
である。それは、ピンと7ピン間のHPE,■。BOな
どで判定することができる。すなわち6ピンと7ピン間
の特性が指定の範囲に入つていると、そのIC4lは品
質保証され! て正常に作動するというものである。
また、第2図のランプ13は、サイリスタ47がオン
している時のみ点灯し、ヒータ48への通電を知らせる
表示ランプである。 第30図は強目盛保持機能の解除
コイル56と、その接点56″,56″についての構成
を示している。
Particularly, when the control section 41 is incorporated as one IC on one chip, it is used to check whether the IC is properly diffused and functions properly. It is HPE between pin and pin 7, ■. This can be determined by BO, etc. In other words, if the characteristics between pin 6 and pin 7 are within the specified range, the quality of the IC4l is guaranteed! It is said that it operates normally.
Further, the lamp 13 in FIG. 2 is an indicator lamp that lights up only when the thyristor 47 is on, and notifies that the heater 48 is energized. FIG. 30 shows the configuration of the strong scale holding function release coil 56 and its contacts 56'', 56''.

第30図においてつまみ11を実線の如く押し下げたと
き、板バネ66が下方に曲り、コイルバネ67によつて
下死点で保持される。このとき接点565,56″は開
路している。そしてつまみ11を破線の如く引き上げる
と、板バネ66が上方に曲り、コイルバネ67により変
曲点を経て上死点で保持される。この状態でつまみ11
の上方への引き上げ力を解除しても、つまみ11は上方
へ上つたままである。このとき接点5『,56″は閉路
する。そして、第2図のサイリスタ53がトリガされる
と、コイル56が励磁され、つまみ11は下方に引き寄
せられ、つまみ11は板バネ66、コイルバネ67によ
る下死点の位置で保持される。このとき接点5『,56
″は開路7する。つまみ11を引き上げた状態で、外力
、すなわち人間の手で、つまみ11を押し下げると、当
然のことながら、つまみ11は下死点まで降下し、その
位置で保持される。このときは、手動で強目盛保持を解
除したことになる。9 第31図は、上記強目盛保持と
その解除法の他の実施例を示す。
When the knob 11 is pushed down as shown by the solid line in FIG. 30, the leaf spring 66 bends downward and is held at the bottom dead center by the coil spring 67. At this time, the contacts 565 and 56'' are open. Then, when the knob 11 is pulled up as shown by the broken line, the leaf spring 66 bends upward and is held at the top dead center by the coil spring 67 after passing through the inflection point. knob 11
Even if the upward pulling force is released, the knob 11 remains in the upward position. At this time, the contacts 5", 56" are closed. Then, when the thyristor 53 shown in FIG. It is held at the bottom dead center position.At this time, contact 5', 56
'' is opened 7. When the knob 11 is pulled up and pushed down by an external force, that is, by a human hand, the knob 11 naturally descends to the bottom dead center and is held at that position. In this case, the holding of the strong scale is manually canceled.9 FIG. 31 shows another embodiment of the above-mentioned holding of the strong scale and its release method.

第31図においては、コイル56として、セットコイル
561とリセットコイル562を有するリレーを用いて
いる。さらに、つまみ11の代わりにブッシュオンのつ
まみ111と、これによる常開接点112を用い、強目
盛保持をセットするとき、つまみ111をブッシュする
と、接点112によつてセットコイル561が励磁され
る。この励磁により接点56″,56″が閉じ、強目盛
運転に入る。強目盛保持の解除は、11ピンからサイリ
スタ54がトリガされ、リセットコイル562の励磁に
よりリセットされて、接点56″,56″が開路するこ
とによつてなされる。第32図は、第31図に示す回路
の変形であり、手動リセット用のブッシュオンつまみ1
13をさらに別に設け、この常開接点によりリセットコ
イル562を外部励磁し、手動リセットを行う。
In FIG. 31, a relay having a set coil 561 and a reset coil 562 is used as the coil 56. Further, when setting strong scale maintenance using a bush-on knob 111 and its normally open contact 112 instead of the knob 11, when the knob 111 is bushed, the set coil 561 is excited by the contact 112. This excitation closes the contacts 56'', 56'' and enters strong scale operation. The strong scale holding is released by triggering the thyristor 54 from the 11th pin, resetting it by excitation of the reset coil 562, and opening the contacts 56'', 56''. FIG. 32 is a modification of the circuit shown in FIG. 31, with push-on knob 1 for manual reset.
13 is provided separately, and the reset coil 562 is externally excited by this normally open contact to perform manual reset.

第33図は、負荷が誘導性のリレーである場合の電気回
路を示している。
FIG. 33 shows an electrical circuit where the load is an inductive relay.

第2図の回路の部品と同じ働きをする部品には同一の記
号を付している。第33図においては、サイリスタ47
により、2巻線691と692を有するトランスリレー
69を作動して、その常開接点70によりヒータ6への
通電を制御する。トランスリレー69の2次巻線692
の電圧を全波ダイオードブリッジ71で全波整流し、サ
イリスタ47がトリガすると、2次巻線692には短絡
電流が流れ、1次巻線691の電流が増加して接点70
が閉路する。第34図は第33図に示す電気回路の各部
の電圧・電流波形を示す。第34図aは、2次巻線69
2に流れる電流が、電圧波形よりも、θ度だけ遅れてい
る。この角度θは、負荷となるリモコンリレーの抵抗分
RとインダクタンスLとのR/L.で決定される遅れ角
度(サイリスタの消弧角)である。第34図bは、サイ
リスタ47のトリガパルス(12ピンの出力)を電圧波
形がゼロ電圧をよぎる時点で発生させた例である。この
とき、サイリスタ47の消弧角(電流が立ち上り、その
後、.”立ち下りゼロとなる点)はθ1となり、次のサ
イクルに入る。すなわち時間ちでトリガパルスを与える
と、ち+θ1まで電流が流れる。また、時間!でトリガ
パルスを与えても、θ1までにパルスが消滅しているの
で、時間T2〜T3までの期間は、サイリスタ47はオ
ンしない。このように、電圧がゼロ電圧をクロスする点
で周期的にサイリスタ47のトリガパルスを発生しても
、結局サイリスタ47がオンするのは、ハンチングで示
す1サイクルごとの半波導通となる。従つて、トランス
リレー69の接点70はビビリを発生し、正常な動作は
期待できない。この欠点を解決するため、第34図cに
示すように、サイリスタ47のトリガパルスの発生する
位相を負荷で定まるθだけ強制的に遅らせてトリガする
。第34図cの場合、全波に渡たり確実にトリガが可能
となり、トランスリレー69はスムーズに作動する。第
34図dは、この角度θだけトリガパルスを遅らせるた
フめ、第33図の16ピンの入力電圧をコンデンサなど
で遅延させて、制御回路41を作動させた例である。第
33図において、抵抗76とコンデンサ77を含む位相
遅延部75が、この役割を果している。また、16ピン
は抵抗42を介して位相遅延門部75に接続される。な
お、本電気回路の制御回路41は、前述した如く電源電
圧VACの半サイクルで温度を検知し、この半サイクル
で発生するパルスTpにより2ビットのサイリスタ47
のトリガパルスを得ているのaで、サイリスタ47は必
らず全波トリガとなり、半波のトリガとなることはない
Components that have the same function as those in the circuit of FIG. 2 are given the same symbols. In FIG. 33, the thyristor 47
This activates the transformer relay 69 having two windings 691 and 692, and controls the energization to the heater 6 through its normally open contact 70. Secondary winding 692 of transformer relay 69
When the voltage is full-wave rectified by the full-wave diode bridge 71 and the thyristor 47 is triggered, a short-circuit current flows through the secondary winding 692, the current in the primary winding 691 increases, and the contact 70
becomes a closed circuit. FIG. 34 shows voltage and current waveforms at various parts of the electric circuit shown in FIG. 33. FIG. 34a shows the secondary winding 69
The current flowing through 2 lags behind the voltage waveform by θ degrees. This angle θ is the R/L ratio between the resistance R and the inductance L of the remote control relay serving as the load. is the delay angle (extinguishing angle of the thyristor) determined by FIG. 34b shows an example in which the trigger pulse (output from pin 12) of the thyristor 47 is generated at the point in time when the voltage waveform crosses zero voltage. At this time, the extinction angle of the thyristor 47 (the point at which the current rises and then falls to zero) becomes θ1, and the next cycle begins.In other words, when a trigger pulse is applied at a certain time, the current increases to +θ1. Also, even if a trigger pulse is applied at time !, the pulse has disappeared by θ1, so the thyristor 47 is not turned on during the period from time T2 to T3.In this way, the voltage crosses zero voltage. Even if a trigger pulse is periodically generated for the thyristor 47 at a point where the thyristor 47 is turned on, the thyristor 47 turns on in half-wave conduction every cycle as shown by hunting. In order to solve this problem, as shown in FIG. 34c, the phase of the trigger pulse generated by the thyristor 47 is forcibly delayed by θ determined by the load for triggering. In the case of Fig. 34c, the trigger can be reliably applied to all waves, and the transformer relay 69 operates smoothly.In the case of Fig. 34c, the trigger pulse is delayed by this angle θ, so that the trigger pulse is delayed by this angle θ. This is an example in which the input voltage at pin 16 is delayed by a capacitor or the like to operate the control circuit 41. In FIG. 33, a phase delay section 75 including a resistor 76 and a capacitor 77 plays this role. The 16th pin is connected to the phase delay gate 75 via the resistor 42.The control circuit 41 of this electric circuit detects the temperature in a half cycle of the power supply voltage VAC as described above, and the temperature is generated in this half cycle. 2-bit thyristor 47 by pulse Tp
Since a trigger pulse of 1 is obtained, the thyristor 47 always becomes a full-wave trigger and never a half-wave trigger.

しかし正の半サイクルで温度を検知してサイリスタを負
の半サイクルのみオンし、次に負の半サイクルで温度を
検知して正の半サイクルのみサイリスタをオンさせる制
御の場合、次の問題を生ずる恐れがある。すなわち温度
検出部29のネオンランプ30の放電電圧VBO関し、
正の半サイクルにおけるVBOPと負の半サイクルにお
けるVBONがVBOP=VBONのときは問題はない
が、■BOP半VBONのときは被加熱体3の温度が設
定温度近傍になると、電源電圧VAOが正または負の半
サイクルのみネオンランプ30がブレークダウンする範
囲がある。この様なとき、サイリスタ47は電源電圧V
ACの正または負の半サイクルしかトリガしないので、
負荷がリレーの場合、ビビリが生じ、リレー接点の溶着
が発生する。また、負荷が誘導電動機などの場合、半波
の電流しか流れないので、電動機は回転せず、直流電流
分で電動機が焼損する問題もある。しかしながら、本電
気回路の制御回路41は、前述の如く、2ビットのトリ
ガパルスを作る回路となつているので、必らず、全波ト
リガとなり、必らず交流が流れるので、誘導性負荷に適
するものである。また、第33図において温度設定部2
6の抵抗79は、ヒステリシス制御モードで運転中のと
き、温度のヒステリシスを付加するために挿入したもの
である。
However, in the case of control that detects the temperature in the positive half cycle and turns on the thyristor only in the negative half cycle, then detects the temperature in the negative half cycle and turns on the thyristor only in the positive half cycle, the following problem occurs. There is a possibility that this may occur. That is, regarding the discharge voltage VBO of the neon lamp 30 of the temperature detection section 29,
There is no problem when VBOP in the positive half cycle and VBON in the negative half cycle are VBOP = VBON, but when the temperature of the heated body 3 becomes near the set temperature when BOP is half VBON, the power supply voltage VAO becomes positive. Alternatively, there is a range in which the neon lamp 30 breaks down only in the negative half cycle. In such a case, the thyristor 47 is connected to the power supply voltage V
Since it only triggers on the positive or negative half cycle of the AC,
If the load is a relay, chatter will occur and the relay contacts will weld. Furthermore, if the load is an induction motor or the like, only a half-wave current flows, so the motor does not rotate, and there is also the problem that the motor may burn out due to the direct current. However, as described above, the control circuit 41 of this electric circuit is a circuit that generates a 2-bit trigger pulse, so it is necessarily a full-wave trigger and an alternating current always flows, so it cannot be used as an inductive load. It is suitable. In addition, in FIG. 33, the temperature setting section 2
The resistor 79 at No. 6 is inserted to add temperature hysteresis when operating in the hysteresis control mode.

第2図,第9図,第28図などで説明したが、ヒステリ
シスコントロール用の第1カウンタIが計数を始めるの
は、第28図にも示す通りパルスTpが連続的にトリガ
していて、被加熱体3の温度が設定値に達し、パルスT
pが消滅し、再びパルスTpが発生したときである。第
28図では、この期間をT。として示している。第33
図の抵抗79は、この期間TDを決定するものであり、
その動作は被加熱体3の温度が設定オフ温度T。FFか
らΔTOFF温度下つた時点でパルスTpを発生させ、
温度のデイフアレンシヤルを与えるものである。さらに
詳述すると、被加熱体3がヒータ48により加温されて
いるとき、トランスリレー69の接点は閉じている。従
つて抵抗79は抵抗28、ボリューム27と並列に接続
されたことにより、この並列抵抗RYは下記のようにな
る。但し、R76は無視する。
As explained in FIGS. 2, 9, and 28, the first counter I for hysteresis control starts counting when the pulse Tp is continuously triggered as shown in FIG. When the temperature of the heated object 3 reaches the set value, the pulse T
This is when the pulse p disappears and the pulse Tp is generated again. In FIG. 28, this period is T. It is shown as 33rd
The resistor 79 in the figure determines this period TD,
The operation is such that the temperature of the heated body 3 is the set off temperature T. Generate a pulse Tp when the temperature drops from FF by ΔTOFF,
It provides a temperature differential. More specifically, when the heated object 3 is being heated by the heater 48, the contacts of the transformer relay 69 are closed. Therefore, since the resistor 79 is connected in parallel with the resistor 28 and the volume 27, the parallel resistor RY is as follows. However, R76 is ignored.

このRY(R27+R28より小さい)によつて設定さ
れる温度TOFFになると、サイリスタ47はオフし、
トランスリレー69もオフしてヒータ48への通電は止
められる。
When the temperature TOFF set by this RY (lower than R27+R28) is reached, the thyristor 47 is turned off.
The transformer relay 69 is also turned off and the power supply to the heater 48 is stopped.

このとき、抵抗79はボリューム27側からセンサ7の
巻線36と37の層間インピーダンス4側に接続(ヒー
タ48を介して)される。その後、被加熱体3の温度が
下り、ΔTOFF下つた時点で、層間インピーダンス4
が増加し、ネオンランプ30を放電ならしめ、ネオンパ
ルスTpが再び発生する。抵抗79の値を小さくすると
、ΔTOFFは増し、値を大きくすると、ΔTOFFは
小さくなる。従つて第33図の構成では、ヒステリシス
制御モードのサイリスタ47のオフ期間ΔTAは、温度
のデイフアレンシヤルで決定されるT。時間と、ヒステ
リシスコントロール用の第1カウンタIの計数時間で決
定されるT。時間との総和である。この方式の特長は、
次の点にある。(1)被加熱体3の保温が良い場合、熱
放射が悪いので、被加熱体3の温度低下はゆるやかであ
り、第6図のΔTAは、実質上温度のデイフアレンシヤ
ルΔTOPFで決定される。すなわち、ΔTOFFの時
間TD〉第1カウンタIの時間T,となる。(2)被加
熱体3の熱放散が良い場合、被加熱体3の温度低下は急
激であり、第6図のΔT9は実質上第1カウンタIの時
間で決定される。すなわち、ΔTOFPの時間TDく第
1カウンタIの時間TIとなる。特にリレー等の有接点
方式でヒータ48をオン・オフさせるとき、前記第1カ
ウンタIのロック時間T!はリレーが作動しないので、
接点寿命の延長など、ライフの向上に寄与できる。また
頻繁なオン・オフによる電源障害の抑止にもつながる。
また、第33図において抵抗79を調整可能にすること
により、被加熱体3が設置される環境に応じ、かつ使用
者の好みに応じて、温度のスイング幅ΔTOが選択でき
る。
At this time, the resistor 79 is connected from the volume 27 side to the interlayer impedance 4 side of the windings 36 and 37 of the sensor 7 (via the heater 48). After that, when the temperature of the heated body 3 decreases and ΔTOFF decreases, the interlayer impedance 4
increases, causing the neon lamp 30 to discharge, and the neon pulse Tp is generated again. Decreasing the value of resistor 79 increases ΔTOFF, and increasing the value decreases ΔTOFF. Therefore, in the configuration of FIG. 33, the off period ΔTA of the thyristor 47 in the hysteresis control mode is T determined by the temperature differential. T determined by the time and the counting time of the first counter I for hysteresis control. It is the sum total of time. The features of this method are:
The following points apply. (1) When the heat retention of the heated object 3 is good, the temperature of the heated object 3 decreases slowly due to poor heat radiation, and ΔTA in Fig. 6 is substantially determined by the temperature differential ΔTOPF. Ru. That is, the time TD of ΔTOFF>the time T of the first counter I. (2) When the heat dissipation of the heated object 3 is good, the temperature of the heated object 3 decreases rapidly, and ΔT9 in FIG. 6 is substantially determined by the time of the first counter I. That is, the time TD of the first counter I is equal to the time TD of ΔTOFP. In particular, when turning on and off the heater 48 using a contact system such as a relay, the lock time T! of the first counter I! Since the relay does not work,
It can contribute to life improvements such as extending the life of contacts. It also helps prevent power failures caused by frequent turning on and off.
Furthermore, by making the resistor 79 adjustable in FIG. 33, the temperature swing width ΔTO can be selected according to the environment in which the heated object 3 is installed and according to the user's preference.

さらに図示はしないが、第9図の第1カウンタIのフリ
ップフロップの段数を切替えるよう構成することでも、
温度のスイング幅ΔTDは変えられる。次に、上述と同
じ効果が得られる他の実施例について説明する。
Furthermore, although not shown, the configuration can also be configured to switch the number of stages of the flip-flops of the first counter I in FIG.
The temperature swing width ΔTD can be changed. Next, another embodiment that achieves the same effect as described above will be described.

この方法は、ネオンランプ30から得られるパルスTp
の数を第1カウンタ■で計数する方法である。すなわち
、パルスTpは温度センサ7の温度が低いと、層間イン
ピーダンスZ7が大きいので、電源電圧■9。の早い位
相でネオンランプ30がトリガし、電源電圧■9。の半
サイクルで数パルスが発生する。そして温度が高くなり
、設定温度近傍になると、電源電圧VAOの半サイクル
の遅い位相で1発しかパルスTpが出ない。このパルス
Tpをカウンタで計数し、この計数期間ヒータ48への
通電を止めることて同様の効果があノ る。以上の各種
ヒステリシス制御方法は、被加熱体3が設定温度T。
This method uses a pulse Tp obtained from a neon lamp 30.
This is a method of counting the number of times using the first counter (2). That is, when the temperature of the temperature sensor 7 is low, the interlayer impedance Z7 is large, so the pulse Tp is at the power supply voltage 9. The neon lamp 30 is triggered at the early phase of the power supply voltage ■9. Several pulses are generated in half a cycle. Then, when the temperature becomes high and near the set temperature, only one pulse Tp is generated at a slow phase of half a cycle of the power supply voltage VAO. A similar effect can be obtained by counting this pulse Tp with a counter and stopping the power supply to the heater 48 during this counting period. In the various hysteresis control methods described above, the heated body 3 is set at a set temperature T.

陣からどのような勾配で下つて行くか、すなわち熱放散
の状態によりヒータ48のオフ期間が変る温度依存形の
ヒステリシス制御7法である。次に、ヒータ48のオフ
期間が時間のみで定まる実施例について説明する。
This is a temperature-dependent hysteresis control method 7 in which the off-period of the heater 48 changes depending on the slope of the descent from the base, that is, the state of heat dissipation. Next, an embodiment in which the off period of the heater 48 is determined only by time will be described.

第9図でヒステリシスコントロールロジックHのフリッ
プフロップRS4を削除し、フリップフロップRS4の
出力Qとフ接続されるゲートG2lの入力をフリップフ
ロップRS3の出力Qに接続すると、前記TD時間は無
くなり、パルスTpの消滅後、直ちに第1カウンタIを
作動させ得ることが可能となる。このシステムでは、温
度でデイフアレンシヤルを得る従来の温度制御方式に比
し、タイマT!の時間だけ必らずヒータ48は止められ
、頻繁なオン・オフによる電源障害と、電力容量の低い
家庭でのリレー69のビビリによるトラブルが解消する
。すなわち、第33図の回路において、温度のデイフア
レンシヤルΔTOppを抵抗79のみで得る場合、抵抗
79の値を大きくしたとき、トランスリレー69がオン
してヒータ48が通電すると、電源電圧■6。が下り、
この電圧降下により今まで点灯したネオンランプ30が
オフする。このオフによりサイリスタ47のトリガが止
まるので、リモコンリレー69もオフし、ヒータ48へ
の通電は止められる。そしてヒータ48のオフで電源電
圧■9。が元に復帰するので、再びネオンランプ30が
点灯して、サイリスタ47によりリレー69を作動する
。このようにしてリレー69のチヤタリング現象を誘発
する危険がある。特にヒータ48の電力容量が大きい場
合、この傾向は避けられない問題となり、この問題のた
め、実質上抵抗R7,の値を小さくして、温度のデイフ
アレンシヤルΔTOppを極端に大きく設定しなければ
ならない。本電気回路では、単純な第1タイマIによる
ヒータ48のロックで上記欠点は解決できる特長も有す
る。次に第33図の回路において、部品故障時の安全動
作について説明する。トランスリレー69の接点70が
溶着事故を起こしたときは、ヒータ6が連続通電されて
危険である。この状態では、ます被加熱体3の温度が設
定温度に達すると、ネオンランプ30のパルスTpが消
滅し、これにより12ピンよりのサイリスタ47のトリ
ガパルスが消.滅する。従つてサイリスタ47はオフす
るので、抵抗47よりサイリスタ58がトリガされ、抵
抗59が発熱する。その後、抵抗59の温度が上昇し、
温度ヒューズ14を溶断して電源を止めるので、安全性
は確保できる。また、サイリスタ47がショート事故を
起こすと、トランスリレー69は動作を継続するので、
接点70によりヒータ6は連続的に加熱されて危険であ
る。このとき抵抗57により、サイリスタ47の電圧を
検知して制御部41の自己トリガ回路が働き、11ピン
よりサーイリスタ58のトリガパルスが得られる。そし
て、サイリスタ58がオンして抵抗59が発熱し、温度
ヒューズ14の溶断により電源は止められるので、安全
である。また、ヒータ6が局部的に過熱されると、第2
図で説明したと同じ原理により、ヒータ線48と安全線
49を接触し、抵抗51,61がダイオード61,68
により通電される。これにより、抵抗51または61が
発熱して温度ヒューズ78が溶断し、ヒータ6への通電
を止めて、安全を確保する。次に、負荷が誘導性のとき
の他の実施例について説明する。
In FIG. 9, if the flip-flop RS4 of the hysteresis control logic H is deleted and the input of the gate G2l, which is connected to the output Q of the flip-flop RS4, is connected to the output Q of the flip-flop RS3, the TD time disappears and the pulse Tp After the disappearance of , it becomes possible to start the first counter I immediately. This system uses a timer T! The heater 48 is always turned off for the period of , eliminating problems caused by frequent on/off power failures and chatter of the relay 69 in homes with low power capacity. That is, in the circuit of FIG. 33, when the temperature differential ΔTOpp is obtained only by the resistor 79, when the value of the resistor 79 is increased and the transformer relay 69 is turned on and the heater 48 is energized, the power supply voltage ■6 . goes down,
Due to this voltage drop, the neon lamp 30 that has been lit until now is turned off. Since the trigger of the thyristor 47 is stopped by this turning off, the remote control relay 69 is also turned off, and the power supply to the heater 48 is stopped. Then, when the heater 48 is turned off, the power supply voltage becomes ■9. is restored to its original state, the neon lamp 30 is lit again, and the thyristor 47 activates the relay 69. In this way, there is a risk of inducing a chattering phenomenon in the relay 69. Especially when the power capacity of the heater 48 is large, this tendency becomes an unavoidable problem. Because of this problem, it is practically necessary to reduce the value of the resistor R7 and set the temperature differential ΔTOpp to an extremely large value. Must be. This electric circuit also has the advantage that the above drawback can be solved by simply locking the heater 48 using the first timer I. Next, in the circuit shown in FIG. 33, safe operation in the event of component failure will be explained. If a welding accident occurs in the contacts 70 of the transformer relay 69, the heater 6 will be continuously energized, which is dangerous. In this state, when the temperature of the heated object 3 reaches the set temperature, the pulse Tp of the neon lamp 30 disappears, and thereby the trigger pulse of the thyristor 47 from pin 12 disappears. perish. Therefore, the thyristor 47 is turned off, so the thyristor 58 is triggered by the resistor 47, and the resistor 59 generates heat. After that, the temperature of the resistor 59 rises,
Safety can be ensured because the thermal fuse 14 is fused to stop the power supply. Furthermore, if the thyristor 47 causes a short circuit accident, the transformer relay 69 continues to operate.
The heater 6 is heated continuously by the contact 70, which is dangerous. At this time, the voltage of the thyristor 47 is detected by the resistor 57, and the self-trigger circuit of the control section 41 is activated, and a trigger pulse for the thyristor 58 is obtained from the 11th pin. Then, the thyristor 58 turns on, the resistor 59 generates heat, and the thermal fuse 14 blows out, stopping the power supply, so it is safe. Moreover, when the heater 6 is locally overheated, the second
By the same principle as explained in the figure, the heater wire 48 and the safety wire 49 are brought into contact, and the resistors 51 and 61 are connected to the diodes 61 and 68.
energized by. As a result, the resistor 51 or 61 generates heat, the thermal fuse 78 melts, and the power supply to the heater 6 is stopped to ensure safety. Next, another embodiment in which the load is inductive will be described.

第35図はその回路例を示す。第33図に示す回路の部
品と同じ機能を果す部品に・は、同一の記号を付した。
第33図と第35図の相違点は、サイリスタ47をトラ
ンジスタ80により直流電流でトリガする点である。第
36図は、第35図に示す回路の各部の動作波形であり
、第36図に基づき、動作を説明する。電源電圧■9。
が負サイクル期間にパルスTpが発生すると、制御部4
1の15ピン出力と12ピン出力は、すでに詳述した如
く、第36図の動作波形となる。従つて第2図,第33
図の回路では、12ピン出力がサイリスタ47のトリガ
パルスとなつていたが、第35図の回路では、12ピン
出力をトリガパルスとせずに、コンデンサ45に充電、
あるいは放電されるコンデンサ45の端子電圧(第36
図のC45端子電圧)をエミッタフォロア形のトランジ
スタ80で検知する。そして第36図の「C45の端子
電圧」が発生しているときの抵抗81と82の電圧で、
サイリスタ47を直流電流でトリガする。これにより、
トランスリレー69の動作波形は、第36図の如くなり
、リレー69のR/L値に関係なく確実に作動できる。
そして被加熱体3の温度が上昇して、ネオンパルスTp
が消滅すると、第36図に示すように、コンデンサ45
の端子電圧「C45の端子電圧」が下つて行き、この時
点でサイリスタ47の直流トリガが止まり、サイリスタ
47は第36図の時腓。でオフして、トランスリレー6
9は不動作となる。第35図の回路の特長は、すべに詳
述した如く、部品の全てが正常であるときのみコンデン
サ45の端子電圧が発生する、いわゆるフエールセーフ
化回路となつている。
FIG. 35 shows an example of the circuit. Components that perform the same functions as those in the circuit shown in FIG. 33 are given the same symbols.
The difference between FIG. 33 and FIG. 35 is that the thyristor 47 is triggered by a direct current using a transistor 80. FIG. 36 shows operating waveforms of each part of the circuit shown in FIG. 35, and the operation will be explained based on FIG. 36. Power supply voltage■9.
When the pulse Tp occurs during the negative cycle period, the control unit 4
As already detailed, the 15th pin output and 12th pin output of 1 have the operating waveforms shown in FIG. 36. Therefore, Figures 2 and 33
In the circuit shown in the figure, the output from pin 12 is used as the trigger pulse for the thyristor 47, but in the circuit shown in FIG.
Alternatively, the terminal voltage of the capacitor 45 to be discharged (36th
C45 terminal voltage in the figure) is detected by an emitter follower type transistor 80. Then, at the voltage across resistors 81 and 82 when the "terminal voltage of C45" in FIG. 36 is occurring,
Thyristor 47 is triggered with direct current. This results in
The operating waveform of the transformer relay 69 is as shown in FIG. 36, and it can operate reliably regardless of the R/L value of the relay 69.
Then, the temperature of the heated body 3 rises, and the neon pulse Tp
disappears, as shown in FIG. 36, the capacitor 45
The terminal voltage "terminal voltage of C45" decreases, and at this point, the DC trigger of the thyristor 47 stops, and the thyristor 47 operates as shown in FIG. Turn off the transformer relay 6.
9 becomes inactive. As described in detail, the circuit shown in FIG. 35 is characterized by being a so-called fail-safe circuit in which the voltage at the terminal of the capacitor 45 is generated only when all of the components are normal.

そして、この電圧をトランジスタ80を含むエミッタフ
ォロア形のアンプで増幅して、サイリスタ47に直流ト
リガを与える構成であるから、フエールセーフを維持し
ながら、誘導性負荷をも確実に作動できる。その他の動
作は第33図の回路と全く同じであるから、その説明は
省略する。次に、ヒータと温度センサとを一体化した、
いわゆる1線式の電気回路について説明する。
Since this voltage is amplified by an emitter-follower type amplifier including the transistor 80 and provides a DC trigger to the thyristor 47, it is possible to reliably operate an inductive load while maintaining fail-safe. Since the other operations are exactly the same as the circuit shown in FIG. 33, the explanation thereof will be omitted. Next, we integrated the heater and temperature sensor,
A so-called one-wire electric circuit will be explained.

第37図にその回路を示す。第2図,第33図,第35
図にそれぞれ示す回路は、温度センサ7とヒー4夕6が
別々の線、すなわち2線の配置形であつた。第37図の
回路は、ヒータ6と温度センサ7が1体化した、いわゆ
るヒータ6が温度センサを兼ねる1線式の例であり、ヒ
ータ線48と安全線49の層間材50が、第5図の特性
を有する有機1半導体からなる感温材で構成されている
。第37図の回路の動作は、第2図等の2線式の回路と
全く同じであり、電源電圧VACの負サイクル期間にヒ
ータ線48と安全線49の層間電圧をネオンランプ30
で温度検出し、得られるパルスTpで温度J制御を行う
ものである。その他の動作は省略するが、第37図の1
線式回路は、2線式回路に比し、構成が簡単となる特長
を有している。なお、前述のカウンタIやKは一種のタ
イマであり、カウンタ以外のタイマを使用することもて
2きる。
FIG. 37 shows the circuit. Figure 2, Figure 33, Figure 35
In the circuits shown in the figures, the temperature sensor 7 and the heater 4 and 6 are arranged on separate lines, that is, two lines. The circuit in FIG. 37 is an example of a so-called one-wire type in which the heater 6 and the temperature sensor 7 are integrated, and the heater 6 also serves as the temperature sensor, and the interlayer material 50 between the heater wire 48 and the safety wire 49 It is composed of a temperature-sensitive material made of an organic semiconductor having the characteristics shown in the figure. The operation of the circuit shown in FIG. 37 is exactly the same as the two-wire circuit shown in FIG.
The temperature is detected and the temperature J is controlled using the obtained pulse Tp. Other operations are omitted, but 1 in Figure 37
A wire circuit has the advantage of being simpler in configuration than a two-wire circuit. Note that the counters I and K mentioned above are a type of timer, and timers other than counters can also be used.

以上の構成にもとづき本発明には、次のような作用効果
がある。
Based on the above configuration, the present invention has the following effects.

(1)副射加熱,対流加熱,伝導加熱の3形態のうち、
主として伝導熱を主体として直接的に人体!に触れたり
、もしくは、人体を覆つたりして暖房する電気毛布,電
気敷布,電気フロアーヒータなどに、ヒータを有する発
熱負荷の温度を人体が感じる程度の指定した設定温度(
数℃)でスイングする温度ヒステリシス制御を付加する
Iことで、(イ)温度比例制御の均一な制御に比べ周期
的に温度が高くなるため、従来にない刺激的な快適な暖
惑覚が得られる。
(1) Among the three forms of sub-radiation heating, convection heating, and conduction heating,
The human body mainly uses conduction heat directly! Electric blankets, electric bed sheets, electric floor heaters, etc. that heat the human body by touching it or covering it with a specified set temperature (to the extent that the human body can feel the temperature of the heat generating load that has the heater)
By adding temperature hysteresis control that swings by several degrees Celsius, the temperature periodically rises compared to (a) uniform temperature proportional control, providing a stimulating and comfortable sensation of warmth that has never been seen before. It will be done.

(口)刺激的な暖惑覚により平均設定温度が低くでき、
均一な温度制御である比例制御に比べ省エネルギ効果が
得ら.れる。(ハ)春、秋など季節の変わり目など少し
暖めたい時、温度比例制御では微妙な温度設定を要する
がヒステリシス制御により適当な暖感覚が得られる結果
、微妙な温度設定を必要とせず使い勝手が向上する。(
2)温度比例制御と温度ヒステリシス制御を選択できる
スイッチを設けることで、(イ)冬は温度比例制御、春
,秋は温度ヒステリシス制御と使用パターンが定められ
るシーズンスイツチの役割を果たし結果として、従来の
温度比例制御方式のみではえられない広範囲、広シーズ
ンに使用できる暖房、加熱機器となり得る。
(mouth) The average set temperature can be lowered due to the stimulating sense of warmth.
Compared to proportional control, which controls uniform temperature, this method achieves an energy-saving effect. It will be done. (c) When you want to warm up a little, such as during the change of seasons such as spring and autumn, temperature proportional control requires delicate temperature settings, but hysteresis control provides an appropriate sense of warmth, improving usability without the need for delicate temperature settings. do. (
2) By providing a switch that can select between temperature proportional control and temperature hysteresis control, it acts as a seasonal switch that determines the usage pattern: (a) temperature proportional control in winter and temperature hysteresis control in spring and autumn. It can be used as a heating device that can be used over a wide range of areas and in many seasons, which cannot be achieved using only the temperature proportional control method.

(口)人体の体温近傍の微妙な暖感覚は、かなりの個人
差、その日の体調などニーズが多様であり状況によつて
適宜選択でき使用者に大きな満足を与え得る効果がある
。)) 通常の温度設定とは別に、手動で強(高)目盛
温度にセットし、ヒータなどの発熱体の温度が強(高)
目盛温度に達した後、タイマがスタートし所定のタイマ
期間が経過したのちタイムアップ出力で強(高)目盛の
セットを解除して通常の設定温度に復帰させる温度、タ
イマ併用の強目盛保持回路を付加することで、(イ)電
気毛布,電気フロアヒータなどヒータの熱容量が比較的
小さいので、ヒータ通電後、数分で強目盛温度に達する
ため従来例の1つである温度復帰方式(強温度に達した
事を検知し、通常の設定温度に自動復帰する)は、布団
などへ充分蓄熱完了することができない。
(Example) The subtle sense of warmth near the human body temperature has a wide range of needs, including considerable individual differences and the physical condition of the day, so it can be selected as appropriate depending on the situation, and has the effect of giving great satisfaction to the user. )) In addition to the normal temperature setting, manually set the temperature on the high (high) scale to make sure that the temperature of the heating element such as the heater is high (high).
After reaching the scale temperature, the timer starts, and after a predetermined timer period has elapsed, the time-up output releases the strong (high) scale setting and returns to the normal set temperature.A strong scale holding circuit that uses a temperature and timer. (a) Since the heat capacity of heaters such as electric blankets and electric floor heaters is relatively small, the temperature reaches the strong scale temperature within a few minutes after the heater is energized. (detects that the temperature has been reached and automatically returns to the normal set temperature) cannot fully store heat in the futon, etc.

特に布団などは綿と空気で構成されているため蓄熱の時
定数が大きく、この結果、ヒータ温度が強目盛温度に到
達しても布団への蓄熱量は僅かである。これはヒータを
有する発熱負荷と布団の熱時定数の差により生じている
。本発明のように温度、タイマ併用方式を採用すること
によりヒータ温度が強目盛に到した後、例えば布団への
蓄熱時定数を考慮した時間たけ強目盛温度を持続するた
め、充分な蓄熱効果と速熱効果があり、かつ、上記タイ
マ動作完了後は通常の設定温度に復帰するので使用上便
利である。(口)運転スイッチなどを投入してからタイ
マで一定時間だけ強目盛温度設定を持続する従来方式は
、ヒータの加熱立ち上り時定数の差異により強目盛温度
の持続時間が変化する問題点がある。例えば、電気毛布
の上にかぶせる布団の種類、厚さ、室温によりヒータ温
度が強目盛温度に到達する時間が異なり到達時間が長け
れば、タイマ時間が一定であるため強目盛温度の持続時
間はその分短かくなる。このことは、予熱、蓄熱効果が
不足する事を意味するが、本発明では、強目盛温度への
到達時間に差異があつても強目盛温度の持続時間は変化
せず充分な効果が発揮できる特長がある。(4)温度比
例制御、温度のヒステリシス制御、強目盛運転と解除制
御などの機能を電子的回路構成で実現した結果、高信頼
性を保ちつつ電気毛布、電気敷布、電気フロアーヒータ
等にこれらの機能、便宜性が付加できる特長がある。
In particular, since futons are made of cotton and air, the time constant of heat storage is large, and as a result, even if the heater temperature reaches the strong scale temperature, the amount of heat stored in the futon is small. This is caused by the difference in thermal time constant between the heat generating load having the heater and the futon. By adopting a combined temperature and timer system as in the present invention, after the heater temperature reaches the high scale, the high scale temperature is maintained for a period of time that takes into consideration the heat storage time constant in the futon, for example, so that a sufficient heat storage effect can be achieved. It is convenient to use because it has a quick heating effect and returns to the normal set temperature after the timer operation is completed. (Example) The conventional method that uses a timer to maintain the strong scale temperature setting for a certain period of time after the operation switch is turned on has the problem that the duration of the strong scale temperature changes due to differences in the heating start-up time constants of the heaters. For example, if the time it takes for the heater temperature to reach the high scale temperature varies depending on the type and thickness of the futon placed over the electric blanket, and the room temperature, and if the time it takes to reach the high scale temperature is long, the timer time is constant, so the duration of the high scale temperature will vary. minutes shorter. This means that the preheating and heat storage effects are insufficient, but in the present invention, even if there is a difference in the time to reach the strong scale temperature, the duration of the strong scale temperature does not change and a sufficient effect can be exerted. It has its features. (4) As a result of realizing functions such as temperature proportional control, temperature hysteresis control, strong scale operation and release control using an electronic circuit configuration, these functions can be applied to electric blankets, electric sheets, electric floor heaters, etc. while maintaining high reliability. It has the advantage of adding functionality and convenience.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例としての電気毛布や電気敷布の
外観図、第2図はそれに使用される電気回路の一実施例
の全体を示す回路図、第3図は温度センサの構成図、第
4図はヒータの構成図、第5図は温度センサの温度イン
ピーダンス特性図、第6図は比例制御モードとヒステリ
シス制御モードとを示す特性図、第7図は強目盛保持モ
ードを示す特性図、第8図は制御回路をブロックダイヤ
グラムにして示した回路図、第9図は制御回路の各ダイ
ヤグラム中の論理回路を示す回路図、第10図はリセッ
ト電圧検知回路の一実施例を示す回路図、第11図はリ
セット電圧検知回路の他の実施例を示す回路図、第12
図A,Bはその動作の波形図、第13図はリセット電圧
検知回路のさらに別の実施例を示す回路図、第14図は
ゼロ電圧検知回路の一実施例を示す図、第15図はその
動作の波形図、第16図は波形整形回路の一実施例を示
す回路図、第17図は波形整形回路の他の実施例を示す
回路図、第18図はパルス検知回路のZ一実施例を示す
回路図、第19図はその動作の波形図、第20図は充電
アンプの一実施例を示す回路図、第21図はヒステリシ
スコントロール切替回路の一実施例を示す回路図、第2
2図は強目盛保持切替回路の一実施例を示す回路図、第
23図こは自己トリガ出力アンプの一実施例を示す図、
第24図は自己トリガ検出部の電圧検出回路と検出タイ
ミング回路の一実施例を示す回路図、第25図はその動
作の波形図、第26図は第1カウンタの中間出力回路の
一実施例を示す図、第27図は5比例制御モード動作の
波形図、第28図はヒステリシス制御モード動作の波形
図、第29図は自己トリガ検出動作の波形図、第30図
は強目盛保持と解除のためのスイッチ部の断面図、第3
1図は強目盛保持と解除のための回路の一実施例を示す
図、第32図は強目盛保持と解除のための回路の他の実
施例を示す回路図、第33図はヒータ電流をリレーで制
御するようにした他の実施例の全体を示す回路図、第3
4図はその動作の波形図、第35図はヒータ電流をリレ
ーで制御するようにした別の実施例の全体を示す回路図
、第36図はそlの動作の波形図、第37図はヒータと
温度センサとを一体化した1線式の実施例の全体を示す
回路図である。 1・・・・・・電源プラグ、2・・・・・・コントロー
ラボックス、3・・・・・・被加熱体、6・・・・・・
ヒータ(発熱負荷)、7・・・・・温度センサ、8・・
・・・・電源スイッチ、9・・・・・・温度設定用つま
み、10・・・・・・ヒステリシスコントロール用スイ
ッチ、11・・・・・・強目盛保持用スイッチ、14・
・・・・温度ヒューズ(電源遮断器)、15・・・・ノ
イズヒイルタ部、19・・・・制御電源VcOを得る回
路、26・・・・・・温度設定回路、27・・・・・・
温度調節ボリューム、28・・・・・制限抵抗、29・
・・・・・温度検出回路、30・・・・・・ネオンラン
プ(パルストリガ素子)、33・・・・・・パルストラ
ンス、41・ ・・制御回路(IC)、43・・・・・
トリガ用CR回路、45・・・・コンデンサ、47・・
・・・・サイリスタ、54・・・・・・サイリスタ、5
5・・・・・・抵抗、56・・・・・コイル、56″,
56″・・・・・・接点、58・・・・・・サイリスタ
、59・・・・・・抵抗、61・・・・・ダイオード、
62・・・・・・抵抗、A・・・・・・リセット部、B
・・・・・・ゼロパルス発生部、C・・・・・・波形整
形部、D・・・・・・2ビット分周部、E・・・・・・
充電アンプ部、F・・・・・・放電アンプ部、G・・・
・・・ヒステリシスコントロール切替部、H・・・●ヒ
ステリシスコントロールロジック部、I・・・・・・第
1カウンタ、J・・・・・・強目盛保持切替部、K・・
・・・・第2カウンタ、L・・・・・・強目盛保持用の
記憶器、M・・・・・・強目盛保持解除用の出力アンプ
Fig. 1 is an external view of an electric blanket or electric bed sheet as an embodiment of the present invention, Fig. 2 is a circuit diagram showing an entire example of an electric circuit used therein, and Fig. 3 is a configuration diagram of a temperature sensor. , Fig. 4 is a configuration diagram of the heater, Fig. 5 is a temperature impedance characteristic diagram of the temperature sensor, Fig. 6 is a characteristic diagram showing proportional control mode and hysteresis control mode, and Fig. 7 is a characteristic diagram showing strong scale holding mode. Figure 8 is a circuit diagram showing the control circuit as a block diagram, Figure 9 is a circuit diagram showing the logic circuits in each diagram of the control circuit, and Figure 10 shows an embodiment of the reset voltage detection circuit. A circuit diagram, FIG. 11 is a circuit diagram showing another embodiment of the reset voltage detection circuit, and FIG. 12 is a circuit diagram showing another embodiment of the reset voltage detection circuit.
Figures A and B are waveform diagrams of its operation, Figure 13 is a circuit diagram showing yet another embodiment of the reset voltage detection circuit, Figure 14 is a diagram showing one embodiment of the zero voltage detection circuit, and Figure 15 is a diagram showing another embodiment of the reset voltage detection circuit. A waveform diagram of its operation, Fig. 16 is a circuit diagram showing one embodiment of the waveform shaping circuit, Fig. 17 is a circuit diagram showing another embodiment of the waveform shaping circuit, and Fig. 18 is a Z-implementation of the pulse detection circuit. A circuit diagram showing an example, FIG. 19 is a waveform diagram of its operation, FIG. 20 is a circuit diagram showing an embodiment of the charging amplifier, FIG. 21 is a circuit diagram showing an embodiment of the hysteresis control switching circuit, and FIG.
Fig. 2 is a circuit diagram showing an embodiment of a strong scale holding switching circuit, Fig. 23 is a diagram showing an embodiment of a self-trigger output amplifier,
Fig. 24 is a circuit diagram showing an example of the voltage detection circuit and detection timing circuit of the self-trigger detection section, Fig. 25 is a waveform diagram of its operation, and Fig. 26 is an example of the intermediate output circuit of the first counter. Figure 27 is a waveform diagram of 5 proportional control mode operation, Figure 28 is a waveform diagram of hysteresis control mode operation, Figure 29 is a waveform diagram of self-trigger detection operation, and Figure 30 is a strong scale holding and release. 3rd cross-sectional view of the switch part for
Fig. 1 is a diagram showing one embodiment of a circuit for holding and releasing strong scales, Fig. 32 is a circuit diagram showing another embodiment of a circuit for holding and releasing strong scales, and Fig. 33 is a circuit diagram showing a circuit for holding and releasing strong scales. A third circuit diagram showing the entirety of another embodiment controlled by a relay.
Figure 4 is a waveform diagram of its operation, Figure 35 is a circuit diagram showing the whole of another embodiment in which the heater current is controlled by a relay, Figure 36 is a waveform diagram of its operation, and Figure 37 is a waveform diagram of its operation. FIG. 2 is a circuit diagram showing the entirety of a one-wire embodiment in which a heater and a temperature sensor are integrated. 1...Power plug, 2...Controller box, 3...Heated object, 6...
Heater (heat generating load), 7...Temperature sensor, 8...
... Power switch, 9 ... Temperature setting knob, 10 ... Hysteresis control switch, 11 ... Strong scale holding switch, 14.
... Temperature fuse (power supply circuit breaker), 15 ... Noise shield section, 19 ... Circuit for obtaining control power supply VcO, 26 ... Temperature setting circuit, 27 ...
Temperature control volume, 28...Limiting resistance, 29.
... Temperature detection circuit, 30 ... Neon lamp (pulse trigger element), 33 ... Pulse transformer, 41 ... Control circuit (IC), 43 ...
Trigger CR circuit, 45... Capacitor, 47...
... Thyristor, 54 ... Thyristor, 5
5...Resistance, 56...Coil, 56'',
56″... Contact, 58... Thyristor, 59... Resistor, 61... Diode,
62...Resistor, A...Reset part, B
...Zero pulse generation section, C ... Waveform shaping section, D ... 2-bit frequency division section, E ......
Charge amplifier section, F... Discharge amplifier section, G...
...Hysteresis control switching section, H...● Hysteresis control logic section, I...First counter, J... Strong scale maintenance switching section, K...
...Second counter, L...Memory unit for holding the strong scale, M...Output amplifier for canceling the holding of the strong scale.

Claims (1)

【特許請求の範囲】 1 ヒータを有する熱伝導暖房用の発熱負荷と、この発
熱負荷のヒータへの給電を制御する電力制御素子と、前
記発熱負荷の熱を受ける温度センサに検出される温度が
温度設定部で設定した設定温度より低いときにオン信号
を出し設定温度に達するとオフ信号を出す温度検出回路
と、この温度検出回路からのオン・オフ信号を受けて前
記電力制御素子へオン・オフ信号を出す制御回路とを備
え、前記制御回路は、比例制御とヒステリシス制御とを
切替え式に選択するための第1のスイッチと、この第1
のスイッチが比例制御にセットされているとき前記温度
検出回路からのオン・オフ信号にそのまま応動して前記
電力制御素子へオン・オフ信号を出す比例制御回路と、
前記第1のスイッチがヒステリシス制御にセットされて
いるとき前記温度検出回路が設定温度になつたことを検
出すると、その後に前記温度検出回路の信号がオン信号
となる温度に低下しても適当な時間にわたつて前記電力
制御素子への信号をオフ信号とし、その後に再び前記温
度検出回路のオン信号に応じて前記電力制御素子への信
号をオン信号とするヒステリシス制御用回路と、温度設
定部を強目盛にセットしたり元の設定温度にリセットし
たりする第2のスイッチと、この第2のスイッチが強目
盛にセットされるとタイマがスタートし、このタイマの
動作中は前記第2のスイッチを強目盛セット側に保持し
、タイムアップするとこの第2のスイッチをリセットさ
せて強目盛を解除する強目盛保持回路とを有する温度制
御装置。 2 ヒステリシス制御の温度スイッチング幅を調節する
ヒステリシス調節手段を有する特許請求の範囲第1項記
載の温度制御装置。 3 ヒステリシス制御用回路は、温度検出回路の信号が
オン信号からオフ信号になつた時点、またはオフ信号か
らオン信号になつた時点で、タイマを動作させ、タイマ
の動作中は温度検出回路の信号がオン信号であつても電
力制御素子への信号をオフ信号とし、タイムアップする
と、温度検出回路のオン信号に応じて電力制御素子への
信号をオン信号にする特許請求の範囲第1項記載の温度
制御装置。 4 ヒステリシス制御用回路は、設定温度に達した温度
が所定のデイフアレンシヤルだけ低下して温度検出回路
の信号がオフ信号からオン信号になるとタイマをスター
トさせる特許請求の範囲第3項記載の温度制御装置。 5 ヒステリシス制御用回路のタイマは計数回路で、パ
ルスをカウントする特許請求の範囲第4項記載の温度制
御装置。 6 第2のスイッチが使用者によつて操作される手動式
である特許請求の範囲第1項記載の温度制御装置。 7 強目盛保持回路の動作中に第2スイッチが手動でリ
セットされると、タイマの動作中であつても強目盛を解
除する回路を有する特許請求の範囲第6項に記載の温度
制御装置。 8 強目盛保持時間を決定するタイマは、タイマ時間を
調節できるタイマである特許請求の範囲第1項記載の温
度制御装置。
[Claims] 1. A heat generating load for heat conduction heating having a heater, a power control element for controlling power supply to the heater of the heat generating load, and a temperature detected by a temperature sensor receiving heat from the heat generating load. A temperature detection circuit that outputs an on signal when the temperature is lower than the set temperature set in the temperature setting section and an off signal when the set temperature is reached; a control circuit that outputs an off signal; the control circuit includes a first switch for selectively selecting between proportional control and hysteresis control;
a proportional control circuit that directly responds to the on/off signal from the temperature detection circuit and outputs an on/off signal to the power control element when the switch is set to proportional control;
When the first switch is set to hysteresis control, when the temperature detection circuit detects that the temperature has reached the set temperature, the signal of the temperature detection circuit will be controlled at an appropriate level even if the temperature drops to a level at which the signal becomes an ON signal. a hysteresis control circuit that turns a signal to the power control element into an OFF signal over a period of time, and then turns a signal to the power control element into an ON signal again in response to an ON signal from the temperature detection circuit; and a temperature setting section. A second switch sets the temperature to the strong scale or resets it to the original set temperature, and when this second switch is set to the strong scale, the timer starts, and while this timer is operating, the second switch A temperature control device having a strong scale holding circuit that holds a switch on the strong scale setting side and resets the second switch to cancel the strong scale when time is up. 2. The temperature control device according to claim 1, comprising hysteresis adjustment means for adjusting the temperature switching width of hysteresis control. 3. The hysteresis control circuit operates the timer when the temperature detection circuit signal changes from an on signal to an off signal, or from an off signal to an on signal, and controls the temperature detection circuit signal while the timer is operating. The signal to the power control element is set as an OFF signal even if it is an ON signal, and when the time is up, the signal to the power control element is set as an ON signal in accordance with the ON signal of the temperature detection circuit. Temperature control device. 4. The hysteresis control circuit starts the timer when the temperature that has reached the set temperature drops by a predetermined differential and the signal of the temperature detection circuit changes from an OFF signal to an ON signal. Temperature control device. 5. The temperature control device according to claim 4, wherein the timer of the hysteresis control circuit is a counting circuit and counts pulses. 6. The temperature control device according to claim 1, wherein the second switch is a manual type operated by a user. 7. The temperature control device according to claim 6, further comprising a circuit that releases the strong scale even when the timer is operating when the second switch is manually reset while the strong scale holding circuit is in operation. 8. The temperature control device according to claim 1, wherein the timer that determines the strong scale holding time is a timer that can adjust the timer time.
JP4731878A 1978-04-20 1978-04-20 temperature control device Expired JPS6053885B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4731878A JPS6053885B2 (en) 1978-04-20 1978-04-20 temperature control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4731878A JPS6053885B2 (en) 1978-04-20 1978-04-20 temperature control device

Publications (2)

Publication Number Publication Date
JPS54138984A JPS54138984A (en) 1979-10-27
JPS6053885B2 true JPS6053885B2 (en) 1985-11-27

Family

ID=12771927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4731878A Expired JPS6053885B2 (en) 1978-04-20 1978-04-20 temperature control device

Country Status (1)

Country Link
JP (1) JPS6053885B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111978U (en) * 1983-12-31 1985-07-29 池口 明 gutter block

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60233718A (en) * 1984-05-07 1985-11-20 Matsushita Electric Ind Co Ltd temperature control device
CN107300937B (en) * 2017-06-16 2019-03-19 山东大学 It is a kind of for observing the heater box control system and control cabinet of piezoelectric device temperature distortion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111978U (en) * 1983-12-31 1985-07-29 池口 明 gutter block

Also Published As

Publication number Publication date
JPS54138984A (en) 1979-10-27

Similar Documents

Publication Publication Date Title
US4277670A (en) Temperature control system for electric heating apparatus
US8882492B2 (en) Control systems for the ignition of a gas burner
US8851884B2 (en) Control system for the ignition of a gas burner
US4755656A (en) Toaster
US3840322A (en) Electrical control circuitry
GB2036946A (en) Fuel ignition and supply systems
US3304989A (en) Fuel feed control system responsive to flame color
US4298335A (en) Fuel burner control apparatus
US4662838A (en) Fuel burner control system
US3564206A (en) Fail-safe sensor/override for circuit
JPS5818021A (en) Controller for gas ignition
JPS6053885B2 (en) temperature control device
CA2000605A1 (en) Electronic controller for fluid fuel burner
CA1083248A (en) Burner control system with primary safety switch
US3543005A (en) Temperature control system for an electrically heated blanket
US3660005A (en) Fail-safe electric ignition systems
US3584988A (en) Electrothermal furnace control
CN101098570A (en) Method and circuit for preventing overheating of heating device
US3609072A (en) Electric igniter system
US3512909A (en) Electric ignition system
JPS6259805B2 (en)
US3549088A (en) Electrothermal furnace control
US3443752A (en) Control system for gas-fired heating apparatus
US3583843A (en) Electrothermal furnace control
US2380125A (en) Safety control for fuel burners