Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6259805B2 - - Google Patents
[go: Go Back, main page]

JPS6259805B2 - - Google Patents

Info

Publication number
JPS6259805B2
JPS6259805B2 JP13757278A JP13757278A JPS6259805B2 JP S6259805 B2 JPS6259805 B2 JP S6259805B2 JP 13757278 A JP13757278 A JP 13757278A JP 13757278 A JP13757278 A JP 13757278A JP S6259805 B2 JPS6259805 B2 JP S6259805B2
Authority
JP
Japan
Prior art keywords
output
circuit
temperature
thyristor
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13757278A
Other languages
Japanese (ja)
Other versions
JPS5563410A (en
Inventor
Shunichiro Mori
Kunio Kimata
Hirofumi Aoyanagi
Hiroshi Horii
Hidenobu Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13757278A priority Critical patent/JPS5563410A/en
Publication of JPS5563410A publication Critical patent/JPS5563410A/en
Publication of JPS6259805B2 publication Critical patent/JPS6259805B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Temperature (AREA)
  • Control Of Resistance Heating (AREA)
  • Central Heating Systems (AREA)
  • Protection Of Static Devices (AREA)

Description

【発明の詳細な説明】 本発明は、電気毛布、電気敷布、電気フロアー
ヒータ等の電気採暖器具を初めとして、ガス、灯
油等を利用する暖房器具などに用いる温度制御装
置に関し、特に負荷への給電を制御する電力制御
素子として半導体制御素子(例えば市販のSCR
があり、以後SCRと称す)を用いる温度制御装
置に関するものであり、SCRの自己トリガー
等、電力制御素子の故障による不安全動作を未然
に防ぐフエイルセーフについて改良を加えたもの
である。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a temperature control device used for electric heating appliances such as electric blankets, electric sheets, and electric floor heaters, as well as heating appliances that use gas, kerosene, etc. A semiconductor control element (for example, a commercially available SCR) is used as a power control element to control power supply.
It relates to a temperature control device that uses a SCR (hereinafter referred to as SCR), and has improved fail-safe features such as self-triggering of the SCR to prevent unsafe operation due to failure of the power control element.

従来、負荷への電力を制御する電力制御素子と
してSCRを用いた場合、正常制御時は負荷電流
として半波電流が流れるが、SCRがシヨートす
ると全波電流が流れるので、SCRのシヨート故
障時に全波電流、半波電流の波形の違いを識別し
て電源遮断器、例えば電流ヒユーズ等を溶断して
回路を保護する方式が実用化され、それなりの効
果を発揮している。しかし、SCRがダイオード
的な故障を発生すると、いわゆる自己トリガ状態
の故障を発生すると、SCRの正常特作時とほぼ
同一の半波電流が負荷に流れるので、もはや、従
来の波形識別方法での故障検出はできない。従つ
てこの故障時は、SCRの制御信号が無くても導
通を続け、負荷の温度が異常に上昇し、ヤケド、
火災、感電など人体に危害を与える結果となる。
Conventionally, when an SCR is used as a power control element to control power to a load, a half-wave current flows as the load current during normal control, but a full-wave current flows when the SCR shorts, so the full-wave current flows when the SCR shorts. A system that protects circuits by distinguishing between the waveforms of wave current and half-wave current and blowing power circuit breakers, such as current fuses, has been put into practical use and has shown some effectiveness. However, when an SCR develops a diode-like failure, or a so-called self-trigger failure, a half-wave current that is almost the same as when the SCR is in normal operation flows through the load, making it no longer possible to use conventional waveform identification methods. Failure detection is not possible. Therefore, when this fault occurs, conduction continues even if there is no SCR control signal, and the load temperature rises abnormally, causing burns and
This may result in harm to the human body such as fire or electric shock.

従来は上記の如くSCRがダイオード的な故障
を生じると、それによつてもたらされる異常状
態、例えば負荷の異常温度上昇(過熱)を検知し
て安全を図るようにしており、いわゆる間接的な
検出であるため、安全性の面で不安があつた。
Conventionally, when a diode-like failure occurs in an SCR as described above, safety is ensured by detecting the resulting abnormal state, such as an abnormal temperature rise (overheating) in the load. This is so-called indirect detection. Because of this, I was concerned about safety.

本発明は、負荷への給電を直接または間接的に
制御するSCR等の電力制御素子の端子電圧と、
電力制御素子のオン・オフを制御するセンサ出力
とのロジツクにより、上記電力制御素子の自己ト
リガーの故障を直接的に検出して安全性の向上を
図るようにしたものである。本発明の方式は、特
にSCRの自己トリガーを検知するものとして有
効である。
The present invention relates to a terminal voltage of a power control element such as an SCR that directly or indirectly controls power supply to a load,
The self-trigger failure of the power control element is directly detected by logic with the sensor output that controls on/off of the power control element, thereby improving safety. The method of the present invention is particularly effective for detecting self-triggering of SCR.

以下、本発明の実施例について、図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の実施例としての電気毛布や電
気敷布の概要を示している。第1図において、1
は交流100ボルト電源に接続するための電源プラ
グ、2はコントローラボツクス、3は被加熱体
で、電気毛布では毛布、電気敷布では敷布であ
る。4は接続コード、5はコネクタ、6はヒー
タ、7は被加熱体3の温度を検出するために配置
された温度センサ、8は電源スイツチ、9は被加
熱体3の温度を設定する温度設定つまみ、10は
被加熱体3の温度を第6図の如く2つの制御モー
ドに切替えるスイツチである。2つの制御モード
とは、1つは、被加熱体3の温度を常に一定温度
となるようコントロールする比制制御モードであ
り、他の1つは、被加熱体3の温度が所定の温度
幅でスイングするヒステリシスコントロールモー
ドである。11は強目盛運転を開始するためのス
イツチであり、このスイツチの選択操作により第
7図の如く2つの制御モードが選択される。その
1つは、温度設定つまみ9の設定温度のいかんに
かかわらず所定の期間、強目盛の温度で被加熱体
3が加熱され、その後、温度設定つまみ9で設定
された温度に復帰して温度制御するハイホールド
モードである。他の1つは、前記のハイホールド
機能のない制御、すなわち温度設定つまみ9で設
定された温度で制御するノーマルモードである。
12は電源パイロツトランプ、13はヒータ6に
通電されているときに点灯するパイロツトランプ
である。
FIG. 1 shows an outline of an electric blanket or electric sheet as an embodiment of the present invention. In Figure 1, 1
is a power plug for connecting to an AC 100 volt power source, 2 is a controller box, and 3 is a heated object, which is a blanket for an electric blanket and a sheet for an electric bed. 4 is a connection cord, 5 is a connector, 6 is a heater, 7 is a temperature sensor arranged to detect the temperature of the heated object 3, 8 is a power switch, 9 is a temperature setting for setting the temperature of the heated object 3 A knob 10 is a switch for switching the temperature of the heated object 3 between two control modes as shown in FIG. One of the two control modes is a ratio control mode in which the temperature of the heated object 3 is always controlled to be a constant temperature, and the other is a ratio control mode in which the temperature of the heated object 3 is controlled within a predetermined temperature range. It is a hysteresis control mode that swings with. Reference numeral 11 denotes a switch for starting strong scale operation, and by operating this switch, two control modes are selected as shown in FIG. One is that the object to be heated 3 is heated at a high scale temperature for a predetermined period regardless of the temperature set by the temperature setting knob 9, and then the temperature returns to the temperature set by the temperature setting knob 9 and the temperature increases. It is a high hold mode to control. The other one is control without the above-mentioned high hold function, that is, a normal mode in which control is performed at the temperature set by the temperature setting knob 9.
12 is a power pilot lamp, and 13 is a pilot lamp that lights up when the heater 6 is energized.

第2図は本発明の一実施例における電気回路の
全体を示している。第2図において、1は電源プ
ラグ、8は電源スイツチ、14は温度ヒユーズで
ある。15は電源のノイズフイルタ部で、チヨー
クコイル16、コンデンサ17、サージアブゾー
バ18で構成される。12は電源パイロツトラン
プ、64はランプ12の補護抵抗である。19は
制御電源VCCを得る回路であり、ダイオード2
0、抵抗21,22、コンデンサ23,24、ゼ
ナーダイオード25から構成される。26は温度
設定回路であり、温度設定つまみ9の設定により
抵抗値が変るボリユーム27、制限抵抗28で構
成される。29は温度検出回路で、パルストリガ
素子としてのネオンランプ30、コンデンサ3
1、抵抗32、パルストランス33、温度センサ
7で構成される。温度センサ7は第3図に示すよ
うな構成であり、芯線39に巻線36をコイル状
に巻き、その外周をプラスチツクサーミスタから
なる感温材38で被覆し、その外周に巻線37を
巻き、表皮40でもつて被覆した紐状センサであ
る。巻線36と37の層間インピーダンスZ7は、
温度により感温材38の特性が変り、第5図のよ
うな特性となる。この温度検出回路29において
は、温度調節ボリユーム27で決定される設定抵
抗RX(ボリユーム27の値R27と制限抵抗28の
値R28の和、RX=R27+R28)と温度センサ7のイ
ンピーダンスZ7とによつて電圧が分割され、巻線
36と37の層間電圧VZ7がネオンランプ30の
放電開始電圧VBOより大となるとき、つまりVBO
<VZ7のとき、ネオンランプ30がトリガし、コ
ンデンサ31と抵抗32を介してパルストランス
33から出力が出る。このときは被加熱体3の温
度が低いときである。VBO>VZ7のときはネオン
ランプ30がトリガしない。このときは被加熱体
3の温度が高いときである。41はコントロール
の主体となる制御回路であり、集積回路(以下単
にICとする)で構成されている。このICは1〜
16で示すピンを備えている。抵抗42はACライ
ン電圧を検知してIC41の交流同期をとるもの
である。強目盛保持用スイツチの接点56′,5
6″は、強目盛保持つまみ11を引くことにより
閉じる構成であり、IC41の3ピンに接続され
る。43は後述するサイリスタ47のトリガ用
C・R回路で、抵抗44とコンデンサ45から構
成される。トリガ用C・R回路43においては、
温度検出回路29の出力(被加熱体の温度が設定
値より低いときの出力)をIC41の2ピンで受
け、そして14ピンからでる出力によつて抵抗44
を介してコンデンサ45を充電する。その後、
ACライン電圧が正サイクルに向いゼロ電圧をよ
ぎるゼロポイントで、13ピンを介して放電し、12
ピンよりサイリスタ47のゼロクロスのトリガを
行う。46はゲート抵抗、47はヒータ6をドラ
イブするサイリスタである。ヒータ6は第4図に
示すような構成であり、芯線51にヒータ線48
をコイル状に巻き、その外周を熱溶融性樹脂50
でもつて被覆し、その外周に安全線49をコイル
状に巻き、表皮52でもつて被覆した紐状ヒータ
である。このヒータ6が何らかのアクシデントで
異状高温になると、樹脂50が溶けてヒータ線4
8と安全線49が接触する。すると、第2図のA
点−ヒータ線48−接触部−安全線49−抵抗5
5−B点の回路に大きな電流が流れて抵抗55が
発熱し、温度ヒユーズ14を加熱して溶断し、電
源を止める保安動作を行う。正常なときには、抵
抗55−安全線49−温度センサ7−温度設定ボ
リユーム27の回路に温度検知信号の微少電流が
流れているが、この電流では抵抗55は発熱する
にいたらない。次に強目盛保持の解除機能に関す
る構成について説明すると、IC41の10ピンは
強目盛保持機能の解除出力端子であり、ゲート抵
抗53とサイリスタ54がトリガされると、コイ
ル56が通電され、これにより、強目盛保持用ス
イツチの接点56′,56″が開路する。次にサイ
リスタ47の自己トリガ状態の保安動作に関連す
る構成について説明すると、57は抵抗であり、
ヒータ6をドライブするサイリスタ47の端子電
圧をチエツクするものである。温度検出回路29
の出力が無く、したがつてIC41の2ピンにも
入力が無いにもかかわらず、サイリスタ47が半
波導通している状態は、サイリスタ47が自己ト
リガしている状態であり、危険である。この状態
のとき、サイリスタ47の端子電圧を抵抗57を
介してIC41の15ピンで受け、IC41内で論理
演算して11ピンによりサイリスタ58のトリガ出
力を出す。これによりサイリスタ58は導通し、
抵抗59が発熱し、温度ヒユーズ14を加熱して
溶断し、電源を止める保安動作を行う。次にサイ
リスタ47が完全なシヨート故障を起こしたとき
の保安機能について説明すると、このときヒータ
6には過大な電力が印加されて危険であるから、
ダイオード61を介して抵抗62には負の半サイ
クルの電圧が印加され、それによつて抵抗62が
発熱し、温度ヒユーズ14を加熱して溶断し、電
源を止める。
FIG. 2 shows the entire electrical circuit in one embodiment of the present invention. In FIG. 2, 1 is a power plug, 8 is a power switch, and 14 is a temperature fuse. Reference numeral 15 denotes a noise filter section of the power supply, which is composed of a choke coil 16, a capacitor 17, and a surge absorber 18. 12 is a power pilot lamp, and 64 is a supplementary resistor for the lamp 12. 19 is a circuit that obtains the control power supply V CC , and the diode 2
0, resistors 21 and 22, capacitors 23 and 24, and Zener diode 25. Reference numeral 26 denotes a temperature setting circuit, which is composed of a volume 27 whose resistance value changes depending on the setting of the temperature setting knob 9, and a limiting resistor 28. 29 is a temperature detection circuit, which includes a neon lamp 30 as a pulse trigger element and a capacitor 3.
1, a resistor 32, a pulse transformer 33, and a temperature sensor 7. The temperature sensor 7 has a structure as shown in FIG. 3, in which a winding 36 is wound around a core wire 39 in the form of a coil, the outer periphery of the winding 36 is covered with a temperature-sensitive material 38 made of a plastic thermistor, and a winding 37 is wound around the outer periphery of the winding 36. , is a string-like sensor covered with an epidermis 40. The interlayer impedance Z 7 of windings 36 and 37 is
The characteristics of the temperature-sensitive material 38 change depending on the temperature, resulting in characteristics as shown in FIG. In this temperature detection circuit 29, a setting resistance R x determined by the temperature adjustment volume 27 (the sum of the value R 27 of the volume 27 and the value R 28 of the limiting resistor 28, R x = R 27 + R 28 ) and the temperature sensor 7 The voltage is divided by the impedance Z7 of
<V Z7 , the neon lamp 30 is triggered and an output is output from the pulse transformer 33 via the capacitor 31 and resistor 32. At this time, the temperature of the heated body 3 is low. When V BO > V Z7 , neon lamp 30 does not trigger. At this time, the temperature of the heated object 3 is high. Reference numeral 41 denotes a control circuit which is the main body of control, and is composed of an integrated circuit (hereinafter simply referred to as IC). This IC is 1~
It has pins marked 16. The resistor 42 detects the AC line voltage and synchronizes the IC 41 with AC. Strong scale holding switch contacts 56', 5
6'' has a configuration that is closed by pulling the strong scale holding knob 11, and is connected to pin 3 of the IC 41. 43 is a C/R circuit for triggering a thyristor 47, which will be described later, and is composed of a resistor 44 and a capacitor 45. In the trigger C/R circuit 43,
The output of the temperature detection circuit 29 (output when the temperature of the heated object is lower than the set value) is received at pin 2 of IC41, and the output from pin 14 is applied to resistor 44.
The capacitor 45 is charged via. after that,
At the zero point, where the AC line voltage goes into the positive cycle and crosses zero voltage, it discharges through pin 13 and 12
The zero cross of the thyristor 47 is triggered from the pin. 46 is a gate resistor, and 47 is a thyristor that drives the heater 6. The heater 6 has a configuration as shown in FIG.
is wound into a coil shape, and the outer periphery is covered with hot melt resin 50
This is a string-like heater in which a safety wire 49 is wound around the outer periphery in a coil shape, and a skin 52 is also wrapped around the outer periphery. If this heater 6 becomes abnormally high temperature due to some kind of accident, the resin 50 will melt and the heater wire 4 will melt.
8 and the safety line 49 come into contact. Then, A in Figure 2
Point - Heater wire 48 - Contact part - Safety wire 49 - Resistance 5
A large current flows through the circuit at point 5-B, causing the resistor 55 to generate heat, which heats and blows out the temperature fuse 14, thereby performing a safety operation of shutting off the power supply. Under normal conditions, a small current of a temperature detection signal flows through the circuit of the resistor 55, the safety wire 49, the temperature sensor 7, and the temperature setting volume 27, but this current does not cause the resistor 55 to generate heat. Next, to explain the configuration related to the strong scale retention release function, pin 10 of the IC 41 is the release output terminal for the strong scale retention function, and when the gate resistor 53 and thyristor 54 are triggered, the coil 56 is energized. , the contacts 56' and 56'' of the strong scale holding switch are opened.Next, the configuration related to the safety operation of the self-triggered state of the thyristor 47 will be explained. 57 is a resistor;
This is to check the terminal voltage of the thyristor 47 that drives the heater 6. Temperature detection circuit 29
The state in which the thyristor 47 is conducting half-wave even though there is no output and therefore no input to the second pin of the IC 41 is a dangerous state in which the thyristor 47 is self-triggering. In this state, the terminal voltage of the thyristor 47 is received at the 15th pin of the IC 41 via the resistor 57, a logical operation is performed within the IC 41, and a trigger output for the thyristor 58 is outputted from the 11th pin. As a result, the thyristor 58 becomes conductive.
The resistor 59 generates heat, heats the temperature fuse 14, blows it out, and performs a safety operation to shut off the power. Next, we will explain the safety function when the thyristor 47 causes a complete shot failure. At this time, excessive power is applied to the heater 6, which is dangerous.
A negative half-cycle voltage is applied to the resistor 62 via the diode 61, which causes the resistor 62 to generate heat, which heats and blows the temperature fuse 14, stopping the power supply.

第8図はIC41の制御ブロツクを示したもの
である。第8図においてIC41内は2点鎖線で
囲んでいる。また、IC41の外付部品のうち、
本発明の要旨と関係ない部品は省略している。第
8図において、Aはリセツト部、Bはゼロパルス
発生部であり、IC制御のタイムベースとなるAC
ライン電圧のゼロクロス電圧を抵抗42を介して
検知し、ゼロクロスパルスをつくる。Cは波形整
形部で、温度センサ7の出力をパルストランス3
3を介してパルスで受け、指定の波形に整形す
る。Dは2ビツト分周部で、波形整形部Cの温度
検知出力を入力とし、ACライン電圧の正に向う
ゼロクロス時、あるいは負に向うゼロクロス時
に、サイリスタ47のトリガパルスをつくる。E
は充電アンプ部で、抵抗44を介してコンデンサ
45に充電する。Fは放電アンプ部で、コンデン
サ45に蓄積した電荷を13ピンより取り込んで12
ピンより放電してサイリスタ47をトリガする。
Gはヒステリシスコントロール切替部で、ヒステ
リシス制御を選択した時に閉じるスイツチ10か
らの信号を4ピンより受ける。Hはヒステリシス
コントロールロジツク部であり、第6図に示す時
間ΔtAだけ2ビツト分周部Dを停止させ、サイ
リスタ47のトリガを止めて被加熱体3の温度ス
イングを付加する。IはT形フリツプフロツプを
n段連結して構成した第1のカウンタであり、前
述のヒステリシスコントロールロジツク部Hで説
明したΔtA時間だけ電源周波数を計数し、この
期間はサイリスタ47を止める。そしてカウンタ
Iがタイムアツプすると、リセツト部Aよりヒス
テリシスコントロールロジツク部Hをリセツトし
て、再びサイリスタ47にトリガを与える。Kは
T形フリツプフロツプを2段連結して構成した第
2のカウンタであり、後述の強目盛保持の期間Δ
Aを決定する。Jは強目盛保持切替部である。
強目盛保持つまみ11を操作すると、接点5
6′,56″が閉じる。接点56′の閉路により温
度設定用のボリユーム27が短絡されるから、ボ
リユーム27の設定を問わず最高温度の設定状態
となる。また接点56の閉路を3ピンより受け
て、強目盛保持切替部Jはヒステリシス制御用の
カウンタIと強目盛保持用のカウンタKとを直結
状態にし、そのカウンタIとKとでもつて第7図
の強保持時間ΔtHの計数を行う。また強目盛保
持切替部Jは、ヒステリシス制御の運転中であつ
ても、強目盛保持にセツトすると、第7図の如く
強目盛運転中はヒステリシスコントロール切替部
Gの機能が失なわれ、比例制御になるようにす
る。Lは強目盛保持用の記憶器である。この記憶
器Lは第1のカウンタIを強目盛保持の下位カウ
ンタとしても共用するためのものであり、強目盛
セツト時は第1カウンタIがタイムアツプした信
号を記憶器Lで記憶し、強目盛保持用の第2カウ
ンタKに入力が入るよう構成される。Mは強目盛
保持の解除用出力アンプであり、このアンプ出力
でサイリスタ54がトリガされ、コイル56によ
つて強日盛保持用の接点56′と56″が開路す
る。また、サイリスタ47のダイオード故障の検
出すなわち自己トリガの検出は、サイリスタ47
の端子電圧を検出する端子電圧検出部Nと波形整
形部Cとのロジツクで行う。例えば、波形整形部
Cの出力が無いのに、電圧検出部Nの入力電圧が
無いときは、異常(自己トリガ状態)であるの
で、電源の正サイクルの適当な位相でスイツチす
るタイミング検知器Oと同期して、このタイミン
グで出力が出て、自己トリガアンプPで増幅され
る。この出力でサイリスタ58がトリガされ、抵
抗59の発熱で温度ヒユーズ14が溶断される。
FIG. 8 shows the control block of IC41. In FIG. 8, the inside of IC41 is surrounded by a two-dot chain line. Also, among the external parts of IC41,
Components unrelated to the gist of the present invention are omitted. In Fig. 8, A is a reset section, B is a zero pulse generation section, and AC is the time base for IC control.
A zero-crossing voltage of the line voltage is detected via a resistor 42 to generate a zero-crossing pulse. C is a waveform shaping section that converts the output of the temperature sensor 7 into a pulse transformer 3.
3 in the form of pulses and shaped into a specified waveform. D is a 2-bit frequency divider which inputs the temperature detection output of the waveform shaping section C and generates a trigger pulse for the thyristor 47 when the AC line voltage goes positive or goes negative. E
is a charging amplifier section that charges a capacitor 45 via a resistor 44. F is a discharge amplifier section, which takes in the charge accumulated in the capacitor 45 from pin 13 and outputs it to 12
The thyristor 47 is triggered by discharging from the pin.
G is a hysteresis control switching unit which receives a signal from the switch 10, which is closed when hysteresis control is selected, from pin 4. H is a hysteresis control logic section, which stops the 2-bit frequency dividing section D for the time Δt A shown in FIG. I is a first counter constructed by connecting n stages of T-type flip-flops, and counts the power supply frequency for the time Δt A described in the above-mentioned hysteresis control logic section H, and the thyristor 47 is stopped during this period. When the counter I times up, the reset section A resets the hysteresis control logic section H and gives a trigger to the thyristor 47 again. K is a second counter constructed by connecting two stages of T-type flip-flops, and has a strong scale holding period Δ, which will be described later.
Determine tA . J is a strong scale holding switching section.
When the strong scale holding knob 11 is operated, contact 5
6' and 56'' are closed. Since the temperature setting volume 27 is short-circuited by the closing of the contact 56', the maximum temperature is set regardless of the setting of the volume 27. Also, the closing of the contact 56 is closed from the 3rd pin. In response, the strong scale holding switching unit J directly connects the counter I for hysteresis control and the counter K for strong scale holding, and uses the counters I and K to count the strong holding time Δt H shown in FIG. In addition, if the strong scale holding switching unit J is set to strong scale holding even during hysteresis control operation, the function of the hysteresis control switching unit G will be lost during strong scale operation as shown in FIG. Proportional control.L is a memory for holding strong scale.This memory L is for sharing the first counter I as a lower counter for holding strong scale. At time, the signal of the time-up of the first counter I is stored in the memory L, and the input is input to the second counter K for holding the strong scale.M is an output amplifier for canceling the strong scale holding; The thyristor 54 is triggered by the amplifier output, and the coil 56 opens the contacts 56' and 56'' for maintaining the high temperature. Furthermore, detection of a diode failure of the thyristor 47, that is, detection of self-triggering, is performed using the thyristor 47.
This is performed using the logic of a terminal voltage detection section N and a waveform shaping section C, which detect the terminal voltage of . For example, if there is no output from the waveform shaping section C but no input voltage from the voltage detection section N, it is an abnormality (self-triggered state), so the timing detector O switches at an appropriate phase of the positive cycle of the power supply. An output is generated at this timing and is amplified by the self-trigger amplifier P. This output triggers the thyristor 58, and the heat generated by the resistor 59 blows out the temperature fuse 14.

第9図は本電気回路のロジツクダイアグラムを
示す。第8図の各ブロツクA〜Qは、第9図にお
いて破線で囲つている。第9図において、G1
G28はIILプロセスで作られるゲートであり、入力
はトランジスタのベースと等価であり、出力はオ
ープンコレクタ形のマルチトランジスタ形であ
る。RS1〜RS5はリセツト・セツト形のフリツプ
フロツプであり、これもIILプロセスで作られ
る。TはT形のフリツプフロツプであり、入力は
、出力はQ,として示している。また、実線
の四角いブロツクで示すa〜Qは、通常のバイポ
ーラ構成で作られるアナログ回路である。第9図
によりロジツクの説明をする前に、前記a〜Qま
でのバイポーラ部について説明する。
FIG. 9 shows a logic diagram of the present electrical circuit. Each block A to Q in FIG. 8 is surrounded by a broken line in FIG. In FIG. 9, G 1 ~
G28 is a gate made using the IIL process, the input is equivalent to the base of a transistor, and the output is an open collector multi-transistor type. RS 1 to RS 5 are reset-set type flip-flops, which are also made using the IIL process. T is a T-shaped flip-flop, the input is shown as Q, and the output is shown as Q. Further, a to Q shown by solid square blocks are analog circuits made with a normal bipolar configuration. Before explaining the logic with reference to FIG. 9, the bipolar sections a to Q will be explained.

まず、リセツト部Aの制御電源VCCによるリセ
ツト電圧の検知回路aについて説明する。第10
図と第11図はその回路例を示し、第12図はそ
の動作の波形を示す。第10図、第11図におい
て、1ピンの制御電源VCCをOVから上昇させて
行くと、トランジスタa5はある閾値VRSまではオ
フで、このVRSを越えるとオン領域に入る。この
閾値VRSは、トランジスタa2〜a4のベース・エミ
ツタ電圧VBEとすると、VRS=3×VBEの電圧と
なる。第10図の回路においてトランジスタa4
a5はカレントミラー回路を構成しており、VCC
RSとなる点から抵抗a1に電流I1が流れ始め、こ
の電流I1とほぼ同じ電流がトランジスタa5のコレ
クタ・エミツタ間に引き込まれる。第11図の回
路は、第10図の回路のカレントミラーをカレン
トアンプとして作動させるため、トランジスタa4
を抵抗a6に変えたものである。
First, the reset voltage detection circuit a using the control power supply V CC of the reset section A will be explained. 10th
The figure and FIG. 11 show an example of the circuit, and FIG. 12 shows the waveform of its operation. In FIGS. 10 and 11, when the control power supply V CC of pin 1 is increased from OV, the transistor a 5 is off until a certain threshold value V RS , and when this V RS is exceeded, it enters the on region. This threshold value V RS becomes a voltage of V RS =3×V BE , where the base-emitter voltage V BE of the transistors a 2 to a 4 is taken as V RS . In the circuit of FIG. 10, transistor a 4 ,
a5 constitutes a current mirror circuit, and V CC
A current I 1 begins to flow through the resistor a 1 from the point where V RS is reached, and a current approximately equal to this current I 1 is drawn between the collector and emitter of the transistor a 5 . The circuit in Figure 11 operates the current mirror in the circuit in Figure 10 as a current amplifier, so transistor a 4
is changed to resistor a6 .

第12図にこの動作を示す。電源スイツチ8を
投入すると、電源部19のコンデンサ23,24
により制御電源VCCは第12図AのvCCの如く時
間と共に上昇する。前記VRSをリセツト電圧とす
ると、時間tR2までは、第12図B波形の如くト
ランジスタa5はオフであり、この時間tR2を過ぎ
るとvCC>VRSとなるため、トランジスタa5は時
間Δtで完全にオンとなる。いまロジツク部の動
作電圧をVLとすると、ロジツク部は時間tR1
正常動作に入るが、この期間はトランジスタa5
よりリセツトされており、かつ時間tR2になると
トランジスタa5がオンして、ロジツク部のリセツ
トが解除される。また、カウントミラーからカレ
ントアンプにすると、第12図Bの波形に示すご
とく、トランジスタa5のスイツチング時間Δtは
短縮されて、良好な動作を示す。
FIG. 12 shows this operation. When the power switch 8 is turned on, the capacitors 23 and 24 of the power supply section 19
As a result, the control power supply V CC rises with time as shown by V CC in FIG. 12A. Assuming that V RS is the reset voltage, transistor a 5 is off until time t R2 as shown in the waveform B in FIG . It is completely turned on at time Δt. Now, if the operating voltage of the logic section is V L , the logic section enters normal operation at time t R1 , but during this period it is reset by transistor a5 , and at time t R2 , transistor a5 turns on. , the reset of the logic section is released. Furthermore, when a current amplifier is used instead of a count mirror, the switching time Δt of transistor a5 is shortened, as shown in the waveform of FIG. 12B, and good operation is exhibited.

第13図はリセツト電圧検知回路aの別の回路
例であり、トランジスタa7,a8によつて構成する
差動アンプにより、リセツトの閾電圧VRSはトラ
ンジスタa2,a3,a4で得ており、この電圧VRS
と、抵抗a13,a14の分割電圧により定まるvCC
検知し、トランジスタa5の動作を決定する。
FIG. 13 shows another circuit example of the reset voltage detection circuit a, in which the reset threshold voltage V RS is determined by the differential amplifier formed by the transistors a 7 and a 8 by the transistors a 2 , a 3 , and a 4 . and this voltage V RS
and v CC determined by the divided voltage of resistors a 13 and a 14 are detected, and the operation of transistor a 5 is determined.

要するにリセツト電圧検知回路aは、パワー
(電源)のオンから制御電源VCCの電圧上昇vCC
を検知し、制御電源VCCが設定された閾値VRS
り低い状態では、トランジスタa5をオフさせて、
ロジツク部のリセツトを行う。
In short, the reset voltage detection circuit a detects the voltage rise of the control power supply V CC from the time when the power is turned on .
is detected, and when the control power supply V CC is lower than the set threshold V RS , transistor a5 is turned off,
Reset the logic section.

次にゼロパルス発生部Bのゼロ電圧検知回路b
について説明する。第14図はその回路例を示
し、第15図はその動作の波形を示す。第14図
の回路は、16ピンと5ピン間に電源電圧VACが印
加されたとき、電源電圧VACがゼロ電圧をクロス
する近傍で、第15図の波形「b14のVCE
「b19のVCE」を得ようとするものである。第1
5図の電源電圧VACがゼロ電圧である時間t0を基
準として、第14図の回路の動作を説明する。16
ピンに加わる電源電圧VACが正に向かい始める
と、トランジスタb11のコレクタエミツタ間に第
15図の「b11のICE」に示す電流が流れ始め
る。このときの電源電圧VACはトランジスタb11
のベース電圧、すなわ抵抗b7でバイアスされるト
ランジスタb8のベースエミツタ電圧VBESをバイ
アス電圧として、トランジスタb11のベース・エ
ミツタ電圧VBEを加えた、2VBE≒VBE+VBES
越えた時である。この時間ΔtPは下式で示され
る。
Next, zero voltage detection circuit b of zero pulse generation section B
I will explain about it. FIG. 14 shows an example of the circuit, and FIG. 15 shows the waveforms of its operation. In the circuit shown in Figure 14, when the power supply voltage V AC is applied between the 16th pin and the 5th pin, the waveforms "b14's V CE " and "b19's V CE " shown in FIG. The purpose is to obtain ``V CE ''. 1st
The operation of the circuit in FIG. 14 will be described with reference to time t 0 when the power supply voltage V AC in FIG. 5 is at zero voltage. 16
When the power supply voltage V AC applied to the pin starts to go positive, a current shown as "I CE of b 11 " in FIG. 15 begins to flow between the collector and emitter of transistor b 11 . The power supply voltage V AC at this time is transistor b 11
That is, the base-emitter voltage V BES of transistor b 8 biased by resistor b 7 is used as the bias voltage, and the base-emitter voltage V BE of transistor b 11 is added, exceeding 2V BE ≒ V BE + V BES It's time. This time Δt P is expressed by the following formula.

ΔtP=1/2π・sin-12VBE/VAC 但しは電源周波数である。 Δt P =1/2π·sin −1 2V BE /V AC However, it is the power supply frequency.

このトランジスタb11のICEにより、トランジ
スタb12を介して、トランジスタb13とb14で構成さ
れるカレントミラーがオンし、第15図の「b14
のVCE」なる動作となる。その後、電源電圧VAC
がピーク値を越えて負に向い始めて、時間t1の直
前まで、すなわちVAC≧2VBEまでトランジスタ
b14はオンを継続する。その後VAC<2VBEとなる
と、トランジスタb14はオフするので、第15図
の「b14のVCB」波形の如くになる。なおトラン
ジスタb10はトランジスタb11と対でカレントミラ
ーを構成している。参考までに、カレントミラー
とは、抵抗b1に流れるベース電流IBと、抵抗b3
に流れれるコレクタ電流ICとがほぼIB≒IC
なるものである。b20は波形整形用の回路で、ト
ランジスタb14のスイツチング速度を高めるため
に挿入したものであり、後述する第16図、第1
7図に示すような構成となつており、この回路の
入力電圧位相と出力電圧位相とは同相となる構成
にしている。次に第15図の電源電圧VACが時間
t1を基準としてゼロ電圧から負に向かい始める
と、トランジスタb15のベース電圧は、トランジ
スタb18のベース電圧、すなわち前述のバイアス
電圧VBESに保持されている。トランジスタb15
ベース・エミツタ電圧をVBEとすると、VBE>V
BES、VBES−VBE=−ΔVBEのときには次のよう
に動作する。すなわちトランジスタb15は前記|
AC|>|ΔVBE|となるときオンする。このと
きのトランジスタb15のベース電流は、制御電源
CCより抵抗b7を通り、トランジスタb15のベー
スからエミツタを通り、抵抗b1を介して、電源V
ACに流出する。この時間が、時間t1を基準として
ΔtN遅れたときである。従つてトランジスタb15
のコレクタには第15図の「b15のICE」なる電
流が流れ、カウントミラーを構成するトランジス
タb16,b17とb18,b19がそれぞ作動し、第15図
の「b1のVCE」電圧となる波形が得られる。この
状態は、時間t2の直前まで継続される。また、V
BE=VBES、VBES−VBE=0のときには次のよう
に動作する。トランジスタb15とb18のVBEが同じ
であるから、VAC=OV時点でトランジスタb15
動作するので、第15図の時間ΔtNはΔtN=O
となる。すなわちt1および、t2時間で第15図の
「b15のICE」、「b19のVCE」となる動作を行う。
そして、VBE<VBES、VBES−VBE=+ΔVBE
ときには、VBE>VBES、VBES−VBE=−ΔVBE
のときとは逆に、第15図の時間ΔtNがt1時間
より左、すなわち前にくい込むことになる。しか
し第15図のΔtP時間まで進むことはない。
This ICE of transistor b 11 turns on the current mirror composed of transistors b 13 and b 14 via transistor b 12 , and "b 14" in FIG.
The operation is ``V CE ''. After that, the power supply voltage V AC
begins to go negative beyond its peak value until just before time t 1 , i.e. until V AC ≥2V BE
b 14 remains on. Thereafter, when V AC <2V BE , the transistor b 14 is turned off, resulting in a waveform like the "V CB of b 14 " waveform in FIG. 15. Note that the transistor b 10 and the transistor b 11 constitute a current mirror in pair. For reference, a current mirror consists of a base current I B flowing through a resistor b 1 and a resistor b 3
The collector current I C flowing in the current I B is approximately I B ≒ I C . b 20 is a waveform shaping circuit inserted to increase the switching speed of transistor b 14 , and is shown in Fig. 16 and 1, which will be described later.
The configuration is as shown in FIG. 7, and the input voltage phase and output voltage phase of this circuit are in the same phase. Next, the power supply voltage V AC in Figure 15 is
When starting to go negative from zero voltage with t 1 as a reference, the base voltage of the transistor b 15 is held at the base voltage of the transistor b 18 , that is, the aforementioned bias voltage V BES . If the base-emitter voltage of transistor b15 is VBE , then VBE >V
When BES , V BES -V BE =-ΔV BE, the operation is as follows. That is, transistor b 15 is the above |
Turns on when V AC |>|ΔV BE |. At this time, the base current of the transistor b 15 flows from the control power supply V CC through the resistor b 7 , from the base of the transistor b 15 to the emitter, and through the resistor b 1 to the power supply V
Drains into AC . This time is delayed by Δt N with respect to time t 1 . Therefore transistor b 15
A current called "I CE of b 15 " in FIG. 15 flows through the collector of "b 15 I CE " in FIG . A waveform with a voltage of ``V CE '' is obtained. This state continues until just before time t2 . Also, V
When BE = V BES and V BES - V BE = 0, the operation is as follows. Since the V BE of transistors b 15 and b 18 are the same, transistor b 15 operates at the time of V AC =OV, so the time Δt N in FIG. 15 becomes Δt N =O
becomes. That is, at times t 1 and t 2 , the operations of "I CE at b 15 " and "V CE at b 19 " in FIG. 15 are performed.
Then, when V BE <V BES , V BES - V BE = +ΔV BE , V BE > V BES , V BES - V BE = -ΔV BE
Contrary to the case of , the time Δt N in FIG. 15 is to the left, that is, to the front, of the time t 1 . However, it does not advance to the time Δt P shown in FIG. 15.

要するにトランジスタb14,b19は第15図のよ
うにスイツチングする。そして、その出力波形は
さらに第16図、第17図に示す波形整形部
b20,b21により整形される。
In short, transistors b 14 and b 19 switch as shown in FIG. 15. The output waveform is further processed by the waveform shaping section shown in FIGS. 16 and 17.
It is formatted by b 20 and b 21 .

第16図に示す回路では、トランジスタb14
マルチコレクタとし、ゲートG30を含むRSフリツ
プフロツプ(ゲートG31とG32で構成)で波形整形
することで、ゲートG31の出力はシヤープな波形
となる。
In the circuit shown in Fig. 16, the transistor b14 is a multi-collector, and the waveform is shaped by an RS flip-flop (consisting of gates G31 and G32 ) including the gate G30 , so that the output of the gate G31 has a sharp waveform. Become.

第17図に示す回路は、波形整形部b20とし
て、IIL構成のアンプを用いる例であり、インジ
エククタ抵抗b21、トランジスタb22とb23で構成さ
れるゲートと、この電流を増幅するトランジスタ
b24とb25で構成されるアンプとからなる。
The circuit shown in FIG. 17 is an example in which an amplifier with an IIL configuration is used as the waveform shaping section b 20 , and includes an injector resistor b 21 , a gate composed of transistors b 22 and b 23 , and a transistor that amplifies this current.
It consists of an amplifier consisting of B24 and B25 .

次に波形整形部Cのパルス検知回路cについて
説明する。第18図はその回路例を示し、第19
図はその動作の波形を示す。第18図において、
被熱体3の温度が低いと、検知線7の巻線36と
37の層間のインピーダンスZ7が高い。従つて第
19図の電源電圧VACが規定の電圧まで上昇する
と、検知線7の層間電圧VZ7がネオンランプ30
の放電開始電圧VBOより高くなると、ネオンラン
プ30がトリガする。よつて、パルストランス3
3の2次巻線35には、第19図のtp波形のパル
スが得られる。トランス33において、電源電圧
ACが負の半サイクルにあるときのネオンランプ
30のトリガパルスが1次巻線から2次巻線に伝
達されるときに正負反転して、2次巻線には、t
P1波形の如く正電圧のパルスが得られるよう巻線
の極性を設定している。従つて電源電圧VACが負
サイクルにあるときに温度検知する構成になつて
おり、正サイクルに発生するtP2波形は負電圧と
なるので、それ以後の動作には関係がなく、無効
となる。パルス電圧tP1が第18図の2ピン、5
ピン間に加わるので、エミツタフオロアのトラン
ジスタC3がオンし、これによりトランジスタ
C4,C5から成るカレントミラーが動作する。つ
まり第19図の如く時間ΔtPだけトランジスタ
C5がオンすることになる。パルスtP2は負の電圧
であり、このパルスtP2はトランジスタC6、抵抗
C1を通つて流れ、トランジスタC3は逆バイアス
されるので、トランジスタC5はオンしない。な
お第19図の時間t3〜t4までは、ネオンランプ3
0がトリガしない状態を示しており、トランジス
タC5はオンしない。
Next, the pulse detection circuit c of the waveform shaping section C will be explained. Fig. 18 shows an example of the circuit, and Fig. 19 shows an example of the circuit.
The figure shows the waveform of that operation. In Figure 18,
When the temperature of the heated body 3 is low, the impedance Z 7 between the windings 36 and 37 of the detection wire 7 is high. Therefore, when the power supply voltage V AC in FIG. 19 rises to a specified voltage, the interlayer voltage V Z7 of the detection line 7 increases
The neon lamp 30 is triggered when the discharge starting voltage V BO becomes higher than that of the neon lamp 30 . Therefore, pulse transformer 3
In the secondary winding 35 of No. 3, a pulse having the tp waveform shown in FIG. 19 is obtained. In the transformer 33, when the trigger pulse of the neon lamp 30 when the power supply voltage V AC is in the negative half cycle is transmitted from the primary winding to the secondary winding, the positive and negative are reversed, and the secondary winding ,t
The polarity of the winding is set to obtain a positive voltage pulse like the P1 waveform. Therefore, the configuration is such that the temperature is detected when the power supply voltage V AC is in the negative cycle, and the tP2 waveform generated in the positive cycle becomes a negative voltage, so it has no relation to subsequent operations and is invalid. . Pulse voltage t P1 is applied to pins 2 and 5 in Figure 18.
is applied between the pins, so the emitter follower transistor C3 turns on, which turns on the transistor C3.
A current mirror consisting of C 4 and C 5 operates. In other words, as shown in Figure 19, the transistor
C5 will turn on. The pulse t P2 is a negative voltage, and this pulse t P2 is connected to the transistor C 6 , the resistor
flows through C 1 and transistor C 3 is reverse biased, so transistor C 5 is not turned on. In addition, from time t 3 to t 4 in FIG. 19, neon lamp 3
0 indicates a non-triggering state, and transistor C5 is not turned on.

要するに第18図のパルス検知回路cは、電源
電圧VACの負サイクルで発生するパルスtP1を有
効な温度検出信号として受けるものである。
In short, the pulse detection circuit c in FIG. 18 receives the pulse t P1 generated in the negative cycle of the power supply voltage V AC as an effective temperature detection signal.

サイリスタ47のトリガ用のアンプE,Fにつ
いて説明する。第20図はその回路例を示す。第
20図において、ゲートG10の出力が「0」に落
ち込むと、抵抗E1,E2がバイアスされてオン
し、抵抗44を介してコンデンサ45に充電され
る。そして、電源電圧VACがゼロ電圧をクロスす
る時に、ゲートG11が一瞬「0」に落ち込むこと
で、アンプFは、抵抗F1,F2を通じてトランジ
スタF5,F6がバイアスされてオンする。この動
作により、コンデンサ45に蓄積された電荷がパ
ルス状で一瞬放電され、12ピンを通じてサイリス
タ47がトリガされる。後述するが、ゲートG10
よりコンデンサ45に充電されているときはゲー
トG11は「1」であり、放電信号は入らない構成
となつている。
The amplifiers E and F for triggering the thyristor 47 will be explained. FIG. 20 shows an example of the circuit. In FIG. 20, when the output of gate G 10 drops to "0", resistors E 1 and E 2 are biased and turned on, and capacitor 45 is charged via resistor 44. Then, when the power supply voltage V AC crosses zero voltage, the gate G 11 momentarily drops to "0", and the amplifier F is turned on by biasing the transistors F 5 and F 6 through the resistors F 1 and F 2 . . By this operation, the charge accumulated in the capacitor 45 is momentarily discharged in a pulsed manner, and the thyristor 47 is triggered through the 12th pin. As will be explained later, Gate G 10
When the capacitor 45 is fully charged, the gate G11 is "1" and no discharge signal is input.

次にヒステリシスコントロール切替部Gと、強
目盛保持切替部Jとの切替検知回路g,jとにつ
いて説明する。第21図はヒステリシスコントロ
ール切替部Gの回路例を示し、第22図は強目盛
保持切替部Jの回路例を示す。第21図におい
て、抵抗g1,g2,g3とトランジスタg4,g5とでカ
レントミラーを構成している。ヒステリシスコン
トロール切替スイツチ10を閉路すると、トラン
ジスタg5がオフし、ヒステリシス制御モードに設
定される。第22図に示す強目盛保持切替部Jの
回路構成は、第21図のヒステリシスコントロー
ル切替部Gと全く同じである。強目盛保持用スイ
ツチの接点56″を閉路すると、トランジスタ2
5がオフされる。
Next, the switching detection circuits g and j between the hysteresis control switching section G and the strong scale holding switching section J will be explained. FIG. 21 shows a circuit example of the hysteresis control switching section G, and FIG. 22 shows a circuit example of the strong scale maintenance switching section J. In FIG. 21, resistors g 1 , g 2 , g 3 and transistors g 4 , g 5 constitute a current mirror. When the hysteresis control changeover switch 10 is closed, the transistor g5 is turned off and the hysteresis control mode is set. The circuit configuration of the strong scale holding switching section J shown in FIG. 22 is exactly the same as the hysteresis control switching section G shown in FIG. When the contact 56'' of the strong scale holding switch is closed, the transistor 2
5 is turned off.

次に自己トリガ出力アンプPと、強目盛保持の
解除出力のアンプMとについて説明する。第23
図は自己トリガ出力アンプPの回路例を示す。第
23図において、ゲート25の出力が「0」に落
ち込むと、トランジスタp5,p6がオンして、11ピ
ンを通じてサイリスタ58がトリガされる。な
お、強目盛保持の解除出力のアンプMの回路構成
は第23図と同じであるので、説明を省略する。
Next, the self-trigger output amplifier P and the strong scale hold release output amplifier M will be explained. 23rd
The figure shows a circuit example of a self-trigger output amplifier P. In FIG. 23, when the output of gate 25 falls to "0", transistors p 5 and p 6 are turned on and thyristor 58 is triggered through pin 11. The circuit configuration of the amplifier M for outputting strong scale hold release is the same as that shown in FIG. 23, so a description thereof will be omitted.

次にサイリスタ47の自己トリガ検出部の電圧
検出回路Nと、検出タイミング回路Oとについて
説明する。第24図は両回路例を示し、第25図
はその動作の波形を示す。第24図において、電
圧検出回路Nはサイリスタ47がオンしている
か、オフしているかをチエツクするもので、抵抗
n1,n2とトランジスタn3,n4,n5,n6,n7から構
成されている。トランジスタn5がオンすると、15
ピンと5ピンの間の電圧ΔVaは、トランジスタ
n4,n5,n6の3個のベース・エミツタ電圧を3VBE
とすると、下式のようになる。
Next, the voltage detection circuit N and detection timing circuit O of the self-trigger detection section of the thyristor 47 will be explained. FIG. 24 shows examples of both circuits, and FIG. 25 shows waveforms of their operation. In FIG. 24, the voltage detection circuit N checks whether the thyristor 47 is on or off.
It consists of transistors n 1 , n 2 and transistors n 3 , n 4 , n 5 , n 6 , n 7 . When transistor n 5 turns on, 15
The voltage ΔVa between pin and pin 5 is the voltage between the transistor
The three base-emitter voltages of n 4 , n 5 , n 6 are set to 3V BE
Then, the formula becomes as below.

ΔVa≧3VBE 一方、サイリスタ47がオンしたときのサイリ
スタ47のアノードとカソード間の順電圧ドロツ
プVFは、VF<3VBEとなるよう設定される。従
つて第25図に示すように、サイリスタ47がオ
フ(ゲートに信号が入らない)のとき、電源電圧
ACがトランジスタn4のスレツシユホールド電圧
3VBEを越える時間ΔtCの間、トランジスタn4
は第25図「n4のICE」に示すごとくコレクタ電
流が流れる。これにより、トランジスタn7のコレ
クタ電圧は第25図の「n7のVCE」に示すごとく
「0」となる。また、電源電圧VACが負に向つて
ゼロ電圧をよぎる時間t1よりΔtC時間前まで
「n7のVCE」は「0」である。次に、サイリスタ
47がオンすると、第25図のt2〜t3時間で示す
ように、トランジスタn4,n7はオフであり、「n7
のVCE」を保持する。また、自己トリガのタイミ
ング検出回路Oにおいては、16ピンに電源電圧V
ACが加わる。差動アンプを構成するトランジスタ
O11,O12の基準電圧は、抵抗O3とO4の分割中点
電圧VSTであつて、このVSTはトランジスタのベ
ース・エミツタ電圧をVBEとすると、2.5VBE
STである。トランジスタO8のベース・エミツ
タ電圧VBEを抵抗O3とO4(O3=O4)とで分割し
て0.5VBEとしている。従つて電源電圧VACによ
る16ピンの電圧が電圧VSTを越える時間で、トラ
ンジスタO12、カレントミラーを構成するトラン
ジスタO13,O14と同じくカレントミラーを構成
するトランジスタO15,O16がオンする。この状
態を第25図の時間ΔtSとして表示している。
16ピンの電圧は、第9図にも示すようにゼロクロ
ス発生器Bの入力ともなつている。従つて第15
図に示すように電源電圧VACがVAC>2VBEを越
える時点から、第14図に示す抵抗b1を通つて電
流がゼロクロス発生器Bへ分流するので、16ピン
と5ピンの電圧は、第25図に示すように2VBE
からなだらかに上昇する。この電圧が第25図に
示す2.5VBE(トランジスタO11,O12で構成され
る差動アンプのフレツシユホールド電圧VSTを意
味する)を越える時間が、ΔtSとなる。この回
路においては、ΔtS>ΔtCとなるように設定す
る必要がある。
ΔVa≧3V BE On the other hand, the forward voltage drop V F between the anode and cathode of the thyristor 47 when the thyristor 47 is turned on is set so that V F <3V BE . Therefore, as shown in FIG. 25, when the thyristor 47 is off (no signal is applied to the gate), the power supply voltage V AC is equal to the threshold voltage of the transistor n4 .
During the time Δt C exceeding 3V BE , a collector current flows through the transistor n 4 as shown in FIG. 25, “I CE of n 4 ”. As a result, the collector voltage of transistor n7 becomes "0" as shown in "V CE of n7 " in FIG. Further, "V CE of n7 " is "0" until a time Δt C before time t 1 when the power supply voltage V AC crosses zero voltage toward the negative side. Next, when the thyristor 47 is turned on, the transistors n 4 and n 7 are off, as shown from time t 2 to t 3 in FIG .
V CE ” is maintained. In addition, in the self-trigger timing detection circuit O, the power supply voltage V is connected to pin 16.
AC is added. Transistors that make up a differential amplifier
The reference voltage for O 11 and O 12 is the voltage at the midpoint of the division between resistors O 3 and O 4 , V ST , and if the base -emitter voltage of the transistor is V BE , then 2.5 V BE =
VST . The base-emitter voltage V BE of the transistor O 8 is divided by the resistors O 3 and O 4 (O 3 =O 4 ) to give 0.5 V BE . Therefore, during the time when the voltage at pin 16 due to the power supply voltage V AC exceeds the voltage V ST , transistors O 12 and transistors O 13 and O 14 , which form the current mirror, as well as transistors O 15 and O 16 , which form the current mirror, are turned on. do. This state is indicated as time Δt S in FIG. 25.
The voltage at pin 16 also serves as the input to zero cross generator B, as shown in FIG. Therefore, the 15th
As shown in the figure, from the point in time when the power supply voltage V AC exceeds V AC >2V BE , the current is shunted to the zero cross generator B through the resistor b 1 shown in Figure 14, so the voltages at pins 16 and 5 are 2V BE as shown in Figure 25
It rises gently from The time during which this voltage exceeds 2.5V BE (meaning the fresh-hold voltage V ST of the differential amplifier composed of transistors O 11 and O 12 ) shown in FIG. 25 becomes Δt S. In this circuit, it is necessary to set Δt S >Δt C.

次に多段の第1カウンタIの中間出力を取り出
す回路Qについて説明する。第26図はその回路
例を示す。第26図において、第1カウンタIは
T形フリツプフロツプTIをn段連結したもので
あり、TI1〜TIxのブロツクと、TIy〜TIoのブ
ロツクとに2分している。このカウンタIにおい
て、一方のブロツクの出力QIxと他方のブロツク
の入力Tyを直結すれば、直結形のカウンタとな
る。しかし、回路の機能をチエツクするとき、カ
ウンタの段数が多いと、1段目のに高速度の矩
形波を入れても、最終段の出力QIoが出てくるに
は時間がかかり過ぎる問題がある。そこでチエツ
ク時は、8ピン、9ピン間を切り離し、への入
力でカウンタTI1〜TIxまでの動作チエツク(8
ピンの出力で判定)と、9ピンに矩形波を入れ
て、カウンタTIy〜TIoまでの動作チエツク(Q
Ioの出力で判定)とを、それぞれ単独で行い、動
作の確認時間を短かくするために、この回路Qが
カウンタIの中程に挿入される。第26図におい
て、トランジスタq4,q5は定電圧源を構成するよ
うになつている。トランジスタq6は出力バツフア
となつており、トランジスタq7,q8は入力バツフ
アとなつており、トランジスタq7,q8はカレント
ミラー構成となつている。
Next, a circuit Q for taking out the intermediate output of the multi-stage first counter I will be explained. FIG. 26 shows an example of the circuit. In FIG. 26, the first counter I is formed by connecting T-type flip-flops T I in n stages, and is divided into two blocks: T I1 to T Ix and T Iy to T Io . In this counter I, if the output Q Ix of one block is directly connected to the input Ty of the other block, it becomes a directly connected counter. However, when checking the function of a circuit, if the number of counter stages is large, even if a high-speed rectangular wave is input to the first stage, it will take too long for the output QIo of the final stage to appear. be. Therefore, when checking, disconnect pins 8 and 9, and check the operation of counters T I1 to T Ix (8
Check the operation of counters T Iy to T Io by inputting a square wave to pin 9
This circuit Q is inserted in the middle of the counter I in order to independently perform the determination based on the output of Io and to shorten the time required to check the operation. In FIG. 26, transistors q 4 and q 5 constitute a constant voltage source. Transistor q 6 serves as an output buffer, transistors q 7 and q 8 serve as input buffers, and transistors q 7 and q 8 have a current mirror configuration.

次に、主として第9図を参照しながら制御動作
について説明する。
Next, the control operation will be explained mainly with reference to FIG.

まず、第6図に示す比例制御モードの動作につ
いて説明する。このときヒステリシスコントロー
ル切替スイツチ10は開路、強目盛保持用スイツ
チの接点56′,56″は開路である。この状態で
電源スイツチ8を投入し、被加熱体3の温度が低
いと、第27図に示す運転動作を行う。まず第9
図のゼロパルス発生部BのゲートG13によつて、
第27図に示す如くゲートG13が「O」のとき、
波形整形部CのフリツプフロツプRS1がリセツト
される。すなわち電源電圧VACが正の半サイクル
の期間と、負サイクルの僅かの期間、継続してリ
セツトされる。その後、温度センサ7からのパル
スtP1が発生すると、フリツプフロツプRS1がセ
ツトされる。このとき、フリツプフロツプRS1
出力が「1」→「0」に変化するので、ゲート
G9は「0」→「1」、ゲートG10は「1」→
「0」となる。ゲートG10の「0」によりアンプE
がオンして、抵抗44を通じてコンデンサ45に
充電を始める。すなわち温度センサ7によつてネ
オンランプ30のトリガが入つてからコンデンサ
45に充電を開始する。そして電源電圧VACが負
電圧から正電圧に向う時間t2の直前でゲートG13
が「1」→「0」に転じ、これにより再びフリツ
プフロツプRS1はリセツトされる。このリセツト
によりフリツプフロツプRS1の出力は「0」→
「1」に復帰する。従つてゲートG33で反転された
信号「1」→「0」が、T形フリツプフロツプT
の入力に加わるので、TフリツプフロツプTの
出力Qは入力の立ち下りのエツジで「0」→
「1」に反転する。このTフリツプフロツプTの
出力Qが「1」になることで、ゲートG11の出力
は「0」となり、ゲートG10を「1」としてコン
デンサ45への充電を止め、かつ、放電アンプF
を作動させて12ピンに出力を出す。そして、時間
t2を越えて電源電圧VACが正電圧に入つた直後
に、ゲートG12が「0」→「1」となるからゲー
トG14,G15のワイヤーアンドの出力が「1」→
「0」に落ち込む。このワイヤーアンドの出力が
「1」の期間はΔTである。すなわちゲートG12
共に「0」の期間となる。このΔTの期間を過ぎ
てもT形フリツプフロツプTの出力Qは「1」で
あるが、ゲートG14,G15のアンドが「0」である
ため、ゲートG11は「1」となり、コンデンサ4
5の放電を止める。従つて12ピンの出力は、時間
t2近傍の電源電圧VACのゼロクロス点でΔT2だけ
発生してサイリスタ47をトリガし、サイリスタ
47の導通によつてヒータ48に通電する。また
ゲートG11がΔT時間の後、「0」→「1」に復帰
するので、ゲートG10の出力は「1」→「0」と
なり、再び抵抗44を介してコンデンサ45に充
電を始める。そして電源電圧VACが正電圧から負
電圧に向う時間t3近傍で、再びゼロクロスパルス
ΔT、およびフリツプフロツプRS2の出力とゲ
ートG14の出力とのアンド出力が発生する。時間
t3になる直前でゲートG14,G15のアンド出力が
「0」→「1」となるので、T形フリツプフロツ
プTの出力Q「1」のロツクがはづれ、ゲート
G11は「0」に落ち込んで、再びコンデンサ45
の放電を行う。このときゲートG10が「0」→
「1」となるので、コンデンサ45への放電は止
められる。同時にフリツプフロツプRS2の出力
とゲートG14の出力とのアンド出力も「0」→
「1」となる。この出力がさらにT形フリツプフ
ロツプTの出力QとアンドされてゲートG4に加
わるので、ゲートG4は「1」→「0」、ゲート
G33は「0」→「1」となり、T形フリツプフロ
ツプTの入力に加わる。そして、時間t3を越え
てからΔT時間の後、再びフリツプフロツプRS2
の出力とゲートG14の出力とのアンド出力が
「1」→「0」に落ち込むので、ゲートG4
「0」→「1」、ゲートG33は「1」→「0」にな
る。このゲートG33の立ち下りのエツジでT形フ
リツプフロツプTの出力Qは「1」→「0」に戻
る。すなわち、T形フリツプフロツプTはフリツ
プフロツプRS1のセツト、リセツト信号で1カウ
ントし、次に前記T形フリツプフロツプTのセツ
ト出力Qと、電源電圧VACが負に向うゼロクロス
パルスΔTのアンドで2カウントして元に戻る、
いわゆる2分周動作を行う。別な表現をすると、
電源電圧VACが正または負のいづれか1つのサイ
クルで温度の検出を行い、この信号により電源電
圧VACが正または負に向うゼロの時点で、2ビツ
トのサイリスタのトリガパルスを出す。第9図の
サイリスタ47としてSCRを用いているが、機
器によつてトライアツク(TRIAC)を用いると
きに好都合である。次に第27図において時間t5
〜t8までは、被加熱体3の温度が設定値より上昇
し、センサー7からのネオンランプ30のトリガ
パルスが無い状態を示している。このときフリツ
プフロツプRS1はリセツトされ続けているので、
前述の動作は行なわない。また、ゲートG10
「1」であり、コンデンサ45には充電されない
し、かつ、T形フリツプフロツプの出力Qも
「0」であり、ゲートG11も「1」なので、放電ア
ンプFも不動作である。従つて、12ピンの電圧は
「0」となつている。被加熱体3の温度が下り、
再びネオンランプ30がトリガを始めると、前述
の動作を行い、サイリスタ47をトリガしてヒー
タ48への通電を行う。これら一連の動作によ
り、第6図の比例制御モードの温度制御が達成で
きる。
First, the operation in the proportional control mode shown in FIG. 6 will be explained. At this time, the hysteresis control changeover switch 10 is open, and the contacts 56' and 56'' of the strong scale holding switch are open.In this state, the power switch 8 is turned on, and if the temperature of the heated body 3 is low, as shown in FIG. Carry out the driving operations shown in Figure 9.
By the gate G13 of the zero pulse generator B in the figure,
As shown in FIG. 27, when gate G13 is "O",
Flip-flop RS1 of waveform shaping section C is reset. That is, the power supply voltage V AC is continuously reset during the positive half cycle and for a short period of the negative cycle. Thereafter, when the pulse t P1 from the temperature sensor 7 occurs, the flip-flop RS 1 is set. At this time, the output of flip-flop RS 1 changes from "1" to "0", so the gate
G 9 is "0" → "1", gate G 10 is "1" →
It becomes "0". Amplifier E due to “0” of gate G10
turns on and starts charging the capacitor 45 through the resistor 44. That is, charging of the capacitor 45 is started after the neon lamp 30 is triggered by the temperature sensor 7. Then, just before the time t 2 when the power supply voltage V AC changes from a negative voltage to a positive voltage, the gate G 13
changes from "1" to "0", and the flip-flop RS1 is reset again. Due to this reset, the output of flip-flop RS 1 becomes "0" →
Returns to "1". Therefore, the signal "1" → "0" inverted by the gate G33 is transferred to the T-type flip-flop T.
Therefore, the output Q of T flip-flop T becomes "0" at the falling edge of the input →
Reverse to "1". When the output Q of this T flip-flop T becomes "1", the output of the gate G11 becomes "0", and the gate G10 is set to "1", stopping the charging of the capacitor 45 and discharging the discharge amplifier F.
Activate and output to pin 12. And time
Immediately after the power supply voltage V AC exceeds t 2 and enters a positive voltage, the gate G 12 changes from “0” to “1”, so the output of the wire AND of gates G 14 and G 15 changes from “1” →
It drops to "0". The period during which the output of this wire AND is "1" is ΔT. That is, the gate G12 is both "0" during the period. Even after this period of ΔT, the output Q of the T-type flip-flop T remains "1", but since the AND of gates G 14 and G 15 is "0", the gate G 11 becomes "1", and the capacitor 4
Stop the discharge of 5. Therefore, the output of pin 12 is the time
ΔT 2 is generated at the zero cross point of the power supply voltage V AC near t 2 to trigger the thyristor 47, and the heater 48 is energized by the conduction of the thyristor 47. Further, since the gate G 11 returns from "0" to "1" after the ΔT time, the output of the gate G 10 changes from "1" to "0" and starts charging the capacitor 45 via the resistor 44 again. Then, near time t3 when the power supply voltage V AC changes from a positive voltage to a negative voltage, a zero cross pulse ΔT and an AND output between the output of the flip-flop RS 2 and the output of the gate G 14 are generated again. time
Immediately before t 3 , the AND outputs of gates G 14 and G 15 change from "0" to "1", so the output Q "1" of T-type flip-flop T is unlocked, and the gate
G 11 drops to "0" and capacitor 45 again
discharge. At this time, gate G 10 is “0” →
Since it becomes "1", the discharge to the capacitor 45 is stopped. At the same time, the AND output between the output of flip-flop RS 2 and the output of gate G 14 is also "0" →
It becomes "1". This output is further ANDed with the output Q of the T-type flip-flop T and is applied to the gate G4 , so the gate G4 changes from "1" to "0" and the gate
G33 changes from "0" to "1" and is added to the input of the T-type flip-flop T. Then, after time ΔT after exceeding time t 3 , the flip-flop RS 2
Since the AND output between the output of the gate G14 and the output of the gate G14 falls from "1" to "0", the gate G4 changes from "0" to "1", and the gate G33 changes from "1" to "0". At the falling edge of the gate G33 , the output Q of the T-type flip-flop T returns from "1" to "0". That is, the T-type flip-flop T counts 1 with the set and reset signals of the flip-flop RS1 , and then counts 2 with the AND of the set output Q of the T-type flip-flop T and the zero-cross pulse ΔT in which the power supply voltage V AC goes negative. and return to the original
A so-called frequency divider operation is performed. Expressed differently,
Temperature is detected in one cycle when the power supply voltage V AC is positive or negative, and based on this signal, a 2-bit thyristor trigger pulse is issued at the time of zero when the power supply voltage V AC goes positive or negative. Although an SCR is used as the thyristor 47 in FIG. 9, it is convenient when a TRIAC is used depending on the device. Next, in Fig. 27, time t 5
Until t8 , the temperature of the heated object 3 rises above the set value and there is no trigger pulse for the neon lamp 30 from the sensor 7. At this time, flip-flop RS 1 continues to be reset, so
The above operation is not performed. Furthermore, since the gate G10 is "1" and the capacitor 45 is not charged, and the output Q of the T-type flip-flop is also "0" and the gate G11 is also "1", the discharge amplifier F is also inoperative. It is. Therefore, the voltage at pin 12 is "0". The temperature of the heated body 3 decreases,
When the neon lamp 30 starts to trigger again, the above-described operation is performed to trigger the thyristor 47 and energize the heater 48. Through these series of operations, temperature control in the proportional control mode shown in FIG. 6 can be achieved.

次に第6図に示すヒステリシス制御モードにつ
いて説明する。このときヒステリシスコントロー
ル切替スイツチ10は閉路される。スイツチ10
の閉路によりゲートG19は「1」→「0」、ゲート
G20は「0」→「1」となる。またゲートG1もす
でに「1」であるから、ゲートG3は「0」→
「1」となり、ゲートG22も「1」→「0」となつ
て、ヒステリシス制御用の第1のカウンタのリセ
ツトがはづれる。同時に、ヒステリシスコントロ
ールロジツク部HのフリツプフロツプRS3,RS4
もゲートG5が「0」→「1」となつて、リセツ
トが解除される。ヒステリシス制御モードの動作
状態を説明するに当つては第9図と第28図を参
照し、第28図の時間t1を説明の起点とする。時
間t1〜t5までは、第27図で説明した回路動作を
行い、12ピンの出力はサイリスタ47をトリガす
るにたる出力が出ており、そのためヒータ48に
通電がなされている。すなわちパルストリガ素子
30からパルスtPが発生しているので、被加熱
体3の温度が上昇している過程である。そして、
被加熱体3の温度が設定値に到達すると、ネオン
ランプ30がトリガされなくなり、今まで周期的
に発生していたパルスtP2が消滅する。このパル
スの消滅を検知して、時間t5で被加熱体3の温度
が設定値に達したと判断し、12ピンからサイリス
タ47へのゲート出力を止め、ヒータ48への通
電を止める。しかしながら被加熱体3の温度は、
若干オーバシユートするので、ある期間はパルス
は出ない。そして被加熱体3の温度が下り始め、
所定の温度まで下る。すなわち設定温度TSある
いは温度のデイフアレンシヤルΔTSを予め設定
したときは、TS−ΔTSまで下る。すると、再び
時間T8近傍でネオンランプ30がトリガされ、
パルスtP3が発生する。この時間TDは被加熱体
3の構成と温度によつて定まる時間である。なお
第28図の時間TDは電源電圧VACの数サイクル
相当であるが、これは説明用であつて実際はもつ
と長い。そして、再びパルスtP3が発生すると、
第1カウンタIがパルスtP3を検知して計数す
る。第1カウンタIの計数時間はサイリスタ47
のトリガを継続して止める。この第1カウンタI
のタイムアツプ出力で、サイリスタ47のゲート
出力のロツクをはずし、再びサイリスタ47のト
リガを繰返す。ヒステリシスコントロール切替ス
イツチ10を閉じている時間は、上記の動作を繰
返す。この動作により第6図に示す温度スイング
ΔTDが得られる。第28図に上記動作のタイム
チヤートを示す。第28図において時間t5〜t6
では電源電圧VACの負電圧でパルスtPが出ない
ので、波形整形部cのフリツプフロツプRS1はセ
ツトされず、フリツプフロツプRS1の出力は
「1」を継続するから、2ビツト分周用のT形フ
リツプフロツプTも不動作である。そして、時間
t6を越えてΔtP時間遅れてゲートG12が「0」→
「1」になるので、ゲートG6はフリツプフロツプ
S1の出力とT形フリツプフロツプTの出力
とゲートG12の出力とのアンドが入力となり、
「1」→「0」に落ち込む。このゲートG6により
フリツプフロツプRS3がセツトされ、フリツプフ
ロツプRS3の出力Qは「0」→「1」、ゲートG8
は「1」→「0」となり、T形フリツプフロツプ
の出力Qは「0」にロツクされる。よつてゲート
G11は無条件に「1」となるから、放電アンプF
はオフし、12ピンからサイリスタ47へのトリガ
出力は「0」となる。次に時間t7〜t8の電源電圧
ACが負電圧にある期間に、被加熱体3の温度が
下り、ネオンランプ30からパルスtP3が発生す
ると、フリツプフロツプRS1がセツトされ、フリ
ツプフロツプRS1の出力Qが「0」→「1」とな
る。このときフリツプフロツプRS3の出力Qは
「1」で待機中のため、ゲートG7は「1」→
「0」に落ち、この出力でフリツプフロツプRS4
がセツトされ、フリツプフロツプRS4の出力Qが
「0」→「1」となる。そして、時間t9近傍の電
源電圧VACが負に向うゼロクロス点で、フリツプ
フロツプRS2の出力がΔT時間だけ「0」→
「1」になる。従つてフリツプフロツプRS4の出
力Qが「1」であり、フリツプフロツプRS2の出
力が「0」→「1」となるので、ゲートG21
出力、すなわちヒステリシスコントロールカウン
タ用の第1カウンタIにおける初段フリツプフロ
ツプTI1の入力は、ΔTだけ一瞬「0」に落ち
込む。この入力の「1」→「0」に落ち込むエ
ツジで、初段カウンタTI1の出力Qが「0」→
「1」に変る。次に時間t11の電源電圧VACが負に
向かうゼロクロスで、再び初段フリツプフロツプ
I1の入力Tが「1」→「0」に落ち込むので、
初段フリツプフロツプTI1の出力Qは「1」→
「0」に戻り、2分周動作を行う。第1カウンタ
Iは、第9図の如く、多段カウンタであるから、
前述の分周動作を順次繰返す。そして、時間tn、
すなわち、最終n段目のフリツプフロツプTIo
タイムアツプする時間が経過すると、時間tnの直
前で初段フリツプフロツプTI1の入力が「1」
→「0」に落ち込むエツジで最終段フリツプフロ
ツプTIoの出力Qが「0」→「1」となり、タイ
ムアツプする。この最終段フリツプフロツプTI1
の出力Qが「1」となることで、第1カウンタI
のTI1〜TIZまでリセツトがかかる。また同時に
ゲートG5の出力も「1」→「0」となり、ヒス
テリシスコントロールロジツク部Hのフリツプフ
ロツプRS3,RS4をリセツトされ、初期状態に戻
る。すなわちゲートG8が「0」→「1」に戻り
T形フリツプフロツプTの出力Qのロツクをはず
す。このリセツトがかかつている状態は、時間tn
+1の直前(時間ΔtNだけ前)まで続く。そし
てフリツプフロツプRS2の出力QとゲートG15
力とのアンドで構成される正のゼロクロスのパル
スΔT(電源電圧VACが負から正に向う状態)の
立ち上り、すなわち「0」→「1」の変化で、ゲ
ートG16が「1」→「0」、ゲートG23が「0」→
「1」となり、第1カウンタIの最終段フリツプ
フロツプTIoがリセツトされる。従つて最終段フ
リツプフロツプTIoの出Qが「1」→「0」に落
ち込むので、第1カウンタIのTI1〜TIZまでの
フリツプフロツプは、リセツトが解除される。す
なわち、時間tnからtn+1までの電源電圧VAC
負の半サイクル期間中継続してリセツトをかけ
て、確実に初期状態に戻すものである。また最終
段フリツプフロツプTIoにおいては、最終段フリ
ツプフロツプTIoの出力Qが「1」→「0」に落
ち込んだ時点で、ゲートG16の入力が「1」→
「0」になるので、最終段フリツプフロツプTnの
リセツトパルスは消滅する。いわゆるセルフリセ
ツト方式である。時間t9〜tnまでの時間が、ヒス
テリシスコントロール用の第1カウンタIの計数
時間TIである。時間TIが過ぎた後のtn〜tn+1
の期間に被加熱体3の温度が下つているので、パ
ルスtPoが発生しており、このパルスtPoを検知
して波形整形部cのフリツプフロツプRS1がセツ
トされ、正常の動作に戻る。そして、サイリスタ
47はトリガされてヒータ48に通電が始まる。
これら一連の動作を繰返すことで、第6図の被加
熱体3の温度スイングΔTDが得られる。なおヒ
ステリシスコントロール切替スイツチ10を開路
すれば、ゲートG20により第1カウンタIとヒス
テリシスコントロールロジツク部Hのフリツプフ
ロツプRS3,RS4がリセツトされ、比例制御モー
ドになる。
Next, the hysteresis control mode shown in FIG. 6 will be explained. At this time, the hysteresis control changeover switch 10 is closed. switch 10
Due to the closed circuit, gate G 19 changes from "1" to "0", and the gate
G 20 changes from "0" to "1". Also, since gate G 1 is already "1", gate G 3 is "0" →
The value becomes "1", the gate G22 also changes from "1" to "0", and the first counter for hysteresis control is reset. At the same time, the flip-flops RS 3 and RS 4 of the hysteresis control logic section H
Also, gate G5 changes from "0" to "1" and the reset is released. In explaining the operating state of the hysteresis control mode, reference will be made to FIG. 9 and FIG. 28, and time t1 in FIG. 28 will be used as the starting point of the explanation. From time t1 to time t5 , the circuit operates as described in FIG. 27, and the output from pin 12 is sufficient to trigger the thyristor 47, so that the heater 48 is energized. That is, since the pulse t P is generated from the pulse trigger element 30, the temperature of the heated object 3 is increasing. and,
When the temperature of the heated body 3 reaches the set value, the neon lamp 30 is no longer triggered and the pulse t P2 that has been occurring periodically disappears. When the extinction of this pulse is detected, it is determined that the temperature of the heated object 3 has reached the set value at time t5 , the gate output from pin 12 to the thyristor 47 is stopped, and the energization to the heater 48 is stopped. However, the temperature of the heated body 3 is
There is a slight overshoot, so no pulse is generated for a certain period of time. Then, the temperature of the heated body 3 begins to drop,
The temperature drops to the specified temperature. That is, when the set temperature T S or the temperature differential ΔT S is set in advance, the temperature decreases to T S -ΔT S. Then, the neon lamp 30 is triggered again near time T8 ,
A pulse t P3 is generated. This time T D is determined by the configuration and temperature of the heated object 3. Note that the time T D in FIG. 28 corresponds to several cycles of the power supply voltage V AC , but this is for illustration only and is actually quite long. Then, when pulse t P3 occurs again,
The first counter I detects and counts the pulse t P3 . The counting time of the first counter I is determined by the thyristor 47.
Continue to stop the trigger. This first counter I
At the time-up output, the gate output of the thyristor 47 is unlocked, and the triggering of the thyristor 47 is repeated again. The above operation is repeated while the hysteresis control changeover switch 10 is closed. Through this operation, a temperature swing ΔT D shown in FIG. 6 is obtained. FIG. 28 shows a time chart of the above operation. In FIG. 28, from time t5 to t6 , the power supply voltage V AC is negative and no pulse t P is generated, so the flip-flop R S1 of the waveform shaping section c is not set, and the output of the flip-flop R S1 is "1". , the T-type flip-flop T for 2-bit frequency division is also inoperative. And time
After exceeding t 6 and delaying by Δt P time, gate G 12 becomes “0” →
Since it becomes "1", the input of gate G6 is the AND of the output of flip-flop R S1 , the output of T-type flip-flop T, and the output of gate G12 .
“1” becomes depressed to “0”. The flip-flop R S3 is set by this gate G 6 , and the output Q of the flip-flop R S3 changes from "0" to "1", and the gate G 8
changes from "1" to "0", and the output Q of the T-type flip-flop is locked at "0". Yotsute gate
Since G 11 is unconditionally "1", the discharge amplifier F
is turned off, and the trigger output from pin 12 to thyristor 47 becomes "0". Next, during the period from time t 7 to t 8 when the power supply voltage V AC is at a negative voltage, the temperature of the heated object 3 decreases and the pulse t P3 is generated from the neon lamp 30, the flip-flop R S1 is set and the flip-flop R The output Q of S1 changes from "0" to "1". At this time, the output Q of the flip-flop RS 3 is "1" and is on standby, so the gate G 7 is "1" →
It falls to "0" and with this output the flip-flop R S4
is set, and the output Q of flip-flop R S4 changes from "0" to "1". Then, at the zero cross point where the power supply voltage V AC goes negative near time t 9 , the output of the flip-flop R S2 becomes "0" for a time ΔT →
It becomes "1". Therefore, the output Q of the flip-flop R S4 is "1" and the output of the flip-flop R S2 changes from "0" to "1", so the output of the gate G21 , that is, the first stage of the first counter I for the hysteresis control counter. The input of flip-flop T I1 momentarily drops to "0" by ΔT. At the edge of this input falling from "1" to "0", the output Q of the first stage counter T I1 becomes "0" →
Changes to "1". Next, at time t11 , when the power supply voltage V AC goes negative, the input T of the first stage flip-flop T I1 falls from "1" to "0" again.
The output Q of the first stage flip-flop T I1 is “1” →
It returns to "0" and performs a 2-frequency division operation. Since the first counter I is a multi-stage counter as shown in FIG.
The frequency division operation described above is repeated in sequence. and time tn,
That is, when the time for the final n-stage flip-flop T Io to time up has elapsed, the input of the first-stage flip-flop T I1 becomes "1" just before time tn.
→At the edge that falls to "0", the output Q of the final stage flip-flop T Io changes from "0" to "1" and a time-up occurs. This final stage flip-flop T I1
Since the output Q of becomes "1", the first counter I
A reset is applied from T I1 to T IZ . At the same time, the output of the gate G5 changes from "1" to "0", and the flip-flops R S3 and R S4 of the hysteresis control logic section H are reset, returning to the initial state. That is, the gate G8 returns from "0" to "1" and the output Q of the T-type flip-flop T is unlocked. The state in which this reset is applied is at time tn
It continues until just before +1 (time Δt N before). Then, the rise of a positive zero-cross pulse ΔT (state in which the power supply voltage V AC goes from negative to positive) consisting of the AND of the output Q of the flip-flop RS 2 and the output of the gate G 15, that is, the transition from "0" to "1". Due to the change, gate G 16 changes from “1” to “0” and gate G 23 changes from “0” to
It becomes "1", and the final stage flip-flop T Io of the first counter I is reset. Therefore, since the output Q of the final stage flip-flop T Io falls from "1" to "0", the flip-flops T I1 to T IZ of the first counter I are released from reset. That is, the reset is applied continuously during the negative half cycle period of the power supply voltage V AC from time tn to tn+1 to ensure that the initial state is returned. Furthermore, in the final stage flip-flop T Io , when the output Q of the final stage flip-flop T Io falls from "1" to "0", the input of the gate G16 changes from "1" to "0".
Since it becomes "0", the reset pulse of the final stage flip-flop Tn disappears. This is a so-called self-reset method. The time from time t 9 to time tn is the counting time T I of the first counter I for hysteresis control. tn~tn+1 after time T I has passed
Since the temperature of the heated body 3 has decreased during the period , a pulse t Po is generated, and upon detection of this pulse t Po , the flip-flop R S1 of the waveform shaping section c is set, and normal operation is resumed. Then, the thyristor 47 is triggered and the heater 48 starts to be energized.
By repeating these series of operations, the temperature swing ΔT D of the heated object 3 shown in FIG. 6 is obtained. Note that when the hysteresis control changeover switch 10 is opened, the first counter I and the flip-flops RS 3 and RS 4 of the hysteresis control logic section H are reset by the gate G 20 to enter the proportional control mode.

次に第7図に示す強目盛保持と、その解除動作
について説明する。第7図の波線で示すような目
盛温度TSTにすべく、温度設定つまみ9によりボ
リユーム27の抵抗値を設定する。次に強目盛の
保持を選択するつまみ11を引き、切替スイツチ
の接点56′,56″を閉路する。そして、電源ス
イツチ8を閉じて、運転に入つた状態から説明を
行う。このとき、ヒステリシスコントロール切替
スイツチ10は開路しており、比例制御モードと
する。強目盛保持の切替部JのゲートG17
「0」にセツトされ、ゲート18は「1」にセツ
トされる。このゲートG17により、強目盛保持用
の第2カウンタKのリセツトが解除される。ま
た、ゲートG18により記憶部Lのフリツプフロツ
プRS5のリセツトも解除される。ゲートG17によ
りゲートG8の入力も「0」にセツトされるか
ら、ゲートG8の出力は「1」を保持する。これ
によりT形フリツプフロツプTの出力Qはロツク
されず、サイリスタ47への出力が継続して供給
される比例制御モードとなる。換言すれば、仮に
ヒステリシスコントロール切替スイツチ10を閉
じてヒステリシス制御モードを選択していても、
強保持機能を選択すると、自動的に比例制御モー
ドになるよう構成している。第7図のBの波形が
この模様を示す。また、第1カウンタIは、ヒス
テリシスコントロール用カウンタ以外にも、強保
持カウンタの一部として使用するため、カウンタ
のスタートはヒステリシスコントロール用カウン
タのスタートと同じである。すなわち、第28図
に示すように、連続的にネオンランプ30からの
パルスtPがあり、設定温度(強目盛温度)に到
達すると、パルスtPが消滅し、次に入るパルス
P3を検知して、時間t9から第1カウンタIが分
周を始める。その後、時間tnからtn+1の間に、
第28図に示すように第1カウンタIの最終段フ
リツプフロツプTIoがタイムアツプし、Tn+1
時間よりΔtN時間前で、最終段フリツプフロツ
プTIoがリセツトされる。強目盛保持をセツトす
ると、ゲートG18は「0」→「1」となつている
から、この最終段フリツプフロツプTIoの出力Q
は、第2カウンタKの初段フリツプフロツプTK1
の入力に入る。第28図に示すように、最終段
フリツプフロツプTIoの出力Qが「1」→「0」
に落ち込むエツジで、第2カウンタKの初段フリ
ツプフロツプTK1の出力Qが「0」→「1」にな
り、ヒステリシスコントロール用の第1カウンタ
Iの出力がフリツプフロツプTK1に桁上げされた
ことになる。このフリツプフロツプTK1への桁上
げされた出力QによりゲートG24が「1」→
「0」となり、フリツプフロツプRS5がセツトさ
れる。フリツプフロツプRS5の出力が「1」→
「0」になることで、フリツプフロツプRS4のセ
ツト端子を「0」に保持してフリツプフロツプR
S4の出力Qを「1」に保持し、第1カウンタIへ
連続して負のゼロクロスパルスΔTが供給される
ようにする。またフリツプフロツプRS5の出力
が「0」なり、ゲートG16の入力および第1カウ
ンタIのリセツト端子Rをすべて「0」として、
カウンタへのリセツト信号が入るのを阻止する。
時間t5から前記動作の完了までがΔtA時間であ
り、ヒステリシス制御モードの計数時間と同じで
ある。そして初段フリツプフロツプTI1の入力
へは連続して負のゼロクロスパルスΔTが供給さ
れるので、計数が進み、最終段フリツプフロツプ
Ioの出力Qが「0」→「1」に変る時でも、リ
セツトはかからず(フリツプフロツプRS5でロツ
クしている)、計数は進む。そして、第2カウン
タKの最終段フリツプフロツプTKnが第7図に
示す時間TK経てからタイムアツプし、出力Qが
「0」→「1」になる。次にゲートG12が「0」→
「1」に変る電源電圧VACの正電圧のサイクル
で、最終段フリツプフロツプTKoの出力Qとゲー
トG12の出力とのアンド出力がゲートG27の入力に
加わるので、ゲートG27は「1」→「0」に落ち
込むことになり、アンプMが動作し、10ピンを通
じてサイリスタ54がトリガされる。そしてコイ
ル56に通電される。サイリスタ54のトリガは
ゲートG12により正の半サイクルのみトリガされ
るものであり、コイル56の励磁により強目盛保
持用スイツチの接点56′,56″が開路する。こ
れにより、つまみで設定したボリユーム27の抵
抗値で定まる温度に降下して行き、通常の温度調
整を行う。また接点56″の開路により強目盛保
持の切替部Jが元に復帰し、ゲートG17は「1」、
ゲートG18は「0」となるので、ゲートG17により
第2カウンタKはリセツトされ、初期状態に戻
る。
Next, the strong scale holding and the release operation shown in FIG. 7 will be explained. The resistance value of the volume 27 is set using the temperature setting knob 9 in order to obtain the scale temperature TST as shown by the dotted line in FIG. Next, pull the knob 11 that selects holding the strong scale, and close the contacts 56' and 56'' of the changeover switch. Then, close the power switch 8 and start operation. At this time, the hysteresis The control changeover switch 10 is open, and the proportional control mode is set.The gate G17 of the strong scale holding switching section J is set to "0", and the gate 18 is set to "1". This gate G17 releases the reset of the second counter K for holding the strong scale. Furthermore, the reset of the flip-flop R S5 of the storage section L is also released by the gate G18 . Since the input of gate G8 is also set to "0" by gate G17 , the output of gate G8 remains "1". As a result, the output Q of the T-type flip-flop T is not locked, and a proportional control mode is established in which the output to the thyristor 47 is continuously supplied. In other words, even if the hysteresis control switch 10 is closed and the hysteresis control mode is selected,
When the strong hold function is selected, the system automatically switches to proportional control mode. The waveform B in FIG. 7 shows this pattern. Further, since the first counter I is used as a part of the strong hold counter in addition to the counter for hysteresis control, the start of the counter is the same as the start of the counter for hysteresis control. That is, as shown in FIG. 28, there is a continuous pulse t P from the neon lamp 30, and when the set temperature (strong scale temperature) is reached, the pulse t P disappears, and the next pulse t P3 is detected. Then, the first counter I starts frequency division from time t9 . Then, between time tn and tn+1,
As shown in FIG. 28, the final stage flip-flop T Io of the first counter I times out and Tn+1
The final stage flip-flop T Io is reset at a time Δt N before the time. When strong scale maintenance is set, the gate G18 changes from "0" to "1", so the output Q of this final stage flip-flop T Io
is the first stage flip-flop T K1 of the second counter K
enter the input. As shown in FIG. 28, the output Q of the final stage flip-flop T Io changes from "1" to "0".
When the edge falls to , the output Q of the first stage flip-flop T K1 of the second counter K changes from "0" to "1", and the output of the first counter I for hysteresis control is carried up to the flip-flop T K1 . . The carried output Q to the flip-flop T K1 causes the gate G24 to become "1" →
It becomes "0" and flip-flop R S5 is set. Flip-flop R S5 output is “1” →
By becoming "0", the set terminal of flip-flop R S4 is held at "0" and flip-flop R
The output Q of S4 is held at "1" so that the negative zero cross pulse ΔT is continuously supplied to the first counter I. In addition, the output of the flip-flop R S5 becomes "0", and the input of the gate G16 and the reset terminal R of the first counter I are all set to "0".
Prevents the reset signal from entering the counter.
The period from time t 5 to the completion of the operation is Δt A time, which is the same as the counting time in the hysteresis control mode. Since the negative zero-crossing pulse ΔT is continuously supplied to the input of the first stage flip-flop T I1 , even when the counting progresses and the output Q of the final stage flip-flop T Io changes from "0" to "1", the reset is not performed. The count does not start (it is locked by the flip-flop RS 5 ) and the counting continues. Then, the final stage flip-flop TKn of the second counter K times out after the time TK shown in FIG. 7 has elapsed, and the output Q changes from "0" to "1". Next, gate G 12 is “0” →
During the positive voltage cycle of the power supply voltage V AC which changes to "1", the AND output of the output Q of the final stage flip-flop T Ko and the output of the gate G 12 is applied to the input of the gate G 27 , so that the gate G 27 becomes "1". ” → falls to “0”, amplifier M operates, and thyristor 54 is triggered through pin 10. Then, the coil 56 is energized. The thyristor 54 is triggered only in the positive half cycle by the gate G12 , and the excitation of the coil 56 opens the contacts 56' and 56'' of the strong scale holding switch. The temperature decreases to the value determined by the resistance value of G 17, and normal temperature adjustment is performed.Also, by opening the contact 56'', the strong scale holding switching section J returns to its original state, and the gate G 17 is set to ``1''.
Since the gate G18 becomes "0", the second counter K is reset by the gate G17 and returns to the initial state.

次にヒステリシスコントロール切替スイツチ1
0を閉路して、ヒステリシス制御モードで運転し
ている途中で、例えば第7図の時間tDで、強目
盛保持用スイツチの接点56′,56″を閉じたと
きの動作を説明する。このときヒステリシスコン
トロール用の第1カウンタIが計数している途中
で、強目盛保持用スイツチの接点56′,56″を
閉じると、前述のようにゲートG17が「1」→
「0」となり、第2カウンタKのリセツトがはず
れてカウント入力の待機状態となる。またゲート
G8の入力のロツクがはずれ、ゲートG8は「0」
→「1」となり、直ちにT形フリツプフロツプT
の出力Qで定まる状態でゲートG11が動き、アン
プFよりサイリスタ47がトリガされる。よつて
ヒータ48に通電され、第7図の時間tDより被
加熱体の温度が上昇を始める。またゲートG18
より、記憶部LのフリツプフロツプRS5のリセツ
トもはずれる。しかしながら、第1カウンタIは
計数を継続する。そして、第1カウンタIの最終
段フリツプフロツプTIoがタイムアツプすると、
第2カウンタKの初段フリツプフロツプTK1に桁
上げされ、初段フリツプフロツプTK1の出力Qが
「0」→「1」となる。この初段フリツプフロツ
プTK1の出力QによりフリツプRS5がセツトさ
れ、フリツプフロツプRS5の出力が「1」→
「0」となる。このとき前述のヒステリシス制御
モードで説明したように第1カウンタIは全てリ
セツトされると共に、ヒステリシスコントロール
ロジツク部HのフリツプフロツプRS3,RS4も同
時にリセツトされる。そして被加熱体3の温度が
強目盛の設定温度に達すると、ネオンランプ30
からのパルスtPが消滅し、次に再びパルスtP3
が入ると、第28図に関連して説明した動作によ
り、ヒステリシスコントロールロジツクHのフリ
ツプフロツプRS3,RS4が順時セツトされる。こ
のフリツプフロツプRS4のセツトによりフリツプ
フロツプRR4のQが「0」→「1」となるので、
再び正のゼロクロスパルスΔTが第1カウンタI
の初段フリツプフロツプTI1の入力に入り、分
周動作を行う。規定の計数を終了すると、第2カ
ウンタKの最終段階フリツプフロツプTKoがタイ
ムアツプし、ゲートG27とG12によりアンプMを介
してサイリスタ54がトリガされ、コイル56に
より接点56′,56″を開路する。これは前述の
動作と同じである。第7図に示すように強保持中
は、比例制御モードにセツトされ、最大の熱量が
入る。以上説明したように、第7図の時間tD
示す途中で、強目盛の切替スイツチの接点5
6′,56″を操作すると、有効な強目盛保持の時
間は第2カウンタKの動作時間TKになり、最初
からスイツチ操作したときよりもΔtA時間短か
くなる。なお第2図、第9図に示す接点56″と
並列に接続した抵抗66とコンデンサ67は、コ
イル56によつて開路するときに接点56″がビ
ビるのを防止し、接点56″のビビリ動作による
回路の誤動作を防止する。特に接点56″が確実
に開放状態を維持するには、交流電源電圧VAC
数サイクルを要する。そのため、もしコンデンサ
67が無いと、接点56″が開放された瞬間に強
目盛保持の切換部が作動して第1カウンタI、第
2カウンタKがリセツトされ、再びカウント状態
に戻るので、強保持期間が伸びる問題がある。こ
のコンデンサ67を挿入することで、安定な動作
となるものである。
Next, hysteresis control switch 1
0 is closed and the contact points 56' and 56'' of the strong scale holding switch are closed during operation in the hysteresis control mode, for example, at time t D in FIG. 7. The operation will be explained. When the contacts 56' and 56'' of the strong scale holding switch are closed while the first counter I for hysteresis control is counting, the gate G 17 changes to "1" as described above.
The second counter K is reset to "0", and the second counter K is reset and enters a count input standby state. Also the gate
The input of G8 is unlocked, and the gate G8 becomes "0".
→ becomes “1”, and immediately the T-type flip-flop T
The gate G11 operates in a state determined by the output Q, and the thyristor 47 is triggered by the amplifier F. Therefore, the heater 48 is energized, and the temperature of the heated object starts to rise from time tD in FIG. Furthermore, the reset of the flip-flop R S5 of the memory section L is also released by the gate G18 . However, the first counter I continues counting. Then, when the final stage flip-flop T Io of the first counter I times up,
It is carried to the first stage flip-flop TK1 of the second counter K, and the output Q of the first stage flip-flop TK1 changes from "0" to "1". The flip-flop R S5 is set by the output Q of the first-stage flip-flop T K1 , and the output of the flip-flop R S5 becomes "1" →
It becomes "0". At this time, as explained in the above-mentioned hysteresis control mode, the first counter I is all reset, and the flip-flops R S3 and R S4 of the hysteresis control logic section H are also reset at the same time. When the temperature of the heated object 3 reaches the set temperature on the strong scale, the neon lamp 30
The pulse t P from disappears and then again the pulse t P3
28, the flip-flops R S3 and R S4 of the hysteresis control logic H are sequentially set by the operation described in connection with FIG. Due to this setting of flip-flop R S4 , the Q of flip-flop R R4 changes from "0" to "1".
Again, the positive zero cross pulse ΔT is detected by the first counter I.
It enters the input of the first-stage flip-flop T I1 and performs frequency division operation. When the specified count is completed, the final stage flip-flop T Ko of the second counter K times up, and the gates G 27 and G 12 trigger the thyristor 54 via the amplifier M, and the coil 56 opens the contacts 56' and 56''. This is the same operation as described above.As shown in Figure 7, during strong hold, the proportional control mode is set and the maximum amount of heat is applied.As explained above, the time tD in Figure 7 On the way shown, contact 5 of the strong scale changeover switch
6', 56'', the effective strong scale holding time becomes the operating time TK of the second counter K, which is shorter than when the switch is operated from the beginning by ΔtA time. A resistor 66 and a capacitor 67 connected in parallel with the contact 56'' shown in Fig. 9 prevent the contact 56'' from chattering when the coil 56 opens the circuit, thereby preventing malfunction of the circuit due to the chatter operation of the contact 56''. do. In particular, several cycles of the AC power supply voltage V AC are required to reliably maintain the open state of the contact 56''. Therefore, if the capacitor 67 is not provided, the strong scale holding switching unit will be activated as soon as the contact 56'' is opened. is activated, the first counter I and the second counter K are reset, and return to the counting state again, so there is a problem that the strong holding period is extended. By inserting this capacitor 67, stable operation is achieved.

次にサイリスタ47のダイオード故障および自
己トリガ状態の保安動作について説明する。この
状態は、温度センサ7の出力のいかんを問わず、
サイリスタ47が導通して、ヒータ48への通電
が続けられるので、被加熱体3の温度は上昇し続
ける。従つて子供などの熱中死とか、火災などの
危険性があり、これらのアクシデントを防止する
保安機能が必要である。第29図は、自己トリガ
状態の保安作動のタイムチヤートを示す。第29
図において時間t1〜t5までは、正常な状態、すな
わち被加熱体3の温度が低く、ネオンランプ30
からのパルスtpにより12ピンから出力が発生し
て、サイリスタ47を正常にトリガしている状態
を示す。時間t5〜t7までは、前記状態の後に被加
熱体3の温度が設定値に到達し、パルスtPが消
滅して、サイリスタ47がオフしている状態を示
す。この休止中では、自己トリガ用のアンプPの
入力、すなわちゲートG34の入力は、ゲートG26
出力と電圧検知部Nの出力とゲートG25の出力と
のアンドであるから、「0」である。第9図にお
いて時間t6〜t7の電源電圧VACの正サイクルに於
てゲートG25はΔtN時間遅れて「0」→「1」、
ゲートG26はΔtS時間遅れて「0」→「1」、電
圧検知部Nはサイリスタ47がオフしているの
で、第34図、第25図よりΔtC時間遅れて
「1」→「0」となるよう構成している。これ
は、ΔtC<ΔtSとなるように電圧検知部Nの回
路(時間ΔtCを決定)と自己トリガ検出タイミ
ング回路O(時間ΔtSを決定)をそれぞれ決定
することである。従つてゲートG34の入力が
「0」、出力は「1」である。アンプPは、その入
力が「1」であるから、第23図の回路によりそ
の出力は「0」となり、サイリスタ58への出力
は出ない。次にサイリスタ47が故障、いわゆる
ダイオード故障とか、自己トリガ故障を起こした
状態を、時間t7〜t11に示す。このときネオンラン
プ30からのパルスtPは出ないものとする。す
なわち被加熱体の温度が設定値より高いとする。
時間t8〜t9において電源電圧VACが正サイクルに
入る期間は、サイリスタ47はゲートの信号が無
くても直ちに導通するので、電圧検知器Nはオフ
状態であり、出力は「1」を保持する。またゲー
トG25は時間t8を越えてΔtNの後、「0」→
「1」となる。そして検出タイミング回路Oのゲ
ートG26は、時間ΔtS遅れて「0」→「1」とな
る。従つて、アンプPの入力となるゲートG34
出力は、前述の如くゲートG26の出力と検知部N
の出力とゲートG25の出力とのアンドであるか
ら、ΔtS時間遅れて、「1」→「0」となる。よ
つて、アンプPの出力はΔtS時間遅れて「0」
→「1」となり、11ピンを通じてサイリスタ58
をトリガし、抵抗体59を加熱し始める。そして
時間t9〜t10において電源電圧VACが負の半サイク
ル期間は、サイリスタ58がオフするので、抵抗
体59は加熱されない。時間t10〜t11において電
源電圧VACが正サイクルの期間は、前述の時間t8
〜t9で説明した動作を行い、時間t10よりΔtS
れてサイリスタ58はオンし、抵抗体59を加熱
する。この動作を継続して、抵抗59の温度が上
昇し、温度ヒユーズ14の溶断温度に達すると、
温度ヒユーズ14が溶けて電源を止める。
Next, safety operations for a diode failure and a self-triggered state of the thyristor 47 will be described. In this state, regardless of the output of the temperature sensor 7,
Since the thyristor 47 becomes conductive and the heater 48 continues to be energized, the temperature of the heated object 3 continues to rise. Therefore, there is a risk of death from heatstroke to children, etc., or fire, and a safety function is required to prevent these accidents. FIG. 29 shows a time chart of the safety operation in the self-triggered state. 29th
In the figure, from time t1 to time t5 , the state is normal, that is, the temperature of the heated object 3 is low, and the neon lamp 30
An output is generated from pin 12 due to the pulse t p from the thyristor 47, indicating that the thyristor 47 is normally triggered. From time t5 to time t7 , after the above state, the temperature of the heated body 3 reaches the set value, the pulse tP disappears, and the thyristor 47 is turned off. During this pause, the input of the self-triggering amplifier P, that is, the input of the gate G34 , is "0" because it is the AND of the output of the gate G26 , the output of the voltage detection section N, and the output of the gate G25 . It is. In FIG. 9, during the positive cycle of the power supply voltage V AC from time t 6 to t 7 , the gate G 25 changes from "0" to "1" with a delay of Δt N time.
The gate G 26 changes from "0" to "1" with a delay of Δt S time, and the voltage detection part N changes from "1" to "0" with a delay of Δt C time from FIGS. 34 and 25 because the thyristor 47 is off. ”. This means determining the circuit of the voltage detection unit N (determining the time Δt C ) and the self-trigger detection timing circuit O (determining the time Δt S ) so that Δt C <Δt S. Therefore, the input of gate G34 is "0" and the output is "1". Since the input of the amplifier P is "1", its output becomes "0" due to the circuit shown in FIG. 23, and no output is output to the thyristor 58. Next, a state in which the thyristor 47 has failed, such as a so-called diode failure or a self-trigger failure, is shown at times t7 to t11 . At this time, it is assumed that the pulse t P from the neon lamp 30 is not emitted. That is, it is assumed that the temperature of the heated object is higher than the set value.
During the period from time t 8 to t 9 when the power supply voltage V AC enters the positive cycle, the thyristor 47 immediately conducts even without a gate signal, so the voltage detector N is in the off state and the output is "1". Hold. Moreover, the gate G 25 becomes “0” after Δt N beyond time t 8
It becomes "1". Then, the gate G26 of the detection timing circuit O changes from "0" to "1" with a delay of time Δt S. Therefore, the output of the gate G34 , which becomes the input of the amplifier P, is the output of the gate G26 and the detection part N as described above.
Since this is an AND operation between the output of the gate G25 and the output of the gate G25, "1" becomes "0" after a delay of Δt S time. Therefore, the output of amplifier P becomes "0" with a delay of Δt S time.
→ becomes “1” and the thyristor 58 is connected through pin 11.
is triggered to start heating the resistor 59. Since the thyristor 58 is turned off during the negative half-cycle period of the power supply voltage V AC from time t 9 to t 10 , the resistor 59 is not heated. The period in which the power supply voltage V AC is in a positive cycle from time t 10 to t 11 is the period during which the power supply voltage V AC is in a positive cycle at time t 8 .
The operation explained in t 9 is performed, and the thyristor 58 is turned on with a delay of Δt S from the time t 10 to heat the resistor 59. Continuing this operation, the temperature of the resistor 59 rises and when it reaches the melting temperature of the temperature fuse 14,
Temperature fuse 14 melts and the power is cut off.

なお、第8図、第9図、第29図では、抵抗5
9と温度ヒユーズ14の組合せで説明したが、別
の遮断器、例えばセツトコイル、リセツトコイル
を有する電磁形遮断器などを用いてもよい。
In addition, in FIGS. 8, 9, and 29, the resistor 5
9 and a temperature fuse 14, another circuit breaker, such as an electromagnetic circuit breaker having a set coil or a reset coil, may be used.

また、被加熱体3の温度が、温度設定つまみ9
で設定される温度TSよりも低い状態で、サイリ
スタ47が自己トリガすると、直ちに自己トリガ
状態を検知せず、従つて抵抗体59は加熱されな
い。自己トリガ状態を検知して抵抗体59に通電
されるのは、被加熱体3の温度が温度設定つまみ
9に設定される温度よりも高くなり、ネオンパル
スtPが消滅してから後である。つまりサイリス
タ47の自己トリガ状態の保安動作を要約する
と、温度センサ7の出力の有無と、この出力で作
動するサイリスタ47の出力とを比較し、温度セ
ンサ7の出力が無いのにもかかわらず、サイリス
タ47がオンする状態を検知し、保安機能を働か
すのである。この保安機能を正確に作動させるた
めに、自己トリガを検出するタイミングΔtS
と、サイリスタ47がオフ時に動作する電圧検知
器Nの作動時間ΔtCとの間係を、ΔtC<ΔtS
に保つことで、被加熱体3が設定温度に到達した
後、サイリスタ47が正常か否かを判定するもの
である。
In addition, the temperature of the heated object 3 is adjusted using the temperature setting knob 9.
If the thyristor 47 self-trigger in a state lower than the temperature T S set at , the self-trigger state is not immediately detected, and therefore the resistor 59 is not heated. The self-trigger state is detected and the resistor 59 is energized after the temperature of the heated object 3 becomes higher than the temperature set by the temperature setting knob 9 and the neon pulse t P disappears. . In other words, to summarize the safety operation of the thyristor 47 in the self-triggered state, the presence or absence of the output of the temperature sensor 7 is compared with the output of the thyristor 47 that operates with this output, and even though there is no output of the temperature sensor 7, It detects the state in which the thyristor 47 is turned on and activates the safety function. In order to accurately operate this safety function, the timing Δt S to detect the self-trigger
The relationship between Δt C and the operating time Δt C of the voltage detector N that operates when the thyristor 47 is off is expressed as Δt C <Δt S
After the heated body 3 reaches the set temperature, it is determined whether the thyristor 47 is normal or not.

次にヒータ48をドライブするサイリスタ47
のトリガ回路の故障に対する安全性、フエールセ
ーフ性について説明する。人体に触れて暖房を行
うような器具では、高精度の温度制御と、高い安
全性が要求される。一般的に高精度、多機能化の
制御は、構成回路の部品点数が多く、複雑とな
る。そのため、部品故障に対する不安全性は高く
なり、高精度・多機能化とフエールセーフ性と
は、相反するものである。本発明の電気回路は、
高精度・多機能化を満たしながら、部品故障に対
するフエールセーフ性をも満たすために、サイリ
スタ47のトリガ回路を「0」、「1」の発振系で
構成し、かつコンデンサ45の充電、蓄積電荷で
のみサイリスタ47をトリガするものである。ま
ず、第27図に基づきサイリスタ47のトリガ動
作のフエールセーフ性について説明する。第27
図において時間t1〜t2までの電源電圧VACが負の
半サイクルの期間において、ネオンランプ30か
らパルスtP1が発生するまでは、波形整形部Dの
フリツプフロツプRS1はリセツトされた状態であ
り、フリツプフロツプRS1の出力Qは「0」、出
力は「1」である。また、T形フリツプフロツ
プTの出力Qは「0」、出力は「1」であるか
ら、ゲートG9の出力は「0」、ゲートG10
「1」となり、アンプEが不動作で、コンデンサ
45には電荷が充電されない。また、T形フリツ
プフロツプTの出力Qも「0」であるから、ゲー
トG11は「1」となり、アンプFも不動作であ
る。次にネオンランプ30からパルスtP1が発生
することで、フリツプフロツプRS1がセツトされ
るから、フリツプフロツプRS1の出力が「1」
→「0」となり、ゲートG10の出力も「1」→
「0」となつてコンデンサ45に充電される。次
にフリツプフロツプRS1がゼロクロス、ゲート
G13でリセツトされることでT形フリツプフロツ
プTの状態が変わり、T形フリツプフロツプTの
出力Qが「0」→「1」、出力が「1」→
「0」となり、ゲートG11が「1」→「0」となる
ことで、アンプFより、コンデンサ45の蓄積電
荷が放電され、サイリスタ47はトリガされる。
これら一連の動作を考えてみると、次のようにな
る。
Next, the thyristor 47 that drives the heater 48
This section explains the safety and fail-safety of the trigger circuit. Equipment that heats the human body by touching it requires highly accurate temperature control and a high level of safety. In general, high-precision, multi-functional control requires a large number of constituent circuit parts and is complex. Therefore, there is a high level of insecurity against component failure, and high precision, multifunctionality, and fail-safety are contradictory. The electric circuit of the present invention includes:
In order to meet the requirements for high precision and multi-functionality, as well as fail-safe properties against component failure, the trigger circuit of the thyristor 47 is configured with an oscillation system of "0" and "1", and the capacitor 45 is charged and accumulated charge. The thyristor 47 is triggered only when First, the fail-safe nature of the trigger operation of the thyristor 47 will be explained based on FIG. 27. 27th
In the figure, during the negative half cycle period of the power supply voltage V AC from time t 1 to t 2 , the flip-flop RS 1 of the waveform shaping section D remains in a reset state until the pulse t P 1 is generated from the neon lamp 30. Yes, the output Q of flip-flop RS1 is "0" and the output is "1". Also, since the output Q of the T-type flip-flop T is "0" and the output is "1", the output of the gate G9 is "0" and the gate G10 is "1", and the amplifier E is inoperative and the capacitor 45 is not charged with electric charge. Further, since the output Q of the T-type flip-flop T is also "0", the gate G11 becomes "1" and the amplifier F is also inoperative. Next, the pulse t P1 is generated from the neon lamp 30, and the flip-flop RS 1 is set, so the output of the flip-flop RS 1 becomes "1".
→ becomes “0” and the output of gate G10 is also “1” →
It becomes "0" and the capacitor 45 is charged. Next, flip-flop RS 1 crosses zero, gate
By being reset at G13 , the state of the T-type flip-flop T changes, and the output Q of the T-type flip-flop T changes from "0" to "1", and the output changes from "1" to "1".
As the gate G11 changes from "1" to "0", the amplifier F discharges the accumulated charge in the capacitor 45, and the thyristor 47 is triggered.
Considering these series of operations, we get the following.

(1) パルスtPを受けるフリツプフロツプRS1
不動作(リセツト)状態では、トリガ用のコン
デンサ45は充電されず、フリツプフロツプ
RS1の動作(セツト)状態で始めてコンデンサ
45に充電される。
(1) In the inoperative (reset) state of the flip-flop RS 1 receiving the pulse tP , the trigger capacitor 45 is not charged and the flip-flop
Capacitor 45 is charged only when RS 1 is in the operating (set) state.

(2) このフリツプフロツプRS1が再びゼロクロス
パルスで不動作(リセツト)状態に復機し、そ
してフリツプフロツプRS1のリセツト→セツト
→リセツトで発生するフリツプフロツプRS1
出力が「1」→「0」→「1」となる交流波
形(発振波形)をT形フリツプフロツプTで分
周する。
(2) This flip-flop RS 1 returns to the non-operating (reset) state again by the zero-cross pulse, and the output of the flip-flop RS 1 , which is generated by the reset → set → reset of the flip-flop RS 1 , changes from “1” to “0” → The AC waveform (oscillation waveform) that becomes "1" is frequency-divided by a T-type flip-flop T.

(3) このT形フリツプフロツプTの分周出力Qが
「0」→「1」に変化することで、コンデンサ
45に蓄積したエネルギを放電させている。
(3) The frequency-divided output Q of this T-type flip-flop T changes from "0" to "1", thereby discharging the energy accumulated in the capacitor 45.

これら(1)、(2)、(3)の構成による効果を、2〜3
つの部品故障を例にとり説明する。まずフリツプ
フロツプRS1が不動作(リセツト)状態で故障し
たとすると、フリツプフロツプRS1の出力は
「1」を保持する。従つてゲートG9の入力は
「1」を維持するので、ゲートG10も「1」とな
り、コンデンサ45には充電されない。従つてサ
イリスタ47は不動作である。次にフリツプフロ
ツプRS1が動作(セツト)状態で故障すると、フ
リツプフロツプRS1の出力が「1」、出力が
「0」となる。しかしフリツプフロツプRS1の出
力が「1」→「0」→「1」というように交互
に変化しないので、T形フリツプフロツプTは、
入力が変化せず、分周動作が出来なくなり、リ
セツト状態に落ち込む。すなわち出力Qが
「0」、出力が「1」の状態である。このときゲ
ートG9,G10によりアンプEが働き、コンデンサ
45には充電されるが、T形フリツプフロツプT
の出力Qが「0」であるため、ゲートG11
「1」となり、アンプFは動作せず、サイリスタ
47のトリガは出ない。よつてフリツプフロツプ
RS1の故障時はサイリスタ47のトリガ出力は出
ない。次にT形フリツプフロツプTが不動作(リ
セツト)状態となるような故障のとき、T形フリ
ツプフロツプTの出力Qは「0」、出力は
「1」を保持する。このときパルスtPを受けてフ
リツプフロツプRS1が交互に反転し、フリツプフ
ロツプRS1の出力が「0」に落ち込むときのみ
ゲートG9,G10を介してコンデンサ45は充電さ
れるが、T形フリツプフロツプTの出力Qが
「0」を保持しているので、ゲートG11は「1」と
なり、アンプFが不動作である。よつて、サイリ
スタ47へのトリガが出ず、安全である。次にT
形フリツプフロツプTが動作(セツト)状態とな
るような故障のとき、T形フリツプフロツプTの
出力Qは「1」、出力は「0」を保持する。こ
のとき出力が「0」であるから、ゲートG9
G10よりアンプEはオンを継続し、抵抗44を介
して、コンデンサ45に充電する。またT形フリ
ツプフロツプTの出力Qが「1」を保持するので
は、ゲートG11より放電アンプFもオンを継続す
る。この状態は、抵抗44を介して流れる電流Ia
がコンデンサ45に蓄積されず、放電アンプFを
介してサイリスタ47のゲートに流れ込む。前記
電流Iaは下式で定まる値となる。
The effects of these configurations (1), (2), and (3) are 2 to 3
This will be explained using two component failures as an example. First, if the flip-flop RS 1 fails in an inoperative (reset) state, the output of the flip-flop RS 1 will hold "1". Therefore, since the input of the gate G9 maintains "1", the gate G10 also becomes "1", and the capacitor 45 is not charged. Thyristor 47 is therefore inactive. Next, when the flip-flop RS1 fails in the operating (set) state, the output of the flip-flop RS1 becomes "1" and the output becomes "0". However, since the output of flip-flop RS1 does not change alternately from "1" to "0" to "1", the T-type flip-flop T is
The input does not change, frequency division operation is no longer possible, and the system falls into a reset state. That is, the output Q is "0" and the output is "1". At this time, the amplifier E is activated by the gates G9 and G10 , and the capacitor 45 is charged, but the T-type flip-flop T
Since the output Q of is "0", the gate G11 becomes "1", the amplifier F does not operate, and the thyristor 47 is not triggered. flip flop
When RS 1 fails, the trigger output of thyristor 47 is not output. Next, when a failure occurs such that the T-type flip-flop T becomes inoperative (reset), the output Q of the T-type flip-flop T holds "0" and the output "1". At this time, the flip-flop RS1 is alternately inverted in response to the pulse tP , and only when the output of the flip-flop RS1 drops to "0", the capacitor 45 is charged via the gates G9 and G10 , but the T-type flip-flop Since the output Q of T holds "0", the gate G11 becomes "1" and the amplifier F is inoperative. Therefore, the thyristor 47 is not triggered and is safe. Then T
In the event of a failure in which the T-type flip-flop T becomes active (set), the output Q of the T-type flip-flop T holds "1" and the output "0". Since the output is "0" at this time, the gate G 9 ,
From G10 , the amplifier E continues to be turned on and charges the capacitor 45 via the resistor 44. Furthermore, if the output Q of the T-type flip-flop T remains "1", the discharge amplifier F also continues to be turned on from the gate G11 . In this state, the current Ia flowing through the resistor 44
is not accumulated in the capacitor 45, but flows into the gate of the thyristor 47 via the discharge amplifier F. The current Ia has a value determined by the following formula.

Ia=VCC−VGK/R44+Er+Fr 但し、VCCは制御回路のゼナー25の電圧、V
GKはサイリスタ47のゲートとカソード間の電
圧、R44は抵抗44の値、Erは充電アンプEの内
部抵抗、Frは放電アンプFの内部抵抗である。
一般的に、サイリスタ47の非トリガ電流IG
(いかなる状態でもトリガしないゲート電流)
は、2AタイプのサイリスタでIGK=0.2mAであ
る。従つて前記IaとIGKの関係を、Ia<IGKとな
るよう抵抗44の値を設定することで、T形フリ
ツプフロツプTが動作(セツト)状態で故障して
も、充電アンプEを通る電流は全て放電アンプF
をバイパスして流れるが、この電流Iaではサイリ
スタ47はトリガしないので、安全が保たれる。
さらにゲートG9,G10,G11、充電用のアンプ
E、放電用のアンプFについても同様のことであ
り、安全性が保障される。次にヒステリシスコン
トロールロジツク部Hの故障については、このロ
ジツク部がオープン(不動作)故障すると、ゲー
トG8の出力が「1」となつて、全て、比例制御
モードの制御に復帰する。また、シヨート(動
作)故障すると、ゲートG8の出力が「0」とな
り、ゲートG11が「1」を保持するので、放電用
のアンプFは不動作である。従つて、サイリスタ
47へのトリガはストツプし、安全性が保たれ
る。またゼロパルス発生部Bは、本制御部のタイ
ムベースとなるクロツク発生部であり、故障する
と、タイムベースとなる「0」→「1」→「0」
と順次変化していく信号が無くなる。よつて前述
の如く各ロジツクゲートが「1」または「0」を
保持するので、サイリスタ47へのトリガは当然
消滅し、安全が保たれる。
Ia=V CC -V GK /R 44 +Er+Fr However, V CC is the voltage of Zener 25 in the control circuit, V
GK is the voltage between the gate and cathode of the thyristor 47, R44 is the value of the resistor 44, Er is the internal resistance of the charging amplifier E, and Fr is the internal resistance of the discharging amplifier F.
Generally, the non-triggering current I G of the thyristor 47 (gate current that does not trigger under any conditions)
is a 2A type thyristor and I GK =0.2mA. Therefore, by setting the value of the resistor 44 so that the relationship between Ia and I GK is such that Ia<I GK , even if the T-type flip-flop T fails in the operating (set) state, the current passing through the charging amplifier E can be reduced. are all discharge amplifier F
However, since the thyristor 47 is not triggered by this current Ia, safety is maintained.
Furthermore, the same applies to the gates G 9 , G 10 , G 11 , the charging amplifier E, and the discharging amplifier F, ensuring safety. Next, regarding a failure in the hysteresis control logic section H, if this logic section fails to open (inoperative), the output of gate G8 becomes "1" and everything returns to proportional control mode control. Furthermore, when a shot (operation) failure occurs, the output of the gate G 8 becomes "0" and the gate G 11 maintains "1", so that the discharge amplifier F is inoperative. Therefore, the triggering of thyristor 47 is stopped and safety is maintained. Also, the zero pulse generating section B is a clock generating section that becomes the time base of this control section, and if it fails, the time base changes from "0" to "1" to "0".
The signal that changes sequentially disappears. Therefore, as described above, since each logic gate holds "1" or "0", the trigger to thyristor 47 naturally disappears, and safety is maintained.

要するに本発明の電気回路は、一連の制御部品
を、リセツト状態、セツト状態、リセツト状態と
サイクリツクに作動させ、この出力でコンデンサ
の充電(充電中は充電しない)、放電(放電中は
充電されない)を行ない、サイリスタ47のトリ
ガを行ない、部品故障に対する安全性、フエール
セーフ性を達成している。
In short, the electric circuit of the present invention operates a series of control parts cyclically through a reset state, a set state, and a reset state, and uses this output to charge a capacitor (does not charge during charging) and discharges (does not charge during discharging). The thyristor 47 is triggered to achieve safety and fail-safety against component failure.

次にサイリスタ47が完全なシヨート故障を起
こしたときの保安動作について説明する。第2
図、第8図に示すように、サイリスタ47は電源
電圧VACの両波に渡りオンする。このとき電源電
圧VACの負の半サイクルで、ダイオード61によ
り抵抗62が通電され加熱される。その後、抵抗
62の温度が上昇して温度ヒユーズ14の溶断温
度に達すると、温度ヒユーズ14が溶けて電源を
止める。
Next, the safety operation when the thyristor 47 causes a complete shot failure will be explained. Second
As shown in FIG. 8, the thyristor 47 is turned on across both waves of the power supply voltage V AC . At this time, in the negative half cycle of the power supply voltage V AC , the resistor 62 is energized by the diode 61 and heated. Thereafter, when the temperature of the resistor 62 rises and reaches the melting temperature of the temperature fuse 14, the temperature fuse 14 melts and the power is cut off.

第2図に示す電気回路が正常に作動している状
態であつても、ヒータ6の局部過熱が有りうるの
で、このような状態のときの保安状態について説
明する。ヒータ6は第4図に示す構成を採用して
おり、ヒータ線48と安全線49の層間に熱溶融
性樹脂50が介在している。ヒータ6が何らかの
原因、例えば部分的に放熱が阻止されたとき、局
部的に温度が上昇する。この状態で運転を継続す
ると、さらに温度が上昇し、ついには熱溶融性樹
脂50が溶けて、安全線49とヒータ線48とが
接触する。この接触により、第2図に示すA点−
ヒータ線48−接触部−安全線49−抵抗体55
−B点の回路に大きな電流が流れ、抵抗55が発
熱する。そして抵抗55の発熱により温度ヒユー
ズ14が溶断し、電源が止められて、安全が保た
れる。
Even if the electric circuit shown in FIG. 2 is operating normally, the heater 6 may be locally overheated, so the safety state in such a state will be explained. The heater 6 adopts the configuration shown in FIG. 4, and a thermofusible resin 50 is interposed between the layers of the heater wire 48 and the safety wire 49. When the heater 6 is partially blocked from dissipating heat for some reason, for example, the temperature locally increases. If the operation is continued in this state, the temperature will further rise, and finally the hot-melt resin 50 will melt, and the safety wire 49 and the heater wire 48 will come into contact with each other. Due to this contact, point A shown in FIG.
Heater wire 48 - contact part - safety wire 49 - resistor 55
A large current flows through the circuit at point -B, and the resistor 55 generates heat. The heat generated by the resistor 55 blows out the temperature fuse 14, stopping the power supply and maintaining safety.

第8図、第9図に示すG28は、テスト用の素子
である。特に、制御部41を1つのICとしてワ
ンチツプ上に組込んだとき、ICの拡散が正常に
行なわれ、そして、機能が正しく作動するか否か
を検査するためのものである。それは、ピンと7
ピン間のhFE,ICBOなどで判定することができ
る。すなわち6ピンと7ピン間の特性が指定の範
囲に入つていると、そのIC41は品質保証され
て正常に作動するというものである。
G28 shown in FIGS. 8 and 9 is an element for testing. In particular, when the control section 41 is incorporated as one IC on a single chip, it is used to check whether the IC is properly diffused and functions properly. It's pin and 7
It can be determined by h FE between pins, I CBO , etc. In other words, if the characteristics between the 6th and 7th pins are within the specified range, the quality of the IC 41 is guaranteed and it will operate normally.

また、第2図のランプ13は、サイリスタ47
がオンしている時のみ点灯し、ヒータ48への通
電を知らせる表示ランプである。
Further, the lamp 13 in FIG. 2 has a thyristor 47
This is an indicator lamp that lights up only when the heater 48 is turned on, and notifies that the heater 48 is energized.

第30図は強目盛保持機能の解除コイル56
と、その接点56′,56″についての構成を示し
ている。第30図においてつまみ11を実線の如
く押し下げたとき、板バネ66が下方に曲り、コ
イルバネ67によつて下死点で保持される。この
とき接点56′,56″は開路している。そしてつ
まみ11を破線の如く引き上げると、板バネ66
が上方に曲り、コイルバネ67により変曲点を経
て上死点で保持される。この状態でつまみ11の
上方への引き上げ力を解除しても、つまみ11は
上方へ上つたまである。このとき接点56′,5
6″は閉路する。そして、第2図のサイリスタ5
3がトリガされると、コイル56が励磁され、つ
まみ11は下方に引き寄せられ、つまみ11は板
バネ66、コイルバネ67による下死点の位置で
保持される。このとき接点56′,56″は開路す
る。つまみ11を引き上げた状態で、外力、すな
わち人間の手で、つまみ11を押し下げると、当
然のことながら、つまみ11は下死点まで降下
し、その位置で保持される。このときは、手動で
強目盛保持を解除したことになる。
Figure 30 shows the strong scale holding function release coil 56.
and the configuration of the contacts 56' and 56''. When the knob 11 is pushed down as shown by the solid line in Fig. 30, the leaf spring 66 bends downward and is held at the bottom dead center by the coil spring 67. At this time, the contacts 56' and 56'' are open. Then, when the knob 11 is pulled up as shown by the broken line, the leaf spring 66
bends upward and is held at the top dead center by the coil spring 67 after passing through the inflection point. Even if the upward pulling force of the knob 11 is released in this state, the knob 11 remains raised upward. At this time, contacts 56', 5
6'' is closed.Then, thyristor 5 in FIG.
3 is triggered, the coil 56 is excited, the knob 11 is drawn downward, and the knob 11 is held at the bottom dead center position by the leaf spring 66 and the coil spring 67. At this time, the contacts 56' and 56'' open. When the knob 11 is pulled up and pushed down by an external force, that is, by a human hand, the knob 11 naturally descends to the bottom dead center, and then It is held at the position.In this case, the strong scale holding is manually canceled.

第31図は、上記強目盛保持とその解除法の他
の実施例を示す。第31図においては、コイル5
6として、セツトコイル561とリセツトコイル
562を有するリレーを用いている。さらに、つ
まみ11の代わりにプツシユオンのつまみ111
と、これによる常開接点112を用い、強目盛保
持をセツトするとき、つまみ111をプツシユす
ると、接点112によつてセツトコイル561が
励磁される。この励磁により接点56′,56″が
閉じ、強目盛運転に入る。強目盛保持の解除は、
11ピンからサイリスタ54がトリガされ、リセツ
トコイル562の励磁によりリセツトされて、接
点56′,56″が開路することによつてなされ
る。
FIG. 31 shows another embodiment of the above-mentioned strong scale holding and its release method. In FIG. 31, coil 5
6, a relay having a set coil 561 and a reset coil 562 is used. Furthermore, instead of knob 11, push button knob 111
When the normally open contact 112 is used to set strong scale maintenance, when the knob 111 is pushed, the set coil 561 is excited by the contact 112. This excitation closes the contacts 56' and 56'' and enters strong scale operation. To release strong scale maintenance,
Thyristor 54 is triggered from pin 11 and reset by energizing reset coil 562, opening contacts 56' and 56''.

第32図は、第31図に示す回路の変形であ
り、手動リセツト用のプツシユオンつまみ113
をさらに別に設け、この常開接点によりリセツト
コイル562を外部励磁し、手動リセツトを行
う。
FIG. 32 is a modification of the circuit shown in FIG. 31, with push-on knob 113 for manual reset.
A reset coil 562 is externally excited by this normally open contact to perform a manual reset.

第33図は、負荷が誘導性のリレーである場合
の電気回路を示している。第2図の回路の部品と
同じ働きをする部品には同一の記号を付してい
る。第33図においては、サイリスタ47によ
り、2巻線691と692を有するトランスリレ
ー69を作動して、その常開接点70によりヒー
タ6への通電を制御する。トランスリレー69の
2次巻線692の電圧を全波ダイオードブリツジ
71で全波整流し、サイリスタ47がトリガする
と、2次巻線692には短絡電流が流れ、1次巻
線691の電流が増加して接点70が閉路する。
FIG. 33 shows an electrical circuit where the load is an inductive relay. Components having the same function as those in the circuit of FIG. 2 are given the same symbols. In FIG. 33, the thyristor 47 operates a transformer relay 69 having two windings 691 and 692, and its normally open contact 70 controls the energization of the heater 6. The voltage of the secondary winding 692 of the transformer relay 69 is full-wave rectified by the full-wave diode bridge 71, and when the thyristor 47 is triggered, a short circuit current flows through the secondary winding 692, and the current of the primary winding 691 The contact point 70 is closed.

第34図は第33図に示す電気回路の各部の電
圧・電流波形を示す。第34図aは、2次巻線6
92に流れる電流が、電圧波形よりも、θ度だけ
遅れている。この角度θは、負荷となるリモコン
リレーの抵抗分RとインダクタンスLとのR/L
で決定される遅れ角度(サイリスタの消弧角)で
ある。第34図bは、サイリスタ47のトリガパ
ルス(12ピンの出力)を電圧波形がゼロ電圧をよ
ぎる時点で発生させた例である。ことき、サイリ
スタ47の消弧角(電流が立ち上り、その後、立
ち下りゼロとなる点)はθとなり、次のサイク
ルに入る。すなわち時間t1でトリガパルスを与え
ると、t2+θまで電流が流れる。また、時間t2
でトリガパルスを与えても、θまでにパルスが
消滅しているので、時間t2〜t3までの期間は、サ
イリスタ47はオンしない。このように、電圧が
ゼロ電圧をクロスする点で周期的にサイリスタ4
7のトリガパルスを発生しても、結局サイリスタ
47がオンするのは、ハツチングで示す1サイク
ルごとの半波導通となる。従つて、トランスリレ
ー69の接点70はビビリを発生し、正常な動作
は期待できない。この欠点を解決するため、第3
4図cに示すように、サイリスタ47のトリガパ
ルスの発生する位相を負荷で定まるθだけ強制的
に遅らせてトリガする。第34図cの場合、全波
に渡たり確実にトリガが可能となり、トランスリ
レー69はスムーズに作動する。第34図dは、
この角度θだけトリガパルスを遅らせるため、第
33図の16ピンの入力電圧をコンデンサなどで遅
延させて、制御回路41を作動させた例である。
第33図において、抵抗76とコンデンサ77を
含む位相遅延部75が、この役割を果している。
また、16ピンは抵抗42を介して位相遅延部75
に接続される。
FIG. 34 shows voltage and current waveforms at various parts of the electric circuit shown in FIG. 33. Figure 34a shows the secondary winding 6
The current flowing through 92 lags behind the voltage waveform by θ degrees. This angle θ is the R/L of the resistance R of the remote control relay serving as the load and the inductance L.
is the delay angle (extinguishing angle of the thyristor) determined by FIG. 34b shows an example in which the trigger pulse of the thyristor 47 (output from pin 12) is generated at the point in time when the voltage waveform crosses zero voltage. At this time, the extinction angle of the thyristor 47 (the point at which the current rises and then falls to zero) becomes θ 1 , and the next cycle begins. That is, when a trigger pulse is applied at time t1 , current flows until t2 +θ1. Also, time t 2
Even if a trigger pulse is applied at , the pulse has disappeared by θ1 , so the thyristor 47 is not turned on during the period from time t2 to time t3 . In this way, the thyristor 4 periodically at the point where the voltage crosses zero voltage
Even if 7 trigger pulses are generated, the thyristor 47 is turned on in half-wave conduction every cycle as shown by hatching. Therefore, the contact 70 of the transformer relay 69 generates chatter, and normal operation cannot be expected. In order to solve this drawback, the third
As shown in FIG. 4c, the phase of the trigger pulse generated by the thyristor 47 is forcibly delayed by θ determined by the load for triggering. In the case of FIG. 34c, triggering can be performed reliably over all waves, and the transformer relay 69 operates smoothly. Figure 34d is
In order to delay the trigger pulse by this angle θ, this is an example in which the input voltage at pin 16 in FIG. 33 is delayed by a capacitor or the like, and the control circuit 41 is activated.
In FIG. 33, a phase delay section 75 including a resistor 76 and a capacitor 77 plays this role.
In addition, the 16th pin is connected to the phase delay unit 75 via the resistor 42.
connected to.

なお、本電気回路の制御回路41は、前述した
如く電源電圧VACの半サイクルで温度を検知し、
この半サイクルで発生するパルスtPにより2ビ
ツトのサイリスタ47のトリガパルスを得ている
ので、サイリスタ47は必らず全波トリガとな
り、半波のトリガとなることはない。しかし正の
半サイクルで温度を検知してサイリスタを負の半
サイクルのみオンし、次に負の半サイクルで温度
を検知して正の半サイクルのみサイリスタをオン
させる制御の場合、次の問題を生ずる恐れがあ
る。すなわち温度検出部29のネオンランプ30
の放電電圧VBO関し、正の半サイクルにおけるV
BOPと負の半サイクルにおけるVBONがVBOP=VB
ONのときは問題はないが、VBOP≠VBONのときは
被加熱体3の温度が設定温度近傍になると、電源
電圧VACが正または負の半サイクルのみネオンラ
ンプ30がブレークダウンする範囲がある。この
様なとき、サイリスタ47は電源電圧VACの正ま
たは負の半サイクルしかトリガしないので、負荷
がリレーの場合、ビビリが生じ、リレー接点の溶
着が発生する。また、負荷が誘導電動機などの場
合、半波の電流しか流れないので、電動機は回転
せず、直流電流分で電動機が焼損する問題もあ
る。しかしながら、本電気回路の制御回路41
は、前述の如く、2ビツトのトリガパルスを作る
回路となつているので、必らず、全波トリガとな
り、必らず交流が流れるので、誘導性負荷に適す
るものである。
The control circuit 41 of this electric circuit detects the temperature in half cycles of the power supply voltage V AC as described above.
Since the trigger pulse for the 2-bit thyristor 47 is obtained by the pulse t P generated in this half cycle, the thyristor 47 always becomes a full-wave trigger and never a half-wave trigger. However, in the case of control that detects the temperature in the positive half cycle and turns on the thyristor only in the negative half cycle, then detects the temperature in the negative half cycle and turns on the thyristor only in the positive half cycle, the following problem occurs. There is a possibility that this may occur. That is, the neon lamp 30 of the temperature detection section 29
With respect to the discharge voltage V BO in the positive half cycle, V
BOP and V BON in the negative half cycle are V BOP = V B
There is no problem when it is ON , but when V BOP ≠ V BON , when the temperature of the heated object 3 becomes close to the set temperature, the neon lamp 30 breaks down only in the positive or negative half cycle of the power supply voltage V AC . There is. In such a case, the thyristor 47 triggers only the positive or negative half cycle of the power supply voltage V AC , so if the load is a relay, chatter will occur and the relay contacts will weld. Furthermore, if the load is an induction motor or the like, only a half-wave current flows, so the motor does not rotate, and there is also the problem that the motor may burn out due to the direct current. However, the control circuit 41 of this electric circuit
As mentioned above, since it is a circuit that generates a 2-bit trigger pulse, it is necessarily a full-wave trigger and an alternating current necessarily flows, so it is suitable for inductive loads.

また、第33図において温度設定部26の抵抗
79は、ヒステリシス制御モードで運転中のと
き、温度のヒステリシスを付加するために挿入し
たものである。第2図、第9図、第28図などで
説明したが、ヒステリシスコントロール用の第1
カウンタIが計数を始めるのは、第28図にも示
す通りパルスtPが連続的にトリガしていて、被
加熱体3の温度が設定値に達し、パルスtPが消
滅し、再びパルスtPが発生したときである。第
28図では、この期間をTDとして示している。
第33図の抵抗79は、この期間TDを決定する
ものであり、その動作は被加熱体3の温度が設定
オフ温度TOFFからΔtOFF温度下つた時点でパル
スtPを発生させ、温度のデイフアレンシヤルを
与えるものである。さらに詳述すると、被加熱体
3がヒータ48により加温されていとき、トラン
スリレー69の接点は閉じている。従つて抵抗7
9は抵抗8、ボリユーム27と並列に接続された
ことになり、この並列抵抗RYは下記のようにな
る。
Further, in FIG. 33, a resistor 79 of the temperature setting section 26 is inserted to add temperature hysteresis when operating in the hysteresis control mode. As explained in Fig. 2, Fig. 9, Fig. 28, etc., the first
The counter I starts counting when the pulse t P is continuously triggered as shown in FIG. This is when P occurs. In FIG. 28, this period is shown as T D.
The resistor 79 in FIG. 33 determines this period T D , and its operation is to generate a pulse t P when the temperature of the heated object 3 drops from the set off temperature T OFF to the Δt OFF temperature, and to control the temperature. This gives the differential of More specifically, when the heated object 3 is being heated by the heater 48, the contacts of the transformer relay 69 are closed. Therefore resistance 7
9 is connected in parallel with the resistor 8 and the volume 27, and this parallel resistor R Y is as follows.

Y=(R28+R27)×R79/R28
+R27+R79 但し、R76は無視する。
R Y =(R 28 +R 27 )×R 79 /R 28
+R 27 +R 79 However, R 76 is ignored.

このRY(R27+R28より小さい)によつて設定
される温度TOFFになると、サイリスタ47はオ
フし、トランスリレー69もオフしてヒータ48
への通電は止められる。このとき、抵抗79はボ
リユーム27側からセンサ7の巻線36と37の
層間インピーダンスZ7側に接続(ヒータ48を介
して)される。その後、被加熱体3の温度が下
り、ΔtOFF下つた時点で、層間インピーダンス
Z7が増加し、ネオンランプ30を放電ならしめ、
ネオンパルスtPが再び発生する。抵抗79の値
を小さくすると、ΔtOFFは増し、値を大きくす
ると、ΔtOFFは小さくなる。従つて第33図の
構成では、ヒステリシス制御モードのサイリスタ
47のオフ期間ΔtAは、温度のデイフアレンシ
ヤルで決定されるTD時間と、ヒステリシスコン
トロール用の第1カウンタIの計数時間で決定さ
れるTI時間との総和である。この方式の特長
は、次の点にある。(1)被加熱体3の保温が良い場
合、熱放散が悪いので、被加熱体3の温度低下は
ゆるやかであり、第6図のΔtAは、実質上温度
のデイフアレンシヤルΔtOFFで決定される。す
なわち、ΔtOFFの時間TD≫第1カウンタIの時
間TIとなる。(2)被加熱体3の熱放散が良い場
合、被加熱体3の温度低下は急激であり、第6図
のΔtAは実質上第1カウンタIの時間で決定さ
れる。すなわち、ΔtOFFの時間TD≪第1カウン
タIの時間TIとなる。特にリレー等の有接点方
式でヒータ48をオン・オフさせるとき、前記第
1カウンタIのロツク時間TIはリレーが作動し
ないので、接点寿命の延長など、ライフの向上に
寄与できる。また頻繁なオン・オフによる電源障
害の抑止にもつながる。
When the temperature T OFF set by R Y (less than R 27 + R 28 ) is reached, the thyristor 47 is turned off, the transformer relay 69 is also turned off, and the heater 48
Power to the unit will be cut off. At this time, the resistor 79 is connected from the volume 27 side to the interlayer impedance Z7 side of the windings 36 and 37 of the sensor 7 (via the heater 48). After that, when the temperature of the heated body 3 decreases and Δt OFF decreases, the interlayer impedance
Z7 increases, causing the neon lamp 30 to discharge,
The neon pulse t P occurs again. Decreasing the value of resistor 79 will increase Δt OFF , and increasing the value will decrease Δt OFF . Therefore, in the configuration shown in FIG. 33, the off period Δt A of the thyristor 47 in the hysteresis control mode is determined by the T D time determined by the temperature differential and the counting time of the first counter I for hysteresis control. It is the sum total of T I time. The features of this method are as follows. (1) When the heat retention of the heated object 3 is good, heat dissipation is poor, so the temperature of the heated object 3 decreases slowly, and Δt A in Fig. 6 is essentially the temperature differential Δt OFF . It is determined. That is, the time T D of Δt OFF >> the time T I of the first counter I. (2) When the heat dissipation of the heated object 3 is good, the temperature of the heated object 3 decreases rapidly, and Δt A in FIG. 6 is substantially determined by the time of the first counter I. That is, the time T D of Δt OFF << the time T I of the first counter I. In particular, when the heater 48 is turned on and off using a contact system such as a relay, the relay does not operate during the lock time T I of the first counter I, so that the life of the contact can be extended, contributing to an improvement in life. It also helps prevent power failures caused by frequent turning on and off.

また、第33図において抵抗79を調整可能に
することにより、被加熱体3が設置される環境に
応じ、かつ使用者の好みに応じて、温度のスイン
グ幅ΔTDが選択できる。さらに図示はしない
が、第9図の第1カウンタIのフリツプフロツプ
の段数を切替えるよう構成することでも、温度の
スイング幅ΔTDは変えられる。
Furthermore, by making the resistor 79 adjustable in FIG. 33, the temperature swing width ΔT D can be selected according to the environment in which the heated object 3 is installed and according to the user's preference. Although not shown, the temperature swing width ΔT D can also be changed by changing the number of flip-flop stages of the first counter I in FIG.

次に、上述と同じ効果が得られる他の実施例に
ついて説明する。この方法は、ネオンランプ30
から得られるパルスtPの数を第1カウンタIで
計数する方法である。すなわち、パルスtPは温
度センサ7の温度が低いと、層間インピーダンス
Z7が大きいので、電源電圧VACの早い位相でネオ
ンランプ30がトリガし、電源電圧VACの半サイ
クルで数パルスを発生する。そして温度が高くな
り、設定温度近傍になると、電源電圧VACの半サ
イクルの遅い位相で1発しかパルスtPが出な
い。このパルスtPをカウンタで計数し、この計
数期間ヒータ48への通電を止めることで同様の
効果がある。
Next, another embodiment that achieves the same effect as described above will be described. This method uses 30 neon lamps
In this method, the number of pulses t P obtained from the first counter I is counted. That is, when the temperature of the temperature sensor 7 is low, the pulse t P
Since Z 7 is large, the neon lamp 30 will trigger at an early phase of the supply voltage V AC and generate several pulses in a half cycle of the supply voltage V AC . When the temperature rises and approaches the set temperature, only one pulse t P is generated at a slow phase of half a cycle of the power supply voltage V AC . A similar effect can be obtained by counting this pulse t P with a counter and stopping the power supply to the heater 48 during this counting period.

以上の各種ヒステリシス制御方法は、被加熱体
3が設定温度TOFFからどのような勾配で下つて
行くか、すなわち熱放散の状態によりヒータ48
のオフ期間が変る温度依存形のヒステリシス制御
法である。
The various hysteresis control methods described above depend on the slope at which the heated object 3 descends from the set temperature T OFF , that is, the state of heat dissipation.
This is a temperature-dependent hysteresis control method in which the off-period of the switch changes.

次に、ヒータ48のオフ期間が時間のみで定ま
る実施例について説明する。第9図でヒステリシ
スコントロールロジツクHのフリツプフロツプ
RS4を削除し、フリツプフロツプRS4の出力Qと
接続されるゲートG21の入力をフリツプフロツプ
RS3の出力Qに接続すると、前記TD時間は無く
なり、パルスtPの消滅後、直ちに第1カウンタ
Iを作動させ得ることが可能となる。このシステ
ムでは、温度でデイフアレンシヤルを得る従来の
温度制御方式に比し、タイマTIの時間だけ必ら
ずヒータ48は止められ、頻繁なオン・オフによ
る電源障害と、電力容量の低い家庭でのリレー6
9のビビリによるトラブルが解消する。すなわ
ち、第33図の回路において、温度のデイフアレ
ンシヤルΔtOFFを抵抗79のみで得る場合、抵
抗79の値を大きくしたとき、トランスリレー6
9がオンしてヒータ48が通電すると、電源電圧
ACが下り、この電圧降下により今まで点灯した
ネオンランプ30がオフする。このオフによりサ
イリスタ47のトリガが止まるので、リモコンリ
レー69もオフし、ヒータ48への通電は止めら
れる。そしてヒータ48のオフで電源電圧VAC
元に復帰するので、再びネオンランプ30が点灯
して、サイリスタ47によりリレー69を作動す
る。このようにしてリレー69のチヤタリング現
象を誘発する危険がある。特にヒータ48の電力
容量が大きい場合、この傾向は避けられない問題
となり、この問題のため、実質上抵抗R79の値を
小さくして、温度のデイフアレンシヤルΔtOFF
を極端に大きく設定しなければならない。本電気
回路では、単純な第1タイマIによるヒータ48
のロツクで上記欠点は解決できる特長も有する。
Next, an embodiment in which the off period of the heater 48 is determined only by time will be described. In Figure 9, the flip-flop of the hysteresis control logic H
Delete RS 4 and convert the input of gate G 21 connected to the output Q of flip-flop RS 4 to a flip-flop.
When connected to the output Q of RS 3 , the T D time is eliminated and it becomes possible to start the first counter I immediately after the disappearance of the pulse t P. In this system, compared to the conventional temperature control method that obtains a differential based on temperature, the heater 48 is always turned off for the time set by timer T I , which prevents power failure due to frequent on/off and low power capacity. Relay 6 at home
9. Problems caused by chatter are resolved. That is, in the circuit of FIG. 33, when the temperature differential Δt OFF is obtained only by the resistor 79, when the value of the resistor 79 is increased, the transformer relay 6
9 is turned on and the heater 48 is energized, the power supply voltage V AC drops, and this voltage drop turns off the neon lamp 30 that has been lit up until now. Since the trigger of the thyristor 47 is stopped by this turning off, the remote control relay 69 is also turned off, and the power supply to the heater 48 is stopped. Then, when the heater 48 is turned off, the power supply voltage V AC is restored to its original value, so the neon lamp 30 is turned on again, and the thyristor 47 activates the relay 69. In this way, there is a risk of inducing a chattering phenomenon in the relay 69. Especially when the power capacity of the heater 48 is large, this tendency becomes an unavoidable problem. Because of this problem, the value of the resistor R 79 is effectively reduced to reduce the temperature differential Δt OFF.
must be set extremely large. In this electric circuit, the heater 48 is controlled by a simple first timer I.
This lock also has the advantage of overcoming the above drawbacks.

次に第33図の回路において、部品故障時の安
全動作について説明する。トランスリレー69の
接点70が溶着事故を起こしたときは、ヒータ6
が連続通電されて危険である。この状態では、ま
ず被加熱体3の温度が設定温度に達すると、ネオ
ンランプ30のパルスtPが消滅し、これにより
12ピンよりのサイリスタ47のトリガパルスが消
滅する。従つてサイリスタ47はオフするので、
抵抗47よりサイリスタ58がトリガされ、抵抗
59が発熱する。その後、抵抗59の温度が上昇
し、温度ヒユーズ14を溶断して電源を止めるの
で、安全性は確保できる。また、サイリスタ47
がシヨート事故を起こすと、トランスリレー69
は動作を継続するので、接点70によりヒータ6
は連続的に加熱されて危険である。このとき抵抗
57により、サイリスタ47の電圧を検知して制
御部41の自己トリガ回路が働き、11ピンよりサ
イリスタ58のトリガパルスが得られる。そし
て、サイリスタ58がオして抵抗59が発熱し、
温度ヒユーズ14の溶断により電源は止められる
ので、安全である。また、ヒータ6が局部的に過
熱されると、第2図で説明したと同じ原理によ
り、ヒータ線48と安全線49が接触し、抵抗5
1,61がダイオード61,68により通電され
る。これにより、抵抗51または61が発熱して
温度ヒユーズ78が溶断し、ヒータ6への通電を
止めて、安全を確保する。
Next, in the circuit shown in FIG. 33, safe operation in the event of component failure will be explained. If the contacts 70 of the transformer relay 69 cause a welding accident, the heater 6
is continuously energized and is dangerous. In this state, first, when the temperature of the heated object 3 reaches the set temperature, the pulse t P of the neon lamp 30 disappears.
The trigger pulse of thyristor 47 from pin 12 disappears. Therefore, the thyristor 47 is turned off, so
The thyristor 58 is triggered by the resistor 47, and the resistor 59 generates heat. Thereafter, the temperature of the resistor 59 rises and the temperature fuse 14 is blown to shut off the power supply, so safety can be ensured. In addition, thyristor 47
When a shortcut accident occurs, transformer relay 69
continues to operate, the contact 70 causes the heater 6 to
is heated continuously and is dangerous. At this time, the voltage of the thyristor 47 is detected by the resistor 57, the self-trigger circuit of the control section 41 is activated, and a trigger pulse for the thyristor 58 is obtained from the 11th pin. Then, the thyristor 58 turns on and the resistor 59 generates heat.
It is safe because the power is stopped by blowing the temperature fuse 14. Furthermore, when the heater 6 is locally overheated, the heater wire 48 and the safety wire 49 come into contact with each other, based on the same principle as explained in FIG.
1 and 61 are energized by diodes 61 and 68. As a result, the resistor 51 or 61 generates heat, the temperature fuse 78 melts, and the power supply to the heater 6 is stopped to ensure safety.

次に、負荷が誘導性のときの他の実施例につい
て説明する。第35図はその回路例を示す。第3
33図に示す回路の部品と同じ機能を果す部品に
は、同一の記号を付した。第33図と第35図の
相違点は、サイリスタ47をトランジスタ80に
より直流電流でトリガする点である。第36図
は、第35図に示す回路の各部の動作波形であ
り、第36図に基づき、動作を説明する。電源電
圧VACが負サイクル期間にパルスtPが発生する
と、制御部41の15ピン出力と12ピン出力は、す
でに詳述した如く、第36図の動作波形となる。
従つて第2図、第33図の回路では、12ピン出力
がサイリスタ47のトリガパルスとなつていた
が、第35図の回路では、12ピン出力をトリガパ
ルスとせずに、コンデンサ45に充電、あるいは
放電されるコンデンサ45の端子電圧(第36図
のC45端子電圧)をエミツタフオロア形のトンジ
スタ80で検知する。そして第36図の「C45
端子電圧」が発生しているときの抵抗81と82
の電圧で、サイリスタ47を直流電流でトリガす
る。これにより、トランスリレー69の動作波形
は、第36図の如くなり、リレー69のR/L値
に関係なく確実に作動できる。そして、被加熱体
3の温度が上昇して、ネオンパルスtPが消滅す
ると、第36図に示すように、コンデンサ45の
端子電圧「C45の端子電圧」が下つて行き、この
時点でサイリスタ47の直流トリガが止まり、サ
イリスタ47は第36図の時間t8でオフして、ト
ランスリレー69は不動作となる。
Next, another embodiment in which the load is inductive will be described. FIG. 35 shows an example of the circuit. Third
Components that perform the same functions as those in the circuit shown in FIG. 33 are given the same symbols. The difference between FIG. 33 and FIG. 35 is that the thyristor 47 is triggered by a direct current using a transistor 80. FIG. 36 shows operating waveforms of each part of the circuit shown in FIG. 35, and the operation will be explained based on FIG. 36. When the pulse t P is generated during the negative cycle period of the power supply voltage V AC , the outputs from the 15th pin and the 12th pin of the control section 41 have the operating waveforms shown in FIG. 36, as already described in detail.
Therefore, in the circuits shown in FIGS. 2 and 33, the output from pin 12 was used as the trigger pulse for the thyristor 47, but in the circuit shown in FIG. Alternatively, the terminal voltage of the discharged capacitor 45 ( C45 terminal voltage in FIG. 36) is detected by the emitter follower type transistor 80. And the resistors 81 and 82 when the "terminal voltage of C 45 " in Figure 36 is generated.
At a voltage of , the thyristor 47 is triggered with a direct current. As a result, the operating waveform of the transformer relay 69 becomes as shown in FIG. 36, and the relay 69 can operate reliably regardless of the R/L value. Then, when the temperature of the heated body 3 rises and the neon pulse t P disappears, the terminal voltage of the capacitor 45 "terminal voltage of C 45 " decreases, and at this point the thyristor The DC trigger 47 stops, the thyristor 47 turns off at time t8 in FIG. 36, and the transformer relay 69 becomes inactive.

第35図の回路の特長は、すでに詳述した如
く、部品の全てが正常であるときのみコンデンサ
45の端子電圧が発生する、いわゆるフエールセ
ーフ化回路になつている。そして、この電圧をト
ランジスタ80を含むエミツタフオロア形のアン
プで増幅して、サイリスタ47に直流トリガを与
える構成であるから、フエールセーフを維持しな
がら、誘導性負荷をも確実に作動できる。その他
の動作は第33図の回路と全く同じであるから、
その説明は省略する。
As already described in detail, the circuit shown in FIG. 35 is characterized by being a so-called fail-safe circuit in which the terminal voltage of the capacitor 45 is generated only when all the components are normal. Since this voltage is amplified by an emitter follower type amplifier including the transistor 80 and provides a DC trigger to the thyristor 47, it is possible to reliably operate an inductive load while maintaining a fail-safe system. Other operations are exactly the same as the circuit shown in Figure 33, so
The explanation will be omitted.

次に、ヒータと温度センサとを一体化した、い
わゆる1線式の電気回路について説明する。第3
7図にその回路を示す。第2図、第33図、第3
5図にそれぞれ示す回路は、温度センサ7とヒー
タ6が別々の線、すなわち2線の配置形であつ
た。第37図の回路は、ヒータ6と温度センサ7
が1体化した、いわゆるヒータ6が温度センサを
兼ねる1線式の例であり、ヒータ線48と安全線
49の層間材50が、第5図の特性を有する有機
半導体からなる感温材で構成されている。第37
図の回路の動作は、第2図等の2線式の回路と全
く同じであり、電源電圧VACの負サイクル期間に
ヒータ線48と安全線49の層間電圧をネオンラ
ンプ30で温度検出し、得られるパルスtPで温
度制御を行うものである。その他の動作は省略す
るが、第37図の1線式回路は、2線式回路に比
し、構成が簡単となる特長を有している。
Next, a so-called one-wire electric circuit that integrates a heater and a temperature sensor will be described. Third
Figure 7 shows the circuit. Figure 2, Figure 33, Figure 3
In the circuits shown in FIG. 5, the temperature sensor 7 and the heater 6 are arranged in separate lines, that is, two lines. The circuit in FIG. 37 consists of a heater 6 and a temperature sensor 7.
This is an example of a one-wire type in which the so-called heater 6 also serves as a temperature sensor, and the interlayer material 50 between the heater wire 48 and the safety wire 49 is a temperature-sensitive material made of an organic semiconductor having the characteristics shown in FIG. It is configured. 37th
The operation of the circuit shown in the figure is exactly the same as the two-wire circuit shown in FIG . , the temperature is controlled by the pulses t P obtained. Although other operations will be omitted, the one-wire circuit shown in FIG. 37 has the advantage of being simpler in configuration than the two-wire circuit.

なお、前述の実施例においては電力制御素子と
してサイリスタや電磁リレーを用いた例を示し、
サイリスタとしてはSCRを用いたが、その他に
トライアツク等を用いることもできる。
In addition, in the above-mentioned embodiment, an example is shown in which a thyristor or an electromagnetic relay is used as a power control element.
Although an SCR was used as the thyristor, other devices such as a triax may also be used.

前述の構成にもとづき本発明には次のような作
用効果がある。
Based on the above configuration, the present invention has the following effects.

(1) 温度検出回路の出力と電力制御素子の端子電
圧とをロジツクとして比較し、温度検出回路の
出力がオフ信号であるにもかかわらず電力制御
素子が導通するとき、負荷への給電を止めるた
めの信号を発するので、電力制御素子のシヨー
ト故障によつて生じる二次的な現象を検出、例
えばこの故障により部品が高温化したことで故
障を検出するのと異なり、故障そのものを検出
するものであるので、各部の高温化等が防止で
き安全性のより高いものとなる。
(1) Logic compares the output of the temperature detection circuit and the terminal voltage of the power control element, and stops power supply to the load when the power control element conducts even though the output of the temperature detection circuit is an off signal. It detects secondary phenomena caused by short failures in power control elements.For example, unlike detecting failures due to parts becoming hot due to this failure, it detects the failure itself. Therefore, it is possible to prevent the various parts from heating up, resulting in higher safety.

(2) 特に電力制御素子としてのSCRの自己トリ
ガ故障は、SCRの正常動作時とほぼ同一の半
波電流が負荷に流れるので、従来の波形識別方
式では検出できなかつたのが、本発明の方式で
あれば確実に検出できる。
(2) In particular, self-trigger failures in SCRs used as power control devices cannot be detected using conventional waveform identification methods because the half-wave current that is almost the same as when the SCR is in normal operation flows through the load. If this method is used, it can be detected reliably.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の利用分野の一つである電気毛
布や電気敷布の外観図、第2図はそれに使用され
る本発明の温度制御回路の一実施例の全体を示す
回路図、第3図は温度センサの構成図、第4図は
ヒータの構成図、第5図は温度センサの温度イン
ピーダンス特性図、第6図は比例制御モードとヒ
ステリシス制御モードとを示す特性図、第7図は
強目盛保持モードを示す特性図、第8図は制御回
路をブロツクダイヤグラムにして示した回路図、
第9図は制御回路の各ダイヤグラム中の論理回路
を示す回路図、第10図はリセツト電圧検知回路
の一実施例を示す回路図、第11図はリセツト電
圧検知回路の他の実施例を示す回路図、第12図
A,Bはその動作の波形図、第13図はリセツト
電圧検知回路のさらに別の実施例を示す回路図、
第14図はゼロ電圧検知回路の一実施例を示す回
路図、第15図はその動作の波形図、第16図は
波形整形回路の一実施例を示す回路図、第17図
は波形整形回路の他の実施例を示す回路図、第1
8図はパルス検知回路の一実施例を示す回路図、
第19図はその動作の波形図、第20図は充電ア
ンプの一実施例を示す回路図、第21図はヒステ
リシスコントロール切替回路の一実施例を示す回
路図、第22図は強目盛保持切替回路の一実施例
を示す回路図、第23図は自己トリガ出力アンプ
の一実施例を示す回路図、第24図は自己トリガ
検出部の電圧検出回路と検出タイミング回路の一
実施例を示す回路図、第25図はその動作の波形
図、第26図は第1カウンタの中間出力回路の一
実施例を示す回路図、第27図は比例制御モード
動作の波形図、第28図はヒステリシス制御モー
ド動作の波形図、第29図は自己トリガ検出動作
の波形図、第30図は強目盛保持と解除のための
スイツチ部の断面図、第31図は強目盛保持と解
除のための回路の一実施例を示す回路図、第32
図は強目盛保持と解除のための回路の他の実施例
を示す回路図、第33図はヒータ電流をリレーで
制御するようにした他の実施例の全体を示す回路
図、第34図はその動作の波形図、第35図はヒ
ータ電流をリレーで制御するようにした別の実施
例の全体を示す回路図、第36図はその動作の波
形図、第37図はヒータと温度センサとを一体化
した1線式の実施例の全体を示す回路図である。 1……電源プラグ、2……コントローラボツク
ス、3……被加熱体、6……ヒータ(発熱負
荷)、7……温度センサ、8……電源スイツチ、
9……温度設定用つまみ、10……ヒステリシス
コントロール用スイツチ、11……強目盛保持用
スイツチ、14……温度ヒユーズ(電源遮断
器)、15……ノイズヒイルタ部、19……制御
電源VCCを得る回路、26……温度設定回路、2
7……温度調節ボリユーム、28……制限抵抗、
29……温度検出回路、30……ネオンランプ
(パルストリガ素子)、33……パルストランス、
41……制御回路(IC)、43……トリガ用CR
回路、45……コンデンサ、47……サイリス
タ、54……サイリスタ、55……抵抗、56…
…コイル、56′,56″……接点、58……サイ
リスタ、59……抵抗、61……ダイオード、6
2……抵抗、A……リセツト部、B……ゼロパル
ス発生部、C……波形整形部、D……2ビツト分
周部、E……充電アンプ部、F……放電アンプ
部、G……ヒステリシスコントロール切替部、H
……ヒステリシスコントロールロジツク部、I…
…第1カウンタ、J……強目盛保持切替部、K…
…第2カウンタ、L……強目盛保持用の記憶器、
M……強目盛保持解除用の出力アンプ。
Fig. 1 is an external view of an electric blanket or electric bed sheet, which is one of the fields of application of the present invention, Fig. 2 is a circuit diagram showing an entire embodiment of the temperature control circuit of the present invention used therein, and Fig. 3 Figure 4 is a configuration diagram of the temperature sensor, Figure 4 is a configuration diagram of the heater, Figure 5 is a temperature impedance characteristic diagram of the temperature sensor, Figure 6 is a characteristic diagram showing proportional control mode and hysteresis control mode, and Figure 7 is a characteristic diagram showing the proportional control mode and hysteresis control mode. A characteristic diagram showing the strong scale holding mode, Figure 8 is a circuit diagram showing the control circuit as a block diagram,
FIG. 9 is a circuit diagram showing the logic circuits in each diagram of the control circuit, FIG. 10 is a circuit diagram showing one embodiment of the reset voltage detection circuit, and FIG. 11 is a circuit diagram showing another embodiment of the reset voltage detection circuit. A circuit diagram, FIGS. 12A and 12B are waveform diagrams of its operation, and FIG. 13 is a circuit diagram showing yet another embodiment of the reset voltage detection circuit.
Fig. 14 is a circuit diagram showing one embodiment of the zero voltage detection circuit, Fig. 15 is a waveform diagram of its operation, Fig. 16 is a circuit diagram showing one embodiment of the waveform shaping circuit, and Fig. 17 is the waveform shaping circuit. Circuit diagram showing another embodiment of
Figure 8 is a circuit diagram showing an example of a pulse detection circuit.
Fig. 19 is a waveform diagram of its operation, Fig. 20 is a circuit diagram showing an embodiment of the charging amplifier, Fig. 21 is a circuit diagram showing an embodiment of the hysteresis control switching circuit, and Fig. 22 is a strong scale maintenance switching circuit. A circuit diagram showing an embodiment of the circuit, FIG. 23 is a circuit diagram showing an embodiment of the self-trigger output amplifier, and FIG. 24 is a circuit diagram showing an embodiment of the voltage detection circuit and detection timing circuit of the self-trigger detection section. Figure 25 is a waveform diagram of its operation, Figure 26 is a circuit diagram showing an example of the intermediate output circuit of the first counter, Figure 27 is a waveform diagram of proportional control mode operation, and Figure 28 is hysteresis control. Waveform diagram of mode operation, Figure 29 is a waveform diagram of self-trigger detection operation, Figure 30 is a sectional view of the switch section for holding and releasing strong scale, and Figure 31 is a circuit diagram for holding and releasing strong scale. Circuit diagram showing one embodiment, No. 32
The figure is a circuit diagram showing another embodiment of the circuit for holding and releasing the strong scale, Fig. 33 is a circuit diagram showing the whole of another embodiment in which the heater current is controlled by a relay, and Fig. 34 is a circuit diagram showing another embodiment of the circuit for holding and releasing the strong scale. A waveform diagram of its operation, Figure 35 is a circuit diagram showing the whole of another embodiment in which the heater current is controlled by a relay, Figure 36 is a waveform diagram of its operation, and Figure 37 shows the relationship between the heater and the temperature sensor. FIG. 2 is a circuit diagram showing the entire one-wire embodiment in which the two are integrated. 1... Power plug, 2... Controller box, 3... Heated object, 6... Heater (heat generation load), 7... Temperature sensor, 8... Power switch,
9... Temperature setting knob, 10... Hysteresis control switch, 11... Strong scale maintenance switch, 14... Temperature fuse (power circuit breaker), 15... Noise hilter section, 19... Control power supply V CC Obtaining circuit, 26...Temperature setting circuit, 2
7...Temperature control volume, 28...Limiting resistance,
29...Temperature detection circuit, 30...Neon lamp (pulse trigger element), 33...Pulse transformer,
41...Control circuit (IC), 43...CR for trigger
Circuit, 45... Capacitor, 47... Thyristor, 54... Thyristor, 55... Resistor, 56...
... Coil, 56', 56'' ... Contact, 58 ... Thyristor, 59 ... Resistor, 61 ... Diode, 6
2... Resistor, A... Reset section, B... Zero pulse generation section, C... Waveform shaping section, D... 2-bit frequency dividing section, E... Charging amplifier section, F... Discharging amplifier section, G... ...Hysteresis control switching section, H
...Hysteresis control logic section, I...
...First counter, J... Strong scale retention switching section, K...
...second counter, L...memory device for holding strong scale,
M... Output amplifier for canceling strong scale holding.

Claims (1)

【特許請求の範囲】[Claims] 1 ヒータ等の負荷と、この負荷への給電を直接
または間接的に行うサイリスタと、温度センサ
と、この温度センサが検出する温度が設定温度よ
り低いとオン信号を、高いとオフ信号を出力する
温度検出回路と、前記負荷への給電を停止する保
安回路と、交流の正相、負相に対応して出力する
ゼロパルス発生回路と、前記サイリスタの逆相と
なる期間中に前記温度検出回路の出力がオンであ
れば次の順相までロウとなり、オフであればハイ
状態を維持する波形整形回路と、この波形整形回
路の出力と前記ゼロパルス発生回路の出力により
前記交流が正相の時にのみハイとなるヒステリシ
スコントロール回路と、前記波形整形回路の出力
状態に応じてサイリスタをトリガする制御回路
と、前記サイリスタがオン時はハイ、オフ時はロ
ウとなり、かつ前記ヒステリシスコントロール回
路のハイレベル時間より出力時間が短い端子電圧
検出回路と、この端子電圧検出回路の出力時間よ
り短い期間信号を発するタイミング検出回路とを
備え、前記波形整形回路からの出力と前記端子電
圧検出回路からの出力と、前記ヒステリシスコン
トロール回路の出力と、前記タイミング検出回路
の出力がすべてハイのときに出力を発し、前記保
安回路を駆動する故障検出回路とを有してなる温
度制御装置。
1 A load such as a heater, a thyristor that directly or indirectly supplies power to this load, a temperature sensor, and outputs an on signal when the temperature detected by this temperature sensor is lower than the set temperature, and an off signal when it is higher. a temperature detection circuit, a safety circuit that stops power supply to the load, a zero pulse generation circuit that outputs in response to the positive phase and negative phase of the alternating current, and If the output is on, it becomes low until the next normal phase, and if it is off, it remains high.The waveform shaping circuit maintains the high state, and the output of this waveform shaping circuit and the output of the zero pulse generation circuit allow the output to be output only when the alternating current is in positive phase. a hysteresis control circuit that becomes high; a control circuit that triggers a thyristor according to the output state of the waveform shaping circuit; and a control circuit that becomes high when the thyristor is on and low when it is off; It includes a terminal voltage detection circuit with a short output time, and a timing detection circuit that emits a signal for a period shorter than the output time of the terminal voltage detection circuit, and the output from the waveform shaping circuit, the output from the terminal voltage detection circuit, and the A temperature control device comprising an output of a hysteresis control circuit and a failure detection circuit that outputs an output when all outputs of the timing detection circuit are high and drives the safety circuit.
JP13757278A 1978-11-07 1978-11-07 Temperature control unit Granted JPS5563410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13757278A JPS5563410A (en) 1978-11-07 1978-11-07 Temperature control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13757278A JPS5563410A (en) 1978-11-07 1978-11-07 Temperature control unit

Publications (2)

Publication Number Publication Date
JPS5563410A JPS5563410A (en) 1980-05-13
JPS6259805B2 true JPS6259805B2 (en) 1987-12-12

Family

ID=15201847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13757278A Granted JPS5563410A (en) 1978-11-07 1978-11-07 Temperature control unit

Country Status (1)

Country Link
JP (1) JPS5563410A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105905U (en) * 1982-12-29 1984-07-17 松下電器産業株式会社 floor heating system
JP4978249B2 (en) * 2007-03-14 2012-07-18 オムロン株式会社 Power conditioner
CN103279154B (en) * 2013-06-17 2016-03-09 尚诚德 A kind of intelligent temperature control circuit

Also Published As

Publication number Publication date
JPS5563410A (en) 1980-05-13

Similar Documents

Publication Publication Date Title
US4277671A (en) Temperature control system for electric heating appliance
JPS5985521A (en) Phase control circuit for low voltage load
TW472434B (en) PWM controller
JPH0789005B2 (en) Refrigerator control circuit with microwave oven
JPS6259805B2 (en)
US3584988A (en) Electrothermal furnace control
CA1083248A (en) Burner control system with primary safety switch
US3872320A (en) Furnace control circuit
JPH0140362B2 (en)
CN113805029A (en) Temperature sensing detection system and method
US4034270A (en) Self-inhibiting spark generating arrangement
JPS6053885B2 (en) temperature control device
JPS6130169B2 (en)
US3563681A (en) Electrothermal furnace control
JPS5819940B2 (en) Nenshiyoba Naseigiyosouchi
US3583843A (en) Electrothermal furnace control
US4258404A (en) Fail-safe control circuit, particularly for heating apparatus
JP2675237B2 (en) Relay drive circuit
JPS6034917Y2 (en) Combustion control device
JPH0121364Y2 (en)
JPH0527127B2 (en)
JPS6046724B2 (en) temperature control circuit
JPS6323737B2 (en)
JPS6137647B2 (en)
JPS62299623A (en) cooker safety device