JPS6056296B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6056296B2 JPS6056296B2 JP52059257A JP5925777A JPS6056296B2 JP S6056296 B2 JPS6056296 B2 JP S6056296B2 JP 52059257 A JP52059257 A JP 52059257A JP 5925777 A JP5925777 A JP 5925777A JP S6056296 B2 JPS6056296 B2 JP S6056296B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- electrode wiring
- film
- metal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体基板上に金属突起物（いわゆるバンプ
と呼ばれる）を形成する構造にあつて、金属突起物下の
電極配線パターンが腐蝕を発生しない構造の半導体基板
を提供せんとするものである。
と呼ばれる）を形成する構造にあつて、金属突起物下の
電極配線パターンが腐蝕を発生しない構造の半導体基板
を提供せんとするものである。
従来の半導体基板上に金属突起物を形成する工程の概
略を第１図で説明する。
略を第１図で説明する。
半導体基板１上に半導体基板１内に形成された各素子
（図示せす）間を接続し、外部導出用配線としての電極
配線パターン２がアルミニウムの如き電気的良導体で形
成されている。
（図示せす）間を接続し、外部導出用配線としての電極
配線パターン２がアルミニウムの如き電気的良導体で形
成されている。
次いで電極配線パターン２のみを開孔したＣＶＤＳｉＯ
。膜の如き−絶縁膜３を形成する。この絶縁膜３は電極
配線パターン２以外の配線パターンおよび素子の汚染、
機械的損傷を防止せんとするものであり、全面にＣＶＤ
ＳＩＯ。膜を形成したのち、外部との電気的接続を得る
ために開孔部３ａを形成したものである。 次いでバリ
ヤメタルと呼ばれる金属膜４をスパッター法、電子ビー
ム法、抵抗加熱法の蒸着手段により形成する。
。膜の如き−絶縁膜３を形成する。この絶縁膜３は電極
配線パターン２以外の配線パターンおよび素子の汚染、
機械的損傷を防止せんとするものであり、全面にＣＶＤ
ＳＩＯ。膜を形成したのち、外部との電気的接続を得る
ために開孔部３ａを形成したものである。 次いでバリ
ヤメタルと呼ばれる金属膜４をスパッター法、電子ビー
ム法、抵抗加熱法の蒸着手段により形成する。
この金属膜４は電極配線パターン近傍に形成されるもの
であるが、通常複数層の金属の積層された構造を有し、
例えばＣｒ−Ｃｕ、Ｔｉ−Ｎｉ−Ｃｕ、Ｃｒ−Ｎｉ−Ｃ
ｕ等の構成である。次に電解法あるいは無電解法により
金属膜４上に金属突起物、Ａｕ、Ａｇ、Ｎｉ、Ｓｎ）半
田等を１０〜２０μｍの高さに形成させる。 この様な
従来の構成においては、金属突起物６は全て、電極配線
パターン２上に形成されるものであつた。
であるが、通常複数層の金属の積層された構造を有し、
例えばＣｒ−Ｃｕ、Ｔｉ−Ｎｉ−Ｃｕ、Ｃｒ−Ｎｉ−Ｃ
ｕ等の構成である。次に電解法あるいは無電解法により
金属膜４上に金属突起物、Ａｕ、Ａｇ、Ｎｉ、Ｓｎ）半
田等を１０〜２０μｍの高さに形成させる。 この様な
従来の構成においては、金属突起物６は全て、電極配線
パターン２上に形成されるものであつた。
すなわち第１図に示す如く、電極配線パターン２’の大
きさに対し、絶縁膜３の開孔部３ａのパターン３’の大
きさは小さ目である。これは電極配線パターン２を汚染
から防ぐ上で不可欠の要素である。更に金属膜４は、こ
の上に形成される金属突起物６との関連で金属突起物６
のパターン６’の大きさよりも大きくなつている。さら
に金属突起物６のパターン６’は絶縁膜３の大きさより
も大きい。これは、金属突起物６を絶縁膜３の開孔領域
内に形成すると金属膜の不要部分の除去工程やあるいは
形成された金属膜のピンホール等により、電極配線パタ
ーン２が腐蝕してしまい、消失する事があるためで、こ
の様な構成をもつものである。しかるに、この様な構成
においては次の様な問題があつた。
きさに対し、絶縁膜３の開孔部３ａのパターン３’の大
きさは小さ目である。これは電極配線パターン２を汚染
から防ぐ上で不可欠の要素である。更に金属膜４は、こ
の上に形成される金属突起物６との関連で金属突起物６
のパターン６’の大きさよりも大きくなつている。さら
に金属突起物６のパターン６’は絶縁膜３の大きさより
も大きい。これは、金属突起物６を絶縁膜３の開孔領域
内に形成すると金属膜の不要部分の除去工程やあるいは
形成された金属膜のピンホール等により、電極配線パタ
ーン２が腐蝕してしまい、消失する事があるためで、こ
の様な構成をもつものである。しかるに、この様な構成
においては次の様な問題があつた。
これを先ず第２図で説明する。基板１上の電極配線パタ
ーン２の一部あるいは配線パターンを保護するために絶
縁膜３を用いる事はすでにのべた通りであるが、電極配
線パターン２の段部において絶縁膜３のクラックあるい
はピンホール１０が発生する。通常電極配線パターン２
は１μｍ程度の厚さのＡ１が用いられ、又絶縁膜３とし
ては、ＣＶＤＳｉＯ２の如き低温で形成された膜０．８
〜１．０μｍが形成される。この様なＣＶＤＳｉＯ２膜
の段差部分での均一な附着は著じるしく困難で、非常に
薄い膜厚となつたり、あるいは無数のピンホールの発生
があつた。又、仮に段差部に均一にＣＶＤＳｌＯ２膜が
附着したとしても金属膜４を被着させる蒸着工程におい
て、基板温度の上昇が少なく共２０（代）前後に達する
からにの熱膨張によつて段差部のＣＶＤＳｉＯ２膜にク
ラック１０が発生する。又、金属突起物６上に他の外部
導出端子を熱圧着法で接続する工程においても、前記熱
圧着工程の圧力（３０〜５０ｙ／１００×１００μｍ）
あるいは発生する温度（４５ＣｆＣ前後）によつても容
易に段差部にクラック１０が発生する事が確認された。
ーン２の一部あるいは配線パターンを保護するために絶
縁膜３を用いる事はすでにのべた通りであるが、電極配
線パターン２の段部において絶縁膜３のクラックあるい
はピンホール１０が発生する。通常電極配線パターン２
は１μｍ程度の厚さのＡ１が用いられ、又絶縁膜３とし
ては、ＣＶＤＳｉＯ２の如き低温で形成された膜０．８
〜１．０μｍが形成される。この様なＣＶＤＳｉＯ２膜
の段差部分での均一な附着は著じるしく困難で、非常に
薄い膜厚となつたり、あるいは無数のピンホールの発生
があつた。又、仮に段差部に均一にＣＶＤＳｌＯ２膜が
附着したとしても金属膜４を被着させる蒸着工程におい
て、基板温度の上昇が少なく共２０（代）前後に達する
からにの熱膨張によつて段差部のＣＶＤＳｉＯ２膜にク
ラック１０が発生する。又、金属突起物６上に他の外部
導出端子を熱圧着法で接続する工程においても、前記熱
圧着工程の圧力（３０〜５０ｙ／１００×１００μｍ）
あるいは発生する温度（４５ＣｆＣ前後）によつても容
易に段差部にクラック１０が発生する事が確認された。
この様なＡ１の段差部におけるＣＶＤＳｉＯ２膜のピン
ホールあるいはクラックは金属膜４にも同様にクラック
あるいはピンホール１１となつて現われ、ここから金属
膜のエッチング時によるエッチング溶液の浸透を許し、
このために電極配線パターン２を腐蝕して腐食部１２を
形成してしまつたり、水分の浸入によつて構成されてい
る金属材料間の電池．効果が働き、電極配線パターン２
も同様に腐蝕される。この様な腐蝕は時間と共に促進さ
れて、遂には電極配線パターン２がすべて消失してしま
い、完全なる電気的不良を引起すことになる。更に、第
１図の構造の問題点を第３図とともに．説明する。電極
配線パターン２は通常Ａ１で構成されるが、これらには
基板材料である例えばＳｉとの密着を向上し、接触抵抗
を下げるために４５０℃〜５３０℃附近の温度で熱処理
を行なう必要がある。しかしながらこれら電極配線パタ
ーン材料が−Ｎである場合には、にの粒界が成長してし
まい蒸着直後のＡ１に比して、その表面には多数の凹凸
１４を有し、その凹凸１４の高さは２０００Ａ〜５００
０Ａにも達する。この様な表面にＣＶＤＳｉＯ２膜を形
成すると図に示した如く、これもピンホール１３を形成
しまい又、金属膜４も同様にピンホール１３ａあるいは
１３ｂを形成する。この様なピンホール１３ａ，１３ｂ
の発生は第２図の例でも示した如く、外部からの水分あ
るいはエッチング溶液の浸入をもたらし、電極配線パタ
ーン２が徐々に腐蝕されてしまい、遂には電気的不良を
発生する。本発明は前記した不都合を考察しその原因を
検討した結果にもとずき、に段部でのＣＶＤＳｉＯ，膜
のピンホール、クラックを積極的に防止し、腐蝕の発生
しない半導体装置を提供せんとするものである。
ホールあるいはクラックは金属膜４にも同様にクラック
あるいはピンホール１１となつて現われ、ここから金属
膜のエッチング時によるエッチング溶液の浸透を許し、
このために電極配線パターン２を腐蝕して腐食部１２を
形成してしまつたり、水分の浸入によつて構成されてい
る金属材料間の電池．効果が働き、電極配線パターン２
も同様に腐蝕される。この様な腐蝕は時間と共に促進さ
れて、遂には電極配線パターン２がすべて消失してしま
い、完全なる電気的不良を引起すことになる。更に、第
１図の構造の問題点を第３図とともに．説明する。電極
配線パターン２は通常Ａ１で構成されるが、これらには
基板材料である例えばＳｉとの密着を向上し、接触抵抗
を下げるために４５０℃〜５３０℃附近の温度で熱処理
を行なう必要がある。しかしながらこれら電極配線パタ
ーン材料が−Ｎである場合には、にの粒界が成長してし
まい蒸着直後のＡ１に比して、その表面には多数の凹凸
１４を有し、その凹凸１４の高さは２０００Ａ〜５００
０Ａにも達する。この様な表面にＣＶＤＳｉＯ２膜を形
成すると図に示した如く、これもピンホール１３を形成
しまい又、金属膜４も同様にピンホール１３ａあるいは
１３ｂを形成する。この様なピンホール１３ａ，１３ｂ
の発生は第２図の例でも示した如く、外部からの水分あ
るいはエッチング溶液の浸入をもたらし、電極配線パタ
ーン２が徐々に腐蝕されてしまい、遂には電気的不良を
発生する。本発明は前記した不都合を考察しその原因を
検討した結果にもとずき、に段部でのＣＶＤＳｉＯ，膜
のピンホール、クラックを積極的に防止し、腐蝕の発生
しない半導体装置を提供せんとするものである。
第４図は本発明の一実施例にかかる半導体装置の要部の
構造を示す断面図である。
構造を示す断面図である。
半導体基板２！上に形成した電極配線パターン２２のパ
ターン２２″はＣＶＤＳｉＯ２膜２３の開孔パターン２
３″よりも大きい。
ターン２２″はＣＶＤＳｉＯ２膜２３の開孔パターン２
３″よりも大きい。
更に第４図の半導体装置は金属突起物２５のパターン２
５″はＣＶＤＳｉＯ２膜２３の開孔パターン２３″より
も大きく、電極配線パターン２２のパターン２２″より
も大き目に形成されている。
５″はＣＶＤＳｉＯ２膜２３の開孔パターン２３″より
も大きく、電極配線パターン２２のパターン２２″より
も大き目に形成されている。
すなわち、パターン２２″よりもパターン２５″を大き
く形成し、Ａ１パターン２２の段部を囲む様に金属突起
物２５のパターン２５″が形成されるものである。ここ
で、もちろん金属膜２４のパターン２Ｃは金属突起物２
５のパターン２５″と同一あるいは大き目に形成される
ものである。本発明の如き構成にあつては第５図の如き
、たとえＣＶＤＳｉＯ２膜に発生したピンホールあるい
はクラック２６が発生しても、又、Ａ１の粒界２７の成
長によるＣＶＤＳｉＯ２膜２３のピンホール２８が発生
しても、電極配線パターン２２を腐蝕させる事がない。
く形成し、Ａ１パターン２２の段部を囲む様に金属突起
物２５のパターン２５″が形成されるものである。ここ
で、もちろん金属膜２４のパターン２Ｃは金属突起物２
５のパターン２５″と同一あるいは大き目に形成される
ものである。本発明の如き構成にあつては第５図の如き
、たとえＣＶＤＳｉＯ２膜に発生したピンホールあるい
はクラック２６が発生しても、又、Ａ１の粒界２７の成
長によるＣＶＤＳｉＯ２膜２３のピンホール２８が発生
しても、電極配線パターン２２を腐蝕させる事がない。
すなわち、Ａ１の粒界の発生する電極配線パターン２２
の領域、あるいはＡ１段部附近の全てを金属突起物２５
で覆つてしまつているためである。従がつて外部からの
腐蝕性の水分あるいは溶液の浸入２９を許さないもので
ある。更に、第４図の構造によれば金属突起物２５上に
、他の外部導出端子を接続する際、熱圧着法によつて処
理する事によつてＡ１段部のＣＶＤＳｉＯ２膜２３にク
ラックが発生しても、すでに述べた如く金属突起物２５
によつてＡｌ段部近傍が覆われているために、外部から
の水分、溶液の浸入２９を防止する事が出来るものであ
る。以上のように、本発明は、電極配線パターン上に金
属突起物を形成するに際して起る不都合を検討した結果
見い出された点に着目してなされたもので、半導体装置
の電極形成に関連した工程で発生するピンホール、クラ
ック等の存在により、電極配線パターンが腐食すること
を完全に防止することができる。
の領域、あるいはＡ１段部附近の全てを金属突起物２５
で覆つてしまつているためである。従がつて外部からの
腐蝕性の水分あるいは溶液の浸入２９を許さないもので
ある。更に、第４図の構造によれば金属突起物２５上に
、他の外部導出端子を接続する際、熱圧着法によつて処
理する事によつてＡ１段部のＣＶＤＳｉＯ２膜２３にク
ラックが発生しても、すでに述べた如く金属突起物２５
によつてＡｌ段部近傍が覆われているために、外部から
の水分、溶液の浸入２９を防止する事が出来るものであ
る。以上のように、本発明は、電極配線パターン上に金
属突起物を形成するに際して起る不都合を検討した結果
見い出された点に着目してなされたもので、半導体装置
の電極形成に関連した工程で発生するピンホール、クラ
ック等の存在により、電極配線パターンが腐食すること
を完全に防止することができる。
したがつて本発明は信頼性の著じるしく高い半導体装置
を実現することができ、金属突起物を形成する半導体装
置に大きく寄与するものである。
を実現することができ、金属突起物を形成する半導体装
置に大きく寄与するものである。
第１図は従来の半導体装置の電極部の平面パターンなら
びに構造断面図、第２図、第３図は従来の半導体装置に
おける腐蝕発生状態を示す図、第４図は本発明の一実施
例にかかる半導体装置の電極部の平面パターンならびに
構造断面図、第５図は本発明にかかる半導体装置の作成
後の断面図である。 ２１・・・・半導体基板、２２・・・・・・電極配線パ
ターン、２３・・・・・・ＣＶＤＳｉＯ２膜、２３″・
・・・開孔パターン、２４・・・・・金属膜、２５・・
・・・金属突起物、２５Ｚ・・・・金属突起物パターン
。
びに構造断面図、第２図、第３図は従来の半導体装置に
おける腐蝕発生状態を示す図、第４図は本発明の一実施
例にかかる半導体装置の電極部の平面パターンならびに
構造断面図、第５図は本発明にかかる半導体装置の作成
後の断面図である。 ２１・・・・半導体基板、２２・・・・・・電極配線パ
ターン、２３・・・・・・ＣＶＤＳｉＯ２膜、２３″・
・・・開孔パターン、２４・・・・・金属膜、２５・・
・・・金属突起物、２５Ｚ・・・・金属突起物パターン
。
Claims (1)
- １ 半導体基板の所定領域表面上に設置された電極配線
パターンと、上記半導体基板表面から上記電極配線パタ
ーン表面にわたつて形成され、電極配線パターンの端部
に対応する部分が段部となつている絶縁膜と、上記電極
配線パターン上の絶縁膜を選択的に除去して形成された
開孔部と、上記開孔部から上記段部を含んで絶縁膜表面
にわたつて設置された金属膜と、上記金属膜上に、該金
属膜の上記絶縁膜の段部に対応する部分を覆うように設
置された金属突起物とを備えたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52059257A JPS6056296B2 (ja) | 1977-05-20 | 1977-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52059257A JPS6056296B2 (ja) | 1977-05-20 | 1977-05-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53144260A JPS53144260A (en) | 1978-12-15 |
| JPS6056296B2 true JPS6056296B2 (ja) | 1985-12-09 |
Family
ID=13108133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52059257A Expired JPS6056296B2 (ja) | 1977-05-20 | 1977-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6056296B2 (ja) |
-
1977
- 1977-05-20 JP JP52059257A patent/JPS6056296B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53144260A (en) | 1978-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3585461A (en) | High reliability semiconductive devices and integrated circuits | |
| EP0076856A1 (en) | Method of making a semiconductor device having a projecting, plated electrode | |
| JPH0191438A (ja) | 半導体装置 | |
| US6203926B1 (en) | Corrosion-free multi-layer conductor | |
| US3429029A (en) | Semiconductor device | |
| JPH081942B2 (ja) | セラミック基板上の保護被覆 | |
| US4235648A (en) | Method for immersion plating very thin films of aluminum | |
| JPS594853B2 (ja) | 半導体装置 | |
| WO2015107796A1 (ja) | 半導体素子およびその製造方法、ならびに半導体装置 | |
| JPS6056296B2 (ja) | 半導体装置 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| US3506880A (en) | Semiconductor device | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH03159152A (ja) | バンプ電極の製造方法 | |
| JPH027435A (ja) | 金属パンプ電極を有する半導体装置 | |
| KR100283480B1 (ko) | 반도체 디바이스용 금속 배선 및 그 제조 방법 | |
| JP3116534B2 (ja) | 集積回路装置のフリップチップ製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS6050334B2 (ja) | 半導体装置 | |
| JPS5937579B2 (ja) | 金属突起物を有する半導体装置 | |
| JPH0464222A (ja) | 半導体装置の製造方法 | |
| JP2785730B2 (ja) | 半導体集積回路装置 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5950090B2 (ja) | 半導体装置の製造方法 | |
| JPH0342837A (ja) | 半導体装置の製造方法 |