JPS6057771B2 - Ａ／ｄ変換器の精度検定方式 - Google Patents
Ａ／ｄ変換器の精度検定方式Info
- Publication number
- JPS6057771B2 JPS6057771B2 JP6216178A JP6216178A JPS6057771B2 JP S6057771 B2 JPS6057771 B2 JP S6057771B2 JP 6216178 A JP6216178 A JP 6216178A JP 6216178 A JP6216178 A JP 6216178A JP S6057771 B2 JPS6057771 B2 JP S6057771B2
- Authority
- JP
- Japan
- Prior art keywords
- accuracy
- converter
- analog
- analog signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明はＡ／Ｄ変換器の精度検定方式、特にテレメー
タシステムに用いるＡ／Ｄ変換器に応用して好適な精度
検定方式に関する。
タシステムに用いるＡ／Ｄ変換器に応用して好適な精度
検定方式に関する。
テレメータシステムはセンターと、該センターに対し
て情報の供給を行なう複数の子局とを有し、各該子局に
は多数の端末装置が接続される。
て情報の供給を行なう複数の子局とを有し、各該子局に
は多数の端末装置が接続される。
この様な構成により、センターは例えば電気、ガス、水
道等の料金、その他のアナログ情報、ディジタル情報、
パルス入力等を、遠隔制御により多数の端末装置から収
集することができる。さて、上記のテレメータシステム
において、前記各種情報のうちアナログ情報をセンター
に送出する場合にはこれをまずディジタル情報に変換し
なければならない。そのためにＡ／Ｄ（アナログ／ディ
ジタル）変換器が前記各子局に備えられる。この場合高
精度なテレメータシステムを実現する上でこのＡ／Ｄ変
換器が高精度で動作すべきことは言うまでもなく、従来
より種々の精度検定方式が採用されている。一般にこの
精度検定方式を実施するに際し後述の精度検定専用のハ
ードウェアが設けられる。然しながら、このハードウェ
アはテレメータシステムがアナログ情報を取扱う場合に
のみ使用に供されるものであるため、あらゆる場合に該
ハードウェアを常設することは、子局装置の標準化を図
りあるいはコスト低減を図る上で不経済であるという欠
点があつた。 一方、近年テレメータシステムに対して
コンピュータ化が進み前記子局の各々にマイクロプロセ
ッサを含んで構成される場合が多くなつた。
道等の料金、その他のアナログ情報、ディジタル情報、
パルス入力等を、遠隔制御により多数の端末装置から収
集することができる。さて、上記のテレメータシステム
において、前記各種情報のうちアナログ情報をセンター
に送出する場合にはこれをまずディジタル情報に変換し
なければならない。そのためにＡ／Ｄ（アナログ／ディ
ジタル）変換器が前記各子局に備えられる。この場合高
精度なテレメータシステムを実現する上でこのＡ／Ｄ変
換器が高精度で動作すべきことは言うまでもなく、従来
より種々の精度検定方式が採用されている。一般にこの
精度検定方式を実施するに際し後述の精度検定専用のハ
ードウェアが設けられる。然しながら、このハードウェ
アはテレメータシステムがアナログ情報を取扱う場合に
のみ使用に供されるものであるため、あらゆる場合に該
ハードウェアを常設することは、子局装置の標準化を図
りあるいはコスト低減を図る上で不経済であるという欠
点があつた。 一方、近年テレメータシステムに対して
コンピュータ化が進み前記子局の各々にマイクロプロセ
ッサを含んで構成される場合が多くなつた。
従つて上記の欠点も、マイクロプロセッサの利用を考慮
しながら解決すべきである。 従つて本発明の目的は、
子局に備えられたマイクロプロセッサの併用によつて上
記欠点を排除することのできるＡ／Ｄ変換器の精度検定
方式を実現することである。
しながら解決すべきである。 従つて本発明の目的は、
子局に備えられたマイクロプロセッサの併用によつて上
記欠点を排除することのできるＡ／Ｄ変換器の精度検定
方式を実現することである。
上記目的に従い本発明は、複数チャネルより受信した各
端末装置よりのアナログ信号を順次デジタル信号に変換
するＡ／Ｄ変換器の精度検定方式において、該Ａ／Ｄ変
換器のアナログ基準電圧を前記複数チャネルの一つのチ
ャネルに印加し、精度検定の際、前記アナログ基準電圧
が印加されたチャネルよりのアナログ信号をＡ／Ｄ変換
し、そのデジタル出力を前記基準電圧に対応するデジタ
ル信号と比較して精度検定を行うことを特徴とするもの
である。
端末装置よりのアナログ信号を順次デジタル信号に変換
するＡ／Ｄ変換器の精度検定方式において、該Ａ／Ｄ変
換器のアナログ基準電圧を前記複数チャネルの一つのチ
ャネルに印加し、精度検定の際、前記アナログ基準電圧
が印加されたチャネルよりのアナログ信号をＡ／Ｄ変換
し、そのデジタル出力を前記基準電圧に対応するデジタ
ル信号と比較して精度検定を行うことを特徴とするもの
である。
以下図面に従つて本発明を説明する。
第１図は従来のＡ／Ｄ変換器精度検定方式を実施するた
めのテレメータシステム全体を示すブロック図である。
めのテレメータシステム全体を示すブロック図である。
本図において、テレメータシステム１０は回線１３を挾
んでセンター１１と子局１２に区分される。ただし１個
の子局のみ示す。子局１２はマルチプレクサ１４−１，
１４−２・・・を介して多数の端末装置（図示せず）と
接続し、各チャネル群１５−１，１５−２・・・・・・
内の対応する１のチャネルを通して各種情報を端末装置
より収集する。どのチャネルを選択すべきかはワード走
査部１６において走査されるアドレスを、アドレスバス
１７およびアドレスデコーダ１８を通して、マルチプレ
クサ１４−１，１４−２・・・・・・で受信することに
より行う。一方、１のチャネルが選択されると、対応す
る情報をライン１９上に送出する。この情報がアナログ
情報である場合、Ａ／Ｄ変換器２０を通してディジタル
情報とし、データバス２１を通してデータ送信部２２に
送出し、センター１１に送信する。ここで、Ａ／Ｄ変換
器２０に対する精度検定が精度検定部２３によつて行わ
れる。精度検定を行うタイミングはアドレスデコーダ１
８よりライン２１を介して例えば１サイクル毎に指示さ
れる。指示を受けた精度検定部．２３はまずライン２５
よりアナログ基準電圧を供給する。これをＡ／Ｄ変換器
２０においてＡ／Ｄ変換したディジタル信号を精度検定
部２３はライン２６より受け、精度検定部２３はその精
度検定結果をライン２７より出力する。もしその結果に
−異常があれば、その旨をデータバス２１、データ送信
部２２を通してセンター１１へ通知する。かくの如く従
来のＡ／Ｄ変換器精度検定方式では、特別の専用ハード
ウェアすなわち精度検定部２３が必要であり既述の欠点
を伴つた。そこで本発明は近年の子局１２がマイクロプ
ロセッサを用いて構成されることに着目し、このマイク
ロプロセッサの併用により上記の欠点を排除するものと
する。
んでセンター１１と子局１２に区分される。ただし１個
の子局のみ示す。子局１２はマルチプレクサ１４−１，
１４−２・・・を介して多数の端末装置（図示せず）と
接続し、各チャネル群１５−１，１５−２・・・・・・
内の対応する１のチャネルを通して各種情報を端末装置
より収集する。どのチャネルを選択すべきかはワード走
査部１６において走査されるアドレスを、アドレスバス
１７およびアドレスデコーダ１８を通して、マルチプレ
クサ１４−１，１４−２・・・・・・で受信することに
より行う。一方、１のチャネルが選択されると、対応す
る情報をライン１９上に送出する。この情報がアナログ
情報である場合、Ａ／Ｄ変換器２０を通してディジタル
情報とし、データバス２１を通してデータ送信部２２に
送出し、センター１１に送信する。ここで、Ａ／Ｄ変換
器２０に対する精度検定が精度検定部２３によつて行わ
れる。精度検定を行うタイミングはアドレスデコーダ１
８よりライン２１を介して例えば１サイクル毎に指示さ
れる。指示を受けた精度検定部．２３はまずライン２５
よりアナログ基準電圧を供給する。これをＡ／Ｄ変換器
２０においてＡ／Ｄ変換したディジタル信号を精度検定
部２３はライン２６より受け、精度検定部２３はその精
度検定結果をライン２７より出力する。もしその結果に
−異常があれば、その旨をデータバス２１、データ送信
部２２を通してセンター１１へ通知する。かくの如く従
来のＡ／Ｄ変換器精度検定方式では、特別の専用ハード
ウェアすなわち精度検定部２３が必要であり既述の欠点
を伴つた。そこで本発明は近年の子局１２がマイクロプ
ロセッサを用いて構成されることに着目し、このマイク
ロプロセッサの併用により上記の欠点を排除するものと
する。
第２図は本発明のＡ／Ｄ変換器精度検定方式を実行する
場合のフローチャートを示し、第３図はそのフローチャ
ートを実施するための構成を含むテレメータシステム全
体を示すブロック図を示す。なお、第３図において第１
図とｊ同一の参照番号・記号が付された構成要素は同一
の構成要素である。第２図および第３図を参照しながら
説明する。まず第３図において概略構成を説明すると、
本テレメータシステム３０は回線１３を挾んでセンター
１１と子局１２″とに区分さ・れ、子局１２″にはマイ
クロプロセッサ３１が設けられる。これに付随してＲＯ
Ｍ３２、ＲＡＭ（ランダムアクセスメモリ）３３、およ
び端末装置（図示せず）のバス線とマイクロプロセッサ
３１のバス線とを１対１に対応づけるインターフエー″
スの役目を果すＩ／Ｏドライバ３４等が設けられる。Ｒ
ＯＭ３２は各種制御プログラムを内蔵して゜おり、その
中の１つに精度検定プログラムが含まれる。この精度検
定プログラムはマイクロプロセッサ３１の空き時間を見
て実行開始する（第２図のステップＡ）。精度検定プロ
グラムの実行が開始すると、まずＡ／Ｄ変換器２０を起
動する（第２図のステップＢ）。この時、同時にアドレ
スデコーダ１８を介してマルチプレクサ１４−１により
１５″を指定する。そしてチャネル１Ｖに印加されてい
るアナログ入力をＡ／Ｄ変換器２０によりディジタル信
号に変換する。一方、Ａ／Ｄ変換器２０にはもともとＡ
／Ｄ変換用のアナログ基準電圧源（図示せす）が含まれ
ており、その出力がチャネル１５″に予め接続されてい
る。これにより、精度検定プログラムでは、アナログ基
準電圧をＡ／Ｄ変換することになる。Ａ／Ｄ変換に要す
る処理時間をおいて（第２図のステップＣ）、Ａ／Ｄ変
換器２０より前記アナログ基準電圧源のアナログ出力に
対応するディジタルデータを出力する。このディジタル
データは一旦マイクロプロセッサ３１内のレジスタ（図
示せず）におさめられた後、ＲＡＭ３３に読込まれる（
第２図のステップＤ）。前記アナログ基準電圧源のアナ
ログ出力は一定の既知の値であるから、正常ならばその
ディジタルデータもまた既知の一定値である。従つてこ
の既知の一定値を予めＲＡＭ３３内に書込んでおき、プ
ログラムによつて、実際に出力されたディジタルデータ
と、該既定の一定値との比較を行う（第２図のＥ）。こ
の比較結果が正常であるならば、ＲＡＭ３３内の、Ａ／
Ｄ変換精度が異常であることを示す検定フラグをクリア
する（第２図のステップＦ）。そして精度検定プログラ
ムを終了する（第２図のステップＧ）。もし、その比較
結果が異常であるならば、前記検定フラグを゜゛１゛と
し（第２図のステップＰ）、ステップＧに至る。検定フ
ラグが゜゜１゛となつたとき、引続き他のチャネル群よ
り収集したアナログ入力をセンター１１へ送信する際に
、そのデータフォーマットの一部に検定フラグ゜゜１゛
を立て、センター１１へ通知する。すなわち該データフ
ォーマットは１／０ドライバ３４よりライン３５を通し
てＰ／Ｓ変換器３６により並列／直列変換され、変復調
回路（ＭＯＤ）３７を介してセンター１１へ送信される
。なお、Ｉ／Ｏドライバ３４のライン３８は、他のＩ／
０との接続に用いるものである。以上説明したように本
発明によれば、従来の専用ハードウェアを要することな
くＡ／Ｄ変換器の精度検定を行うことが出来、子局装置
の標準化を図り、コストの低減を図る上で有利である。
場合のフローチャートを示し、第３図はそのフローチャ
ートを実施するための構成を含むテレメータシステム全
体を示すブロック図を示す。なお、第３図において第１
図とｊ同一の参照番号・記号が付された構成要素は同一
の構成要素である。第２図および第３図を参照しながら
説明する。まず第３図において概略構成を説明すると、
本テレメータシステム３０は回線１３を挾んでセンター
１１と子局１２″とに区分さ・れ、子局１２″にはマイ
クロプロセッサ３１が設けられる。これに付随してＲＯ
Ｍ３２、ＲＡＭ（ランダムアクセスメモリ）３３、およ
び端末装置（図示せず）のバス線とマイクロプロセッサ
３１のバス線とを１対１に対応づけるインターフエー″
スの役目を果すＩ／Ｏドライバ３４等が設けられる。Ｒ
ＯＭ３２は各種制御プログラムを内蔵して゜おり、その
中の１つに精度検定プログラムが含まれる。この精度検
定プログラムはマイクロプロセッサ３１の空き時間を見
て実行開始する（第２図のステップＡ）。精度検定プロ
グラムの実行が開始すると、まずＡ／Ｄ変換器２０を起
動する（第２図のステップＢ）。この時、同時にアドレ
スデコーダ１８を介してマルチプレクサ１４−１により
１５″を指定する。そしてチャネル１Ｖに印加されてい
るアナログ入力をＡ／Ｄ変換器２０によりディジタル信
号に変換する。一方、Ａ／Ｄ変換器２０にはもともとＡ
／Ｄ変換用のアナログ基準電圧源（図示せす）が含まれ
ており、その出力がチャネル１５″に予め接続されてい
る。これにより、精度検定プログラムでは、アナログ基
準電圧をＡ／Ｄ変換することになる。Ａ／Ｄ変換に要す
る処理時間をおいて（第２図のステップＣ）、Ａ／Ｄ変
換器２０より前記アナログ基準電圧源のアナログ出力に
対応するディジタルデータを出力する。このディジタル
データは一旦マイクロプロセッサ３１内のレジスタ（図
示せず）におさめられた後、ＲＡＭ３３に読込まれる（
第２図のステップＤ）。前記アナログ基準電圧源のアナ
ログ出力は一定の既知の値であるから、正常ならばその
ディジタルデータもまた既知の一定値である。従つてこ
の既知の一定値を予めＲＡＭ３３内に書込んでおき、プ
ログラムによつて、実際に出力されたディジタルデータ
と、該既定の一定値との比較を行う（第２図のＥ）。こ
の比較結果が正常であるならば、ＲＡＭ３３内の、Ａ／
Ｄ変換精度が異常であることを示す検定フラグをクリア
する（第２図のステップＦ）。そして精度検定プログラ
ムを終了する（第２図のステップＧ）。もし、その比較
結果が異常であるならば、前記検定フラグを゜゛１゛と
し（第２図のステップＰ）、ステップＧに至る。検定フ
ラグが゜゜１゛となつたとき、引続き他のチャネル群よ
り収集したアナログ入力をセンター１１へ送信する際に
、そのデータフォーマットの一部に検定フラグ゜゜１゛
を立て、センター１１へ通知する。すなわち該データフ
ォーマットは１／０ドライバ３４よりライン３５を通し
てＰ／Ｓ変換器３６により並列／直列変換され、変復調
回路（ＭＯＤ）３７を介してセンター１１へ送信される
。なお、Ｉ／Ｏドライバ３４のライン３８は、他のＩ／
０との接続に用いるものである。以上説明したように本
発明によれば、従来の専用ハードウェアを要することな
くＡ／Ｄ変換器の精度検定を行うことが出来、子局装置
の標準化を図り、コストの低減を図る上で有利である。
第１図は従来のＡ／Ｄ変換器精度検定方式を実施するた
めのテレメータシステム全体を示すブロック図、第２図
は本発明のＡ／Ｄ変換器精度検定方式を実行するための
フローチャート、第３図は本発明のＡ／Ｄ変換器精度検
定方式を実施するテレメータシステムを示すブロック図
である。
めのテレメータシステム全体を示すブロック図、第２図
は本発明のＡ／Ｄ変換器精度検定方式を実行するための
フローチャート、第３図は本発明のＡ／Ｄ変換器精度検
定方式を実施するテレメータシステムを示すブロック図
である。
Claims (1)
- １ １つが精度検定用のアナログ信号を入力とするチャ
ネルであり他は各端末装置よりのアナログ信号を入力と
するチャネルの群である複数のチャネルと、マルチプレ
クサによつて選択された該複数のチャネルの１つから受
信した前記アナログ信号をディジタル信号に変換するＡ
／Ｄ変換器とを有し、前記精度検定用のアナログ信号を
該Ａ／Ｄ変換器においてＡ／Ｄ変換して得たディジタル
出力と、予め準備された該精度検定用のアナログ信号に
対応するディジタルデータとを比較してその比較結果に
基づき精度検定を行うＡ／Ｄ変換器の精度検定方式にお
いて、前記Ａ／Ｄ変換器に備えられたＡ／Ｄ変換用のア
ナログ基準電圧をもつて前記精度検定用のアナログ信号
とし、一方、該アナログ基準電圧に相当するディジタル
データをもつて前記の予め準備された精度検定用のアナ
ログ信号に対応するディジタルデータとすることを特徴
とするＡ／Ｄ変換器の精度検定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216178A JPS6057771B2 (ja) | 1978-05-26 | 1978-05-26 | Ａ／ｄ変換器の精度検定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216178A JPS6057771B2 (ja) | 1978-05-26 | 1978-05-26 | Ａ／ｄ変換器の精度検定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54154251A JPS54154251A (en) | 1979-12-05 |
| JPS6057771B2 true JPS6057771B2 (ja) | 1985-12-17 |
Family
ID=13192107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6216178A Expired JPS6057771B2 (ja) | 1978-05-26 | 1978-05-26 | Ａ／ｄ変換器の精度検定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057771B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011038876A (ja) * | 2009-08-10 | 2011-02-24 | Yazaki Corp | 複数組電池の電圧測定装置 |
-
1978
- 1978-05-26 JP JP6216178A patent/JPS6057771B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54154251A (en) | 1979-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897842A (en) | Integrated circuit signature analyzer for testing digital circuitry | |
| US4707823A (en) | Fiber optic multiplexed data acquisition system | |
| GB1488509A (en) | Patient monitoring and data processing system | |
| US4926425A (en) | System for testing digital circuits | |
| US4788492A (en) | Logic analyzer | |
| EP0110354B1 (en) | Detecting improper operation of a digital data processing apparatus | |
| JPS6057771B2 (ja) | Ａ／ｄ変換器の精度検定方式 | |
| US4608690A (en) | Detecting improper operation of a digital data processing apparatus | |
| US4903220A (en) | Dual ported speed up memory in ROM location for engine analyzer | |
| JP2778724B2 (ja) | アナログ・マルチプレクサの故障検出装置 | |
| SU1084746A1 (ru) | Устройство дл диагностики стационарных стохастических объектов | |
| SU746529A1 (ru) | Устройство дл анализа информационной последовательности | |
| WO1983002864A1 (en) | A method and apparatus for giving identity to, and selecting one of a plurality of function units | |
| SU840817A1 (ru) | Устройство дл диагностики системАВТОМАТичЕСКОгО упРАВлЕНи | |
| SU905850A1 (ru) | Устройство дл отображени информации | |
| SU1105933A1 (ru) | Устройство дл оценки профессиональной пригодности радиотелеграфистов | |
| SU1018020A1 (ru) | Способ стробоскопического преобразовани периодических электрических сигналов | |
| SU690648A1 (ru) | Система автоматической программной проверки аппаратуры св зи | |
| SU896666A1 (ru) | Тренажер радиотелеграфистов | |
| US4514176A (en) | Automatic teaching apparatus and method | |
| SU1213481A1 (ru) | Устройство дл тестового диагностировани | |
| SU972527A1 (ru) | Устройство дл определени законов распределени случайных процессов | |
| SU558292A1 (ru) | Устройство дл передачи телеметрической информации | |
| SU399059A1 (ru) | УСТРОЙСТВО дл ПОВЕРКИ АНАЛОГО-ЦИФРОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ «НАПРЯЖЕНИЕ-КОД» | |
| RU2101876C1 (ru) | Устройство для приема и обработки цифровых данных, передаваемых в структуре телевизионного сигнала |