JPS6059620B2 - Command control method - Google Patents
Command control methodInfo
- Publication number
- JPS6059620B2 JPS6059620B2 JP17054480A JP17054480A JPS6059620B2 JP S6059620 B2 JPS6059620 B2 JP S6059620B2 JP 17054480 A JP17054480 A JP 17054480A JP 17054480 A JP17054480 A JP 17054480A JP S6059620 B2 JPS6059620 B2 JP S6059620B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vibe
- line
- processing
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は、複数の命令処理パイプラインと、複数の命令
制御パイプラインとを有する処理装置において、1つの
命令処理パイプラインを複数の命令制御パイプラインの
それぞれによつて独立して制御てきるようにした命令制
御方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a processing device having a plurality of instruction processing pipelines and a plurality of instruction control pipelines, in which one instruction processing pipeline is controlled by each of the plurality of instruction control pipelines. This relates to a command control method that allows independent control.
ベクトル・プロセッサの如き処理装置は、ベクトル・レ
ジスタ、複数の命令処理パイプラインおよび複数の命令
制御パイプラインを有している。A processing device, such as a vector processor, has vector registers, multiple instruction processing pipelines, and multiple instruction control pipelines.
命令処理パイプラインとしては、例えば加算用パイプラ
インや乗算用パイプライン、ストア用パイプライン、ロ
ード用パイプラインなどが設けられている。ストア■′
ゞイプラインとは、ベクトル・レジスタのベクトル・デ
ータを主記憶にス1・アするためのパイプラインであり
、ロード用パイプラインとは主記憶からベクトル・デー
タを読出してベクトル、レジスタに格納するためのパイ
プラインである。第1図はベクトル・プロセッサの命令
処理パイプラインにおけるエレメントの処理を説明する
図である。As the instruction processing pipeline, for example, an addition pipeline, a multiplication pipeline, a store pipeline, a load pipeline, etc. are provided. Store ■′
A pipeline is a pipeline for storing vector data in a vector register into main memory, and a load pipeline is a pipeline for reading vector data from main memory and storing it in a vector and a register. pipeline. FIG. 1 is a diagram illustrating the processing of elements in the instruction processing pipeline of a vector processor.
第1図においては命令処理パイプラインは処理段階a)
をNc) dNe・・・を有している。また、例えば
“’al’’は処理段階aにあるエレメント1を示し、
’゛e2’’は処理段階eにあるエレメント2を示して
いる。エレメント1、2、3、4、5、6 ・・・は命
令処理パイプラインに入力され、各エレメントは処理段
階aNb) c) d) e・・・を経て出力される。
第2図は命令処理パイプラインにおける命令実行の状況
を示すものであつて、パイプライン処理は図示のように
平行四辺形て表わされる。第3図は従来技術において同
種の命令が3個連続した場合を説明する図である。In Figure 1, the instruction processing pipeline is at processing stage a)
Nc) dNe... Also, for example, "'al" indicates element 1 in processing stage a,
``e2'' indicates element 2 at processing stage e. Elements 1, 2, 3, 4, 5, 6, . . . are input to the instruction processing pipeline, and each element is output through processing stages aNb) c) d) e, .
FIG. 2 shows the status of instruction execution in the instruction processing pipeline, and the pipeline processing is represented by a parallelogram as shown. FIG. 3 is a diagram illustrating a case in which three instructions of the same type are consecutive in the prior art.
従来のベクトル、プロセッサにおいては加算用パイプラ
イン、I乗算用パイプライン、ストア用バ、イプライン
及びロード用パイプラインのそれぞれに対して1対1の
対応をもつて命令制御パイプラインが設けられており、
各命令制御パイプラインはステージ1、ステージ2およ
びステージ3に分割されている。門加算用パイプライン
や乗算用のパイプラインを制御する命令制御パイプライ
ンにおいて、ステージ1はベクトル・レジスタからエレ
メントを読出して対応する命令処理パイプラインヘ送る
制御を行うものであり、ステージ3は命令処理パイフラ
インから出力されるエレメントをベクトル・レジスタに
書込むための制御を行うものであり、ステージ2はステ
ージ1とステージ3の間の制御を行うものてある。第3
図は3個の同種の命令、例えば加算命令1、2、3が加
算用の命令制御パ・fプラインに順次に送られて来た場
合のバイブライン処理を示すものであるが、先ず命令1
がステージ1にセットされ、命令1で指定されたエレメ
ントがベクトル・レジスタから読出され、命令処理バイ
ブラインに入力される。命令処理バイブラインに入力さ
れたエレメンl・は処理段階A..b..cld.eで
順次処理され出力される。命令で指定されたエレメント
の全てがベクトル●レジスタから読出されて命令処理バ
イブラインに送られた後、命令1は命令制御バイブライ
ンのステージ2にセットされ、命令2が命令制御バイブ
ラインのステージ1にセットされる。命令1に基づく第
1番目の出力エレメントが命令処理バイブラインから出
力されると、これと同時に命令1は命令処理バイブライ
ンのステージ3に移され、命令2はステージ2に移され
、命令3はステージ1にセットされる。命令1に基づく
全ての出力エレメントがベクトル・レジスタに書込まれ
た後、命令2は命令制御バイブラインのステージ3に移
され、命令3がステージ2に移される。命令2に基づく
全ての出力エレメントがベクトル・レジスタに書込まれ
た後、命令3がステージ3に移される。各命令処理バイ
ブラインに対して専用の命令制御バイブラインを設ける
従来方式は、命令処理バイブラインに遊びが生ずるとい
う欠点がある。In conventional vector processors, instruction control pipelines are provided in one-to-one correspondence with each of the addition pipeline, I-multiplication pipeline, store buffer, pipeline, and load pipeline. ,
Each instruction control pipeline is divided into stage 1, stage 2, and stage 3. In the instruction control pipeline that controls the addition pipeline and the multiplication pipeline, stage 1 controls reading elements from vector registers and sending them to the corresponding instruction processing pipeline, and stage 3 controls the instruction processing pipeline. Stage 2 performs control for writing elements output from the processing pipeline into vector registers, and stage 2 performs control between stage 1 and stage 3. Third
The figure shows the vibe line processing when three instructions of the same type, for example, addition instructions 1, 2, and 3, are sent sequentially to the addition instruction control P/F line.
is set to stage 1, and the element specified by instruction 1 is read from the vector register and input to the instruction processing vibe line. The element L inputted to the instruction processing vibe line is processed at the processing stage A. .. b. .. cld. The data are sequentially processed and output in e. After all of the elements specified in the instruction are read from the vector register and sent to the instruction processing vibe line, instruction 1 is set to stage 2 of the instruction control vibe line, and instruction 2 is set to stage 1 of the instruction control vibe line. is set to When the first output element based on instruction 1 is output from the instruction processing vibe line, instruction 1 is simultaneously moved to stage 3 of the instruction processing vibe line, instruction 2 is moved to stage 2, and instruction 3 is moved to stage 3 of the instruction processing vibe line. Set to stage 1. After all output elements based on instruction 1 have been written to the vector register, instruction 2 is moved to stage 3 of the instruction control vibe line and instruction 3 is moved to stage 2. After all output elements under instruction 2 have been written to the vector register, instruction 3 is moved to stage 3. The conventional system in which a dedicated instruction control vibe line is provided for each instruction processing vibe line has the disadvantage that play occurs in the instruction processing vibe line.
第4図は命令処理バイブラインに生じる遊びを説明する
図てある。第4図において、命令2に着目すると、命令
制御バイブラインのステージ1による命令2のエレメン
トの読出しが短時間で終るのにもかかわらず、命令1が
長時間にわたつて命令制−御バイブラインのステージ2
を専有しているので、命令2はステージ2が空くまでス
テージ2に移ることが出来ない。命令2が命令制御バイ
ブラインのステージ1からステージ2に移ると、命令3
がステージ1に入ることが出来るが、命令2のエレメン
トの読出しが終る時点と命令3のエレメント読出し開始
時点の間には遊び時間が生ずる。第5図は同種の複数の
命令を実行する場合に生ずる命令処理バイブラインの遊
びを示す図である。この第5図から判るように、同種の
命令が連続する場合、或る命令の実行終了と次の命令の
実行開始の間に命令処理バイブラインの遊びが生ずる。
本発明は、上記の考察に基づくものであつて、複数種類
の命令処理バイブラインを有する処理装置において、同
種の命令が複数個連続した場合においても命令処理バイ
ブラインの遊びが生じないようにした命令制御方式を提
供することを目的としている。そしてそのため、本発明
の命令制御方”式はベクトル命令を処理する複数の命令
処理バイブラインと、複数のステージを持つ複数の命令
制御バイブラインとを有する処理装置において、命令情
報をいずれの命令制御バイブラインに入力せしめるかを
定める命令情報分配手段を設けると共に、命令制御バイ
ブラインのステージと同数のセレクタより成るセレクタ
群を命令処理バイブライン毎に設け、且つ上記各セレク
タには上記命令制御バイブラインの同一番号のステージ
の出力を入力せしめると共に各セレクタの出力を対応す
る命令処理バイブラインに送り得るように構成されたこ
とを特徴とするものてある。以下、本発明を図面を参照
しつつ説明する。第6図は本発明の要部の1実施例のブ
ロック図、第7図は第6図の装置の動作を説明するタイ
ムチャートてある。FIG. 4 is a diagram illustrating the play that occurs in the instruction processing vibe line. In FIG. 4, if we focus on instruction 2, we can see that even though the reading of the elements of instruction 2 by stage 1 of the instruction control vibe line is completed in a short time, instruction 1 continues to remain on the instruction control vibe line for a long time. Stage 2 of
Therefore, instruction 2 cannot move to stage 2 until stage 2 becomes vacant. When instruction 2 moves from stage 1 to stage 2 of the instruction control vibe line, instruction 3
can enter stage 1, but there is an idle time between the time when instruction 2 finishes reading the element and the time when instruction 3 starts reading the element. FIG. 5 is a diagram showing play in the instruction processing vibe line that occurs when a plurality of instructions of the same type are executed. As can be seen from FIG. 5, when instructions of the same type are executed consecutively, play in the instruction processing vibe line occurs between the end of execution of one instruction and the start of execution of the next instruction.
The present invention is based on the above considerations, and is designed to prevent play in the instruction processing vibe lines even when a plurality of instructions of the same type are consecutively issued in a processing device having multiple types of instruction processing vibe lines. The purpose is to provide a command control method. Therefore, the instruction control method of the present invention is capable of transmitting instruction information to any one of the instruction control systems in a processing device that has a plurality of instruction processing vibe lines that process vector instructions and a plurality of instruction control vibe lines that have a plurality of stages. A command information distributing means is provided to determine whether the command information is to be input to the vibe line, and a selector group consisting of the same number of selectors as the stages of the command control vibe line is provided for each instruction processing vibe line. The selector is characterized in that it is configured to input the outputs of the stages having the same number and to send the outputs of each selector to the corresponding instruction processing vibe line.The present invention will be described below with reference to the drawings. 6 is a block diagram of one embodiment of the main part of the present invention, and FIG. 7 is a time chart illustrating the operation of the apparatus shown in FIG.
第6図において、1と2は命令処理バイブライン、3−
1ないし3−3は命令制御バイブラインのステージ、4
−1ないみ4−3も命令制御バイブラインのステージ、
5−1ないし5−3はセレクタ、6−1ないし6−3も
セレクタ、7もセレクタをそれぞれ示している。In FIG. 6, 1 and 2 are instruction processing vibe lines, 3-
1 to 3-3 are stages of the command control vibe line, 4
-1 Inimi 4-3 is also the stage of command control vibe line,
5-1 to 5-3 are selectors, 6-1 to 6-3 are also selectors, and 7 is a selector, respectively.
命令処理バイブライン1は例えば加算用のバイブライン
であり、命令処理バイブライン2は例えば乗算用バイブ
ラインである。The instruction processing vibe line 1 is, for example, an addition vibe line, and the instruction processing vibe line 2 is, for example, a multiplication vibe line.
命令情報が加算を指示している場合にはセレクタ7はス
テージ3−1ないし3−3の側を選択し、ステージ3−
1に格納された加算命令情報は順次にステージ3一2、
ステージ3−3と移され、加算命令情報が命令処理バイ
ブライン1に入力される。命令情報が乗算を示している
場合には、セレクタ7は、ステージ4−1、4−2、4
−3の側を選択し、ステージ4−1に格納された乗算情
報は順次にステージ4−2、4−3に移され、乗算命令
情報が命令処理バイブライン2に移される。従来技術に
おいては、ステージ3−1ないし3−3より成る命令制
御バイブラインは命令処理バイブライン1の制御のみを
行い、ステージ4−1ないし4−3より成る命令制御バ
イブラインは命令処理バイブライン2のみを制御してい
た。第6図の実施例によればステージ3−1ないし3−
3より成る命令制御バイブラインは命令処理バイブライ
ン1のみならす命令処理バイブライン2をも制御するこ
とが出来、またステージ4−1ないし4−3より成る命
令制御バイブラインは命令処理バイブライン2のみなら
ず命令処理バイブライン1をも制御することが出来る。
この点に関する第6図の実施例の動作を第7図を参照し
つつ説明する。第7図において、命令1、命令2、命令
3および命令4は全て加算命令であると仮定する。When the command information instructs addition, the selector 7 selects the stage 3-1 or 3-3 side, and the stage 3-
The addition instruction information stored in stage 1 is sequentially transferred to stages 3-2,
The process moves to stage 3-3, and addition instruction information is input to instruction processing vibe line 1. When the instruction information indicates multiplication, the selector 7 selects stages 4-1, 4-2, and 4.
-3 side is selected, the multiplication information stored in stage 4-1 is sequentially transferred to stages 4-2 and 4-3, and multiplication instruction information is transferred to instruction processing vibe line 2. In the prior art, the instruction control vibe line consisting of stages 3-1 to 3-3 controls only the instruction processing vibe line 1, and the instruction control vibe line consisting of stages 4-1 to 4-3 controls only the instruction processing vibe line. It controlled only 2. According to the embodiment of FIG. 6, stages 3-1 to 3-
The instruction control vibe line consisting of stages 4-1 to 4-3 can control not only the instruction processing vibe line 1 but also the instruction processing vibe line 2, and the instruction control vibe line consisting of stages 4-1 to 4-3 can control only the instruction processing vibe line 2. In addition, the instruction processing vibe line 1 can also be controlled.
The operation of the embodiment shown in FIG. 6 in this regard will be explained with reference to FIG. In FIG. 7, it is assumed that instruction 1, instruction 2, instruction 3, and instruction 4 are all addition instructions.
なお、第7図における制御バイブAとはステージ3−1
ないし3−3より成る命令制御バイブラインを意味し、
制御バイブBとはステージ4−1ないし4−3より成る
命令制御バイブラインを意味している。命令1の情報が
セレクタ7に入力されると、セレクタ7は制御バイブA
のステージ3−1に送り、命令1の情報はステージ3−
1にセットされる。命令1の情報はセレクタ5−1を経
由して命令処理バイブライン1に送られ、命令1のエレ
メントがベクトル・レジスタから読出される。命令1の
エレメントの読出しが終了すると、命令1の情報はステ
ージ3−2に移され、そしてセレクタ5−2を経由して
命令処理バイブライン1に送られる。上記の命令1のエ
レメントの読出しが終了すると、セレクタ7は命令2の
情報をステージ4−1に送る。命令2の情報はステージ
4−1にセットされ、セレクタ5−1を経由して命令処
理バイブラインlに送られる。命令2のエレメントの読
出しが終了すると、命令3の情報がセレクタ7を経由し
てステージ3−1にセットされ、セレクタ5−1を経由
して命令処理バイブライン1に送られる。上記の命令2
のエレメントの読出しが終了すると、命令2の情報はス
テージ4−2に移され、そしてセレクタ5−2を経由し
て命令処理バイブライン1に送られる。命令処理バイブ
ライン1からの命令1の出力エレメントが出力され始め
るとき、命令1の情報はステージ3−3に移され、セレ
クタ5−3を介して命令処理バイブライン1に送られ、
また、命令3のエレメントの読出しが終了しているので
命令3の情報はステージ3−2に移され、セレクタ5−
2を経由して命令処理バイブライン1に送られる。命令
3のエレメントの読出しが終了すると、セレクタ7は命
令4の情報をステージ4−1に送る。命令4の情報はセ
レクタ5−1を経由して命令処理バイブライン1に送ら
れる。命令処理バイブライン1から命令2の出力エレメ
ントが出力され始めるとき、命令2の情報はステージ4
−3に移され、命令4の情報はステージ4−2に移され
てセレクタ5−2を経由して命令処理バイブライン1に
送られる。命令処理バイブライン1から命令3の出力エ
レメントが出力され始めるとき、命令3の情報はステー
ジ3−3に移され、セレクタ5−3を経由して命令処理
バイブ゛ライン1に送られる。命令処理バイブライン1
から命令4の出力エレメントが出力され始めると、命令
4の情報はステージ4−3に移され、セレクタ5−3を
経由して命令処理バイブライン1に送られる。命令1、
命令2、命令3、命令4が乗算命令である場合にも同様
な動作が行われるが、このときには命令情報は命令処理
バイブライン2に送られる。上述の実施例は演算系のバ
イブラインの制御を例として説明したが、本発明をアク
セス系のバイブラインの制御に適用することも出来る。In addition, control vibe A in FIG. 7 is stage 3-1.
means a command control vibe line consisting of 3-3,
Control vibe B means a command control vibe line consisting of stages 4-1 to 4-3. When the information of instruction 1 is input to the selector 7, the selector 7 selects the control vibe A.
The information of instruction 1 is sent to stage 3-1.
Set to 1. Information on instruction 1 is sent to instruction processing vibe line 1 via selector 5-1, and elements of instruction 1 are read from the vector register. When the reading of the elements of instruction 1 is completed, the information of instruction 1 is moved to stage 3-2 and sent to instruction processing vibe line 1 via selector 5-2. When the reading of the elements of the instruction 1 described above is completed, the selector 7 sends the information of the instruction 2 to the stage 4-1. Information on instruction 2 is set in stage 4-1 and sent to instruction processing vibe line l via selector 5-1. When the reading of the elements of the instruction 2 is completed, the information of the instruction 3 is set in the stage 3-1 via the selector 7, and sent to the instruction processing vibe line 1 via the selector 5-1. Instruction 2 above
When reading of the elements of is completed, the information of instruction 2 is moved to stage 4-2 and sent to instruction processing vibe line 1 via selector 5-2. When the output element of instruction 1 from instruction processing vibe line 1 starts to be output, the information of instruction 1 is moved to stage 3-3 and sent to instruction processing vibe line 1 via selector 5-3,
Also, since reading of the element of instruction 3 has been completed, the information of instruction 3 is moved to stage 3-2, and selector 5-
2 to the instruction processing vibe line 1. When reading of the elements of instruction 3 is completed, selector 7 sends information of instruction 4 to stage 4-1. Information on instruction 4 is sent to instruction processing vibe line 1 via selector 5-1. When the output element of instruction 2 starts to be output from instruction processing vibe line 1, the information of instruction 2 is transferred to stage 4.
-3, and the information of instruction 4 is transferred to stage 4-2 and sent to instruction processing vibe line 1 via selector 5-2. When the output element of instruction 3 starts to be output from instruction processing vibe line 1, the information of instruction 3 is moved to stage 3-3 and sent to instruction processing vibe line 1 via selector 5-3. Instruction processing vibe line 1
When the output element of instruction 4 starts to be output from , information on instruction 4 is moved to stage 4-3 and sent to instruction processing vibe line 1 via selector 5-3. Command 1,
A similar operation is performed when Instruction 2, Instruction 3, and Instruction 4 are multiplication instructions, but in this case, instruction information is sent to instruction processing vibe line 2. Although the above-mentioned embodiment has been explained by taking as an example the control of the vibration line of the arithmetic system, the present invention can also be applied to the control of the vibration line of the access system.
即ち、従来方式においては、ストア用バイブラインおよ
びロード用バイブラインのそれぞれに対して専用の命令
制御バイブラインが設けられていたが、ストア用バイブ
ラインを制御するための命令制御パ易イプラインでロー
ド用バイブラインを制御を出来るようにし、ロード用バ
イブラインを制御するための命令制御バイブで以つてス
トア用バイブラインを制御できるようにすることが出来
る。以上の説明から明らかなように、本発明によれば、
同一の命令処理バイブラインへの命令が連続している場
合においても、命令処理バイブラインの遊びをなくし、
処理速度の向上を期待することが出来る。In other words, in the conventional system, a dedicated instruction control vibe line was provided for each of the store vibe line and the load vibe line, but the instruction control vibe line for controlling the store vibe line was used to control the load vibe line. It is possible to control the store vibe line using a command control vibe for controlling the load vibe line. As is clear from the above description, according to the present invention,
Even when instructions to the same instruction processing vibe line are consecutive, the play in the instruction processing vibe line is eliminated,
You can expect an improvement in processing speed.
第1図はベクトル・プロセッサの命令処理バイブライン
におけるエレメントの処理を説明する図。FIG. 1 is a diagram illustrating the processing of elements in the instruction processing vibe line of a vector processor.
Claims (1)
ンと、複数のステージを持つ複数の命令制御パイプライ
ンとを有する処理装置において、命令情報をいずれの命
令制御パイプラインに入力せしめるかを定める命令情報
分配手段を設けると共に、命令制御パイプラインのステ
ージと同数のセレクタより成るセレクタ群を命令処理パ
イプライン毎に設け、且つ上記各セレクタには上記命令
制御パイプラインの同一番号のステージの出力が入力せ
しめられると共にセレクタの出力を対応する命令処理パ
イプラインに送り得るように構成されたことを特徴とす
る命令制御方式。1 In a processing device having multiple instruction processing pipelines that process vector instructions and multiple instruction control pipelines having multiple stages, instruction information distribution that determines which instruction control pipeline the instruction information is input to. In addition to providing means, a selector group consisting of the same number of selectors as the stages of the instruction control pipeline is provided for each instruction processing pipeline, and each of the selectors is inputted with the output of the stage with the same number of the instruction control pipeline. An instruction control method characterized in that the output of the selector can be sent to the corresponding instruction processing pipeline.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17054480A JPS6059620B2 (en) | 1980-12-03 | 1980-12-03 | Command control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17054480A JPS6059620B2 (en) | 1980-12-03 | 1980-12-03 | Command control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5794879A JPS5794879A (en) | 1982-06-12 |
| JPS6059620B2 true JPS6059620B2 (en) | 1985-12-26 |
Family
ID=15906854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17054480A Expired JPS6059620B2 (en) | 1980-12-03 | 1980-12-03 | Command control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059620B2 (en) |
-
1980
- 1980-12-03 JP JP17054480A patent/JPS6059620B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5794879A (en) | 1982-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6131502B2 (en) | ||
| US6618780B1 (en) | Method and apparatus for controlling interrupt priority resolution | |
| JPS6059620B2 (en) | Command control method | |
| JPS6122830B2 (en) | ||
| JPS60205647A (en) | Data processor | |
| JPH0444136A (en) | Memory access controller | |
| US5412792A (en) | Method and arrangement for controlling memory bank access requests in data processing system | |
| JPS6239792B2 (en) | ||
| JPS6343782B2 (en) | ||
| JP2550605B2 (en) | Vector instruction processing system | |
| JPS63173143A (en) | Memory interface circuit | |
| JP2748404B2 (en) | Binary data memory | |
| JP2698703B2 (en) | Multi-port adapter device | |
| JPS61206063A (en) | Memory access controller | |
| JPH05241986A (en) | Input/output instruction retrying system | |
| JPH05143718A (en) | Image processing device | |
| JPH0248735A (en) | High speed overlay system for program | |
| JPS6368955A (en) | Input/output controller | |
| JPS60144874A (en) | Vector data processor | |
| JPH0273420A (en) | Semiconductor disk device | |
| JPS63249243A (en) | Secondary storage information saving system | |
| JPH0282342A (en) | Data communication equipment | |
| JPS5931737B2 (en) | Multiple control data processing system | |
| JPS60241152A (en) | Memory access controller | |
| JPS61269774A (en) | Vector instruction executing and controlling system |