JPS606561B2 - Sunring gate circuit - Google Patents
Sunring gate circuitInfo
- Publication number
- JPS606561B2 JPS606561B2 JP12091277A JP12091277A JPS606561B2 JP S606561 B2 JPS606561 B2 JP S606561B2 JP 12091277 A JP12091277 A JP 12091277A JP 12091277 A JP12091277 A JP 12091277A JP S606561 B2 JPS606561 B2 JP S606561B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- strip
- line
- transmission line
- gate circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 81
- 230000005540 biological transmission Effects 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000008054 signal transmission Effects 0.000 claims description 17
- 230000005684 electric field Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000005672 electromagnetic field Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
Landscapes
- Waveguide Connection Structure (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は例えば超高周波の一部を順次抽出し、保持する
動作を行ういわゆるサンプリング・ゲート回路に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a so-called sampling gate circuit that performs an operation of sequentially extracting and holding a part of ultra-high frequency waves, for example.
サンプリング・ゲート回路は、サンプリング・オシロス
コープやストロービング・ボルトメータ等に用いられ、
高周波信号または高周波を含む信号をサンプル・ホール
ドし、入力信号を低周波信号に変換させる回路で、電気
回路としては大略図1に示す通りである。Sampling gate circuits are used in sampling oscilloscopes, strobing voltmeters, etc.
This is a circuit that samples and holds a high frequency signal or a signal containing a high frequency, and converts the input signal to a low frequency signal.The electrical circuit is roughly as shown in Figure 1.
図1の回路を簡単に説明すると、入力信号(被測定信号
)1は、定められた特性インピーダンスZ。を持つ信号
伝送線路Leを伝播し、特性インピーダンスZ。と等し
い値を持つ抵抗器Rで終端されるが、サンプリング・パ
ルス(ストロープ・パルス)p+,p‐がゲート・ダイ
オードD,,D2に加えられ、ダイオードD,,○2の
インピーダンスが短時間だけ変化すると、入力信号の一
部がダイオードD,,D2を通ってメモリ・コンヂンサ
E,,E2を充電し、入力信号の瞬時レベルに比例した
値を出力する。このサンプリング・ゲート回路が広帯域
にわたって平坦な周波数特性を有するためには、ゲート
・ダイオードD,,D2やコンデンサE.,E2等の使
用する集中定数素子を厳選する外に被測定信号伝送線路
Leとサンプリング・パルス伝送線路Lsの構成や、各
素子の配置が問題となってくる。図2に効率良くサンプ
リングするための被測定信号伝送線路Leの断面に対す
るゲート・ダイオード○nとメモリ・コンデンサEnの
配置例を示す。Briefly explaining the circuit of FIG. 1, an input signal (signal under test) 1 has a defined characteristic impedance Z. The signal is propagated through a signal transmission line Le having a characteristic impedance Z. is terminated with a resistor R with a value equal to When changing, a portion of the input signal passes through the diodes D, , D2 and charges the memory capacitors E, , E2, outputting a value proportional to the instantaneous level of the input signal. In order for this sampling gate circuit to have flat frequency characteristics over a wide band, gate diodes D, D2 and capacitors E. , E2, and the like to be used, the configuration of the signal transmission line Le to be measured and the sampling pulse transmission line Ls, and the arrangement of each element become issues. FIG. 2 shows an example of the arrangement of the gate diode ○n and the memory capacitor En with respect to the cross section of the signal transmission line Le under test for efficient sampling.
矢印は信号伝送線路Leの断面内における電磁場(TE
M波とする)の電界方向を示し、ダイオードDnとコン
デンサEnは電界方向で、かつ電界の集中している場所
に配置されなければならない。また、超高周波帯のサン
プリング・ゲート回路では、図1に示すゲート・ダイオ
ードD,,D2に接続されるメモリ・コンデンサE,,
E2の電極のグランド側は、被測定信号伝送線路Leの
グランド面に、直接接地されることが望ましい。これは
、ゲート・ダイオードD.,D2の端子間容量等により
サンプリング・パルス伝送線路Lsに漏れた入力信号1
の一部がサンプリング・パルス伝送線路LS内で反射さ
れ、ゲート・ダイオードD,,D2に戻って来るが、こ
の距離が長いと、サンプリング・ゲ−ト回路の周波数特
性に対して低い周波数帯からその悪影響を及ぼすためで
ある。さらにサンプリング・ゲート回路には、被測定信
号源や他の同時に接続される機器に与える影響をおさえ
るために、SWR(定在波比)とサンプリング・パルス
p+,p‐の漏れ(キック・アウト・パルス)を4・さ
くする構成が要求される。この条件を満足させるために
、ゲート・ダイオードD,,D2は端子間容量の少ない
ものを使用すると共に、入力信号伝送線路Leに余計な
擾乱を与えないダイオードD,,D2の配置形式をとり
、また正負のバランスのとれたサンプリング・パルスp
+,p‐をゲート回路に入力させるようにしなければな
らない。従来のサンプリング・ゲート回路は、伝送線路
として、同軸線路(図3a参照)とマイクロ・ストリッ
プ線路(図3b参照)を用いて構成されている。The arrow indicates the electromagnetic field (TE
The diode Dn and the capacitor En must be placed in the direction of the electric field and in a place where the electric field is concentrated. In addition, in a super high frequency band sampling gate circuit, memory capacitors E, . . . connected to gate diodes D, , D2 shown in FIG.
It is desirable that the ground side of the electrode E2 be directly grounded to the ground plane of the signal transmission line Le to be measured. This is a gated diode D. , input signal 1 leaked to the sampling pulse transmission line Ls due to the capacitance between the terminals of D2, etc.
A part of the signal is reflected within the sampling pulse transmission line LS and returns to the gate diodes D, D2. This is because of its negative effects. In addition, the sampling gate circuit has SWR (standing wave ratio) and leakage (kick out) of the sampling pulses p+ and p- to suppress the influence on the signal source under test and other devices connected at the same time. A configuration that reduces the number of pulses by 4 is required. In order to satisfy this condition, gate diodes D, D2 are used that have low inter-terminal capacitance, and the diodes D, D2 are arranged so as not to cause unnecessary disturbance to the input signal transmission line Le. In addition, the sampling pulse p has a well-balanced positive and negative polarity.
+, p- must be input to the gate circuit. A conventional sampling gate circuit is constructed using a coaxial line (see FIG. 3a) and a microstrip line (see FIG. 3b) as transmission lines.
被測定信号伝送線路Leとサンプリング・パルス伝送線
路Lsに同軸線路を用いた場合、被測定信号とサンプリ
ング・パルスの伝送に関しては優れているが、正負のサ
ンプリング・パルスp+,p−は独立した経路を通って
サンプリング・ゲート回路に入力するため正負のサンプ
リング・パルスp十,p‐の非対称成分は信号伝送線路
Leに漏れて比較的大きなキック・アウト・パルスとな
る。また、マイクロ・ストリップ線路を用いた図3bの
如きサンプリング・ゲート回路は、被測定信号の伝送効
率が悪化するだけでなく、図4に示すようにゲート・ダ
イオードDnの配置方向が信号伝送線路Leの電界方向
と一致しないため、サンプリング効率が低下しSWRが
増加することとなり、超高周波帯のサンプリング・ゲー
ト回路として用いるには適していない。さらに、上記の
二構造においては、メモリ・コンデンサE,,E2を信
号伝送線路Leのグランドに直接接地させることが困難
である。When coaxial lines are used for the signal under test transmission line Le and the sampling pulse transmission line Ls, the transmission of the signal under test and the sampling pulse is excellent, but the positive and negative sampling pulses p+ and p- are separated by independent paths. Since the asymmetric components of the positive and negative sampling pulses p10 and p- are input to the sampling gate circuit through the signal transmission line Le, the asymmetric components of the positive and negative sampling pulses p1 and p- leak to the signal transmission line Le and become relatively large kick-out pulses. Furthermore, in the sampling gate circuit shown in FIG. 3b using a microstrip line, not only the transmission efficiency of the signal under test deteriorates, but also the direction in which the gate diode Dn is arranged is opposite to the signal transmission line Le as shown in FIG. Since the direction of the electric field does not match the direction of the electric field, the sampling efficiency decreases and the SWR increases, making it unsuitable for use as a sampling gate circuit in an ultra-high frequency band. Furthermore, in the above two structures, it is difficult to ground the memory capacitors E, E2 directly to the ground of the signal transmission line Le.
これはコンデンサE,,E2のグランド側電極に接続す
る部分は、サンプリング・パルス伝送線路Lsを兼ねる
ため、少なくともサンプリング・パルス幅に相当する電
気長の二分の一に等しい距離はサンプリング・パルスp
+,p‐が接地されない構造とする必要があるためであ
る。これを実現するために、同軸線路の場合は、円錐形
のキャビテイを設けたり(lEEE ロa船 onmi
crowaveTheoひ &Techniques、
vol.14“Sampling Cbcillosc
opes& other RF s$tems:DC
through X−母nd’’)、マイクロ・スト
リップ線路の場合は、スロット・ラインを用いた構造(
lEEEtransonsolid−sねte cir
cuits、vol.7“Broad−Bondmin
FilmSig肌Sampler’’)の例があるが、
前者は回路が複雑な立体構成となり、製作が困難となる
。また後者の回路ではスロット・ラインにサンプリング
・パルスを効率良く入力させることが困難となっている
。本発明は従来のサンプリング・ゲート回路の欠点を除
去し、製作容易で高周波特性に優れたサンプリング・ゲ
ート回路を提供するものである。This is because the parts connected to the ground side electrodes of capacitors E, E2 also serve as the sampling pulse transmission line Ls, so a distance equal to at least half of the electrical length corresponding to the sampling pulse width is the sampling pulse p.
This is because it is necessary to have a structure in which + and p- are not grounded. In order to achieve this, in the case of a coaxial line, a conical cavity is provided (lEEE
CrowaveTheohi & Techniques,
vol. 14 “Sampling Cbcillosc
opes&other RF s$tems:DC
through
lEEEtransonsolid-snete cir
cuits, vol. 7 “Broad-Bondmin
There is an example of FilmSig Skin Sampler'').
In the former case, the circuit has a complicated three-dimensional configuration and is difficult to manufacture. Furthermore, in the latter circuit, it is difficult to efficiently input sampling pulses to the slot line. The present invention eliminates the drawbacks of conventional sampling gate circuits and provides a sampling gate circuit that is easy to manufacture and has excellent high frequency characteristics.
以下図面を用いて本発明を詳細に説明する。本発明によ
るサンプリング・ゲート回路の構成断面図を、図5aに
示す。図示の三本のストリップA,B,Cが伝送線路を
構成し、ゲート・ダイオードD,,D2とメモリ・コン
デンサE,,E2はA,BとB,Cの各ストリップ間に
そのストリップ方向と垂直に配置されている。ゲート・
ダイオードD,,D2とメモリ・コンデンサE,,E2
およびこれらが接続された位置近傍のストリップA,B
,Cがサンプリング・ゲート回路を構成する。被測定信
号伝送線路LeはストリップBを中心ストリップとし、
ストリップA,Cをグランドとした、いわゆるトリ・プ
レート型ストリップ線路である。本来のトリ・プレート
型ストリップ線路はグランド面を無限に広げたものであ
るが、トリ・プレート型ストリップ線路は電磁界の集中
に優れているため、中心ストリップの数倍の広さのグラ
ンド面をとれば実用上問題ないことが明らかにされてい
る。本発明は上記トリ・プレート型ストリップ線路の特
徴を生かし、サンプリング・パルスを伝送するための二
枚のストリップ線路L,L2を図6(L2は図示せず)
のようにストリップA,Cに接続してグランド面を構成
するストリップA,Cをサンプリング・パルス伝送線路
Lsの一部として仮想接地面Gを持ったマイクロ・スト
リップ線路の構成としている点にある。図6には、主と
してストリップA,Bに関連する部分が示されている。
次に図6の例について、サンプリング動作を説明する。The present invention will be explained in detail below using the drawings. A cross-sectional view of a sampling gate circuit according to the present invention is shown in FIG. 5a. The three strips A, B, and C shown in the figure constitute a transmission line, and gate diodes D, D2 and memory capacitors E, E2 are connected between each strip A, B and B, C according to the strip direction. arranged vertically. Gate·
Diodes D,,D2 and memory capacitors E,,E2
and strips A and B near the locations where these are connected.
, C constitute a sampling gate circuit. The signal transmission line Le under test has strip B as the center strip,
This is a so-called tri-plate strip line in which strips A and C are grounded. The original tri-plate strip line has a ground plane that extends infinitely, but because the tri-plate strip line is better at concentrating electromagnetic fields, it can have a ground plane several times the width of the central strip. It has been shown that there is no problem in practical use. The present invention takes advantage of the features of the tri-plate strip line and constructs two strip lines L and L2 for transmitting sampling pulses in FIG. 6 (L2 is not shown).
The strips A and C, which are connected to the strips A and C to form a ground plane, are configured as a microstrip line with a virtual ground plane G as part of the sampling pulse transmission line Ls, as shown in FIG. FIG. 6 mainly shows parts related to strips A and B.
Next, the sampling operation will be described with respect to the example shown in FIG.
被測定信号1は通常同軸線路(図6には図示せず)によ
りストリップA,B,Cに入力される。この同軸線路の
終端部は中心導体がストリップBの先端部燈,に、また
外部導体がストリップAの先端部A,とストリップC(
図6には図示せず)の先端部C,に接続され、被測定信
号は同軸線路からトリ・プレート型ストリップ線路へ伝
送される。一般に同軸線路からストリップ線路に伝送線
路を変換すると、いわゆるフリンジングフィールドが発
生し伝送特性を劣化させる場合が多いが、トリ・プレー
ト型ストリップ線路の場合は図5bに示す如く、同軸線
路と電磁場の形状(TEM波としての線路断面に於ける
電磁界形状)が類似しており、伝送特性の劣化はほぼ無
視できるように変換部を製作することができる。被測定
信号1はストリップBを中心ストリップとし、ストリッ
プA及びCをグランドプレーンとして伝送される。なお
トリ・プレート型ストリップ線路のグランドプレーンA
及びCは徐々に狭くなりA2及びC2(C2は図示せず
)で中心ストリップBの約4倍の幅となり、その幅を保
つたままダイオードD,,D2及びキャパシタE,及び
E2(ただしD2及びE2は図示せず)がマウントミれ
ているサンプリング・ゲート部A3,B3及びC3(C
3は図示せず)に被測定信号を伝送する。サンプリング
・ゲート部を通過した被測定信号1は、以後A,からA
3,B,からB3及びC,からC3までの形状とほぼ同
じ形状のものを逆方向に配置した形状を有するトリ・プ
レート型ストリップ線路を伝播し、A5,B及びC5で
他方の側の同軸線路に接続される。The signal under test 1 is typically input to strips A, B, and C via coaxial lines (not shown in FIG. 6). The ends of this coaxial line are such that the center conductor is at the tip of strip B, and the outer conductor is at the tip of strip A, and strip C (
(not shown in FIG. 6), and the signal to be measured is transmitted from the coaxial line to the tri-plate strip line. Generally, when a transmission line is converted from a coaxial line to a strip line, a so-called fringing field often occurs and deteriorates the transmission characteristics, but in the case of a tri-plate type strip line, as shown in Figure 5b, the coaxial line and the electromagnetic field Since the shapes (electromagnetic field shapes in the cross section of the line as TEM waves) are similar, the converter can be manufactured so that the deterioration of the transmission characteristics can be almost ignored. The signal under test 1 is transmitted with strip B as the center strip and strips A and C as the ground plane. Ground plane A of the tri-plate strip line
and C gradually become narrower until A2 and C2 (C2 is not shown) are approximately four times as wide as the center strip B, and while maintaining that width, diodes D, , D2 and capacitors E and E2 (however, D2 and Sampling gate sections A3, B3 and C3 (C
3 (not shown) transmits the signal under measurement. The signal under test 1 that has passed through the sampling gate section is then converted from A to A.
3, A tri-plate type strip line having a shape in which almost the same shapes as those from B, to B3 and C, to C3 are arranged in the opposite direction, and A5, B, and C5 are connected to the coaxial line on the other side. connected to the line.
尚、A4及びC4(C4は図示せず)はグランドプレー
ンを構成するストリップA及びCの幅が広くなる箇所を
示す。ダイオードD,,D2及びキャパシタE,,E2
がマウントされているトリ・プレート型ストリップ線路
部込3,耳及びC3(C3は図示せず)のA3及びC3
にはストリップ線路L及びL2(L2は図示せず)が接
続され、Lの他端には正のサンプリング・パルスp+が
、またLの他様にはp十と同じ振幅を持つ負のサンプリ
ング・パルスp‐(p‐は図示せず)が入力される。こ
のp十及びp‐のサンプリング・パルスは伝送方向断面
に対し第5図cに示す電気力線を持ち、ストリップ線路
L及びLはLとLの中間を仮想接地面Gとしたマイクロ
・ストリップ線路を構成している。サンプリング・パル
スp+及びp‐がサンプリング・ゲート部A3及びC3
(C3は図示せず)に入力し、キャパシタE.及びE2
(E2は図示せず)を通ってダイオードD,及びD2(
D2は図示せず)に加わると、ダイオードD,及びD2
はサンプリング・パルスの時間幅だけ導通し、キヤパシ
タE,及びE2にはサンプリング・パルスがサンプリン
グ・ゲート部に入力した時にトリ・プレート型ストリッ
プ線路のゲート部A3,B3,C3を伝播している被測
定信号の瞬時値に比例した電荷が蓄積される。なお、サ
ンプリング・ゲート部に入力したサンプリング・パルス
は、一部はストリップ線路L,及びL2に反射され、一
部はトリ・プレート線路のストリップA及びCを伝播す
る。Note that A4 and C4 (C4 is not shown) indicate locations where the widths of strips A and C constituting the ground plane become wide. Diodes D, , D2 and capacitors E, , E2
A3 and C3 of the tri-plate strip line part 3, ears and C3 (C3 not shown) on which are mounted
are connected to striplines L and L2 (L2 not shown), the other end of L receives a positive sampling pulse p+, and the other end of L receives a negative sampling pulse p+ with the same amplitude as p+. A pulse p- (p- is not shown) is input. The sampling pulses p- and p- have electric lines of force shown in Figure 5c in the cross section in the transmission direction, and the strip lines L and L are microstrip lines with a virtual ground plane G between L and L. It consists of Sampling pulses p+ and p- are connected to sampling gate sections A3 and C3.
(C3 not shown) and capacitor E. and E2
(E2 is not shown) through the diode D, and D2 (
D2 is not shown), the diode D, and D2
is conductive for the time width of the sampling pulse, and the capacitors E and E2 are connected to the capacitors E and E2, which are connected to the capacitors E and E2, which are connected to the capacitors E and E2. A charge proportional to the instantaneous value of the measurement signal is accumulated. Incidentally, a part of the sampling pulse inputted to the sampling gate section is reflected by the strip lines L and L2, and a part is propagated through the strips A and C of the tri-plate line.
サンプリング・ゲートがサンプリング・パルスの時間幅
だけ駆動される為には、サンプリング・パルスの立上り
部がサンプリング・パルス伝送線路の不連続部で反射さ
れ再びゲート部に戻ってくる迄の時間よりサンプリング
・パルスの時間幅が狭いことが必要である。この為L,
,L2のストリップの電気長とんからん及びんからん迄
のストリップ(及び図示しないがC3からC2及びC3
からC4迄のストリップ)の電気長は、サンプリング・
パルスの時間幅の1/沙〆上の長さとなっている。また
、図6においては、サンプリング・パルスを入力するマ
イクロ・ストリップ線路L,及びL2をサンプリング・
ゲート部のトリ・プレート型ストリップ線路のグランド
プレーン用ストリップん及びC3に接続したが、この接
続箇所はサンプリング・ゲート部に限定する必要はなく
、Lは図6におけるんからA4のストリップの任意の箇
所、例えばA3とへの中間に接続しても良い。In order for the sampling gate to be driven by the time width of the sampling pulse, the time required for the rising edge of the sampling pulse to be reflected at the discontinuous part of the sampling pulse transmission line and return to the gate section is longer than the sampling pulse time. It is necessary that the pulse time width be narrow. For this reason, L,
, the electrical length of the strip L2 (and the strip from C3 to C2 and C3 (not shown)
The electrical length of the strip from C4 to C4 is determined by the sampling
The length is 1/sha of the pulse time width. In addition, in FIG. 6, the microstrip lines L and L2 that input the sampling pulse are connected to the sampling line.
Although it is connected to the ground plane strip N and C3 of the tri-plate type strip line in the gate part, this connection point does not have to be limited to the sampling gate part, and L can be connected to any part of the strip from A4 to A4 in FIG. It may be connected at a point, for example, in the middle between A3 and A3.
ただし、ストリップ線路L2もC3とA4の中間に接続
する。その時は接続箇所とA4間及びC4間のストリッ
プの電気長をサンプリング・パルスの時間幅の1/沙〆
上にとる必要がある。また、ストリップ線路L,とスト
リップA及びストリップ線路LとストリップCで方向性
結合器を形成し、ストリップ線路LとLをストリップA
とCに直接接続することなく、ストリップA及びCに正
及び負のサンプリング・パルスを励振ごせても良い。以
上の如き構成によれば、前述したサンプリング・ゲート
回路が具備すべき条件を実現することができる。However, the strip line L2 is also connected between C3 and A4. In that case, it is necessary to set the electrical length of the strip between the connection point and A4 and C4 to 1/sa of the sampling pulse time width. In addition, a directional coupler is formed by the strip lines L and strip A, and the strip line L and strip C, and the strip lines L and L are connected to the strip A.
Strips A and C may be driven with positive and negative sampling pulses without being directly connected to strips A and C. According to the above configuration, the conditions that the sampling gate circuit described above should have can be realized.
第1に図5aに示すゲート・ダイオードD・,D2とメ
モリ・コンデンサE,,E2を、被測定信号およびサン
プリング・パルスp+,p‐の電界方向に、かつ電界の
集中した場所に配置することができる。First, the gate diodes D, D2 and memory capacitors E, E2 shown in FIG. 5a are placed in the direction of the electric field of the signal under test and the sampling pulses p+, p-, and in a place where the electric field is concentrated. I can do it.
これは、図5b,cに示すトリ・プレート型ストリップ
線路とマイクロ・ストリップ線路の断面における電界図
から明らかである。このダイオードとコンデンサの配置
により、効率よくサンプリング出力をとり出して広帯域
のサンプリング・ゲート回路を製作することができる。
第2に適当な特性インピーダンス(例えば500)の伝
送線路を構成する場合、図5aに示すマイクロ・ストリ
ップ線路のストリップA,Cの幅は、トリ・プレート型
ストリップ線路の中心ストリップBに比し数倍の広さ(
使用する誘導体により異なってくる)に設定できる。This is clear from the electric field diagrams in the cross sections of the tri-plate stripline and microstripline shown in FIGS. 5b and 5c. With this arrangement of diodes and capacitors, it is possible to efficiently take out the sampling output and create a wideband sampling gate circuit.
Second, when configuring a transmission line with a suitable characteristic impedance (for example, 500), the width of strips A and C of the microstrip line shown in Figure 5a is smaller than the width of the central strip B of the tri-plate strip line. twice as wide (
(depending on the derivative used).
故にマイクロ・ストリップ線路を構成するストリップA
,Cは、トリ・プレート型ストリップ線路の無限幅を持
つグランド面とほぼ等価になるので、メモリ・コンデン
サE,,E2の綾地されるべき電極を、直援被測定信号
伝送線路Leのグランド面に接地させることが可能であ
り、ダイオードとコンデンサを漏れた被測定信号のサン
プリング・ゲート回路の周波数特性に及ぼす悪影響を少
なくすることができる。第3に、サンプリング・パルス
伝送線路は、図5aに示すように、二枚の平行なストリ
ップA,C及びストリップ線路L,L2で構成される。Therefore, strip A that constitutes the micro strip line
, C are almost equivalent to the infinite-width ground plane of the tri-plate strip line, so the electrodes to be twilled of the memory capacitors E, , E2 are directly connected to the ground of the signal transmission line under test Le. It can be grounded to the surface, and it is possible to reduce the adverse effect of leaking the diode and capacitor on the frequency characteristics of the sampling gate circuit of the signal under test. Third, the sampling pulse transmission line is composed of two parallel strips A and C and strip lines L and L2, as shown in FIG. 5a.
この構成によりストリップ線路L,,L及びストリップ
A,Cで伝送されるサンプリング・パルスp+,p−の
逆相分は、ストリップA,Cの中間を仮想接地面Gとし
た低インピーダンスのマイクロ・ストリップ線路で効率
よく伝送されるが、同相分はきよう体等をグランドとし
た高インピーダンス線路となって伝送効率が悪化する。
このためサンプリング・パルスp+,p‐のアンバラン
ス成分の損失が増大し、ゲート・ダィオード‘こは正負
バランスのとれたサンプリング・パルスp+,p−が入
力されて、キック・アウト・パルスの発生を小さなもの
とすることができる。第4に、伝送線路をストリップ線
路で構成しているため、回路素子は通常用いられるマイ
クロ波用プリント板や談議導体上にエッチング技術や膜
(薄膜や厚膜)技術もしくはチップをアセンブルするこ
と等で容易に製作することができ、複雑な機構部品を伴
なつた立体回路の構成を避けることができる。With this configuration, the anti-phase components of the sampling pulses p+ and p- transmitted on the strip lines L, , L and strips A and C are transmitted through a low-impedance microstrip with a virtual ground plane G between strips A and C. Although it is efficiently transmitted on the line, the in-phase component becomes a high impedance line with the body or the like grounded, which deteriorates the transmission efficiency.
As a result, the loss of the unbalanced components of the sampling pulses p+, p- increases, and the gate diode' inputs the sampling pulses p+, p-, which are balanced between positive and negative, and prevents the generation of the kick-out pulse. It can be made small. Fourth, since the transmission line is constructed of strip lines, the circuit elements cannot be assembled using etching technology, film (thin film or thick film) technology, or chip assembly on commonly used microwave printed circuit boards or discussion conductors. etc., and can avoid the configuration of a three-dimensional circuit with complicated mechanical parts.
尚ゲート・ダイオードやメモリ・コンデンサ等は、適当
な基板(多くはストリップ線路を製作するものと同じ材
質)上に製作後ストリップ線路を構成する譲亀体に設け
られた穴の中にリボンもしくはワィアボンデイングで、
簡単に配置することができる。以上のように、本発明に
よれば、簡単な回路構成で高周波特性の優れたサンプリ
ング・ゲート回路を実現することができ、IC技術の発
達により開発された膜技術もしくはアセンプル技術を用
いることにより製作が容易な回路構成となっている。Gate diodes, memory capacitors, etc. are fabricated on a suitable substrate (often made of the same material used to fabricate the stripline) and then inserted into the holes provided in the concession body that makes up the stripline using ribbons or wires. At Abonding,
Can be easily placed. As described above, according to the present invention, it is possible to realize a sampling gate circuit with excellent high frequency characteristics with a simple circuit configuration, and it can be manufactured by using film technology or assembly technology developed with the development of IC technology. The circuit configuration is easy.
図1は本発明の対象となるサンプリング・ゲートの回路
図、図2は伝送線路の断面と好ましい素子の配置関係図
、図3a,bは従来のサンプリング・ゲート回路の構成
図、図4はマイクロ・ストリップ線路を用いたサンプリ
ング・ゲート回路の電界分布図、図5aは本発明による
サンプリング・ゲート回路の断面図、図5bは本発明に
おける被測定信号伝送線路の断面と電界分布図、図5c
は本発明におけるサンプリング・パルス伝送線路の断面
と電界分布図、図6は本発明の実施例の主要部を示す斜
視略図である。
1・・・・・・入力信号、Le・・・・・・信号伝送線
路、Ls・・・・・・サンプリング・パルス伝送線路、
Z。
・・・・・・信号伝送線路の特性インピーダンス、R・
・・・・・終端抵抗器、p十,p‐……サンプリング・
パルス、D,,D2,Dn・”…ゲート・ダイオード、
E,,E2,En……メモリ・コンデンサ、A,B,C
……ストリップ、G・…・・仮想接地面、し,L2…・
・・ストリップ線路、A,,A2,A3,A4,ん・・
・・・・ストリップAの各部、B,,B3,B・・…・
ストリップBの各部、C,,C5・…・・ストリップC
の各部。函l
図2
図3
図4
図5
図6FIG. 1 is a circuit diagram of a sampling gate to which the present invention is applied, FIG. 2 is a cross-sectional view of a transmission line and a diagram of a preferred arrangement of elements, FIGS. 3a and b are block diagrams of a conventional sampling gate circuit, and FIG. 4 is a micro - Electric field distribution diagram of a sampling gate circuit using a strip line, FIG. 5a is a cross-sectional view of the sampling gate circuit according to the present invention, FIG. 5b is a cross-sectional diagram and electric field distribution diagram of the signal transmission line to be measured according to the present invention, FIG. 5c
6 is a cross-sectional view and an electric field distribution diagram of a sampling pulse transmission line according to the present invention, and FIG. 6 is a schematic perspective view showing the main parts of an embodiment of the present invention. 1... Input signal, Le... Signal transmission line, Ls... Sampling pulse transmission line,
Z.・・・・・・Characteristic impedance of signal transmission line, R・
...Termination resistor, p10, p-...Sampling
Pulse, D,,D2,Dn・”...Gated diode,
E,,E2,En...Memory capacitor, A,B,C
...Strip, G...virtual ground plane, L2...
...Strip line, A,, A2, A3, A4,...
... Each part of strip A, B,, B3, B...
Each part of strip B, C,, C5...Strip C
Each part of. Box l Figure 2 Figure 3 Figure 4 Figure 5 Figure 6
Claims (1)
送線路に接続されるサンプリング手段と、前記サンプリ
ング手段を動作せしめるサンプリング・パルスを伝播す
るサンプリング・パルス伝送線路とによって構成される
サンプリング・ゲート回路において、前記信号伝送線路
をトリプレート型ストリツプ線路により構成し、また前
記サンプリング・パルス伝送線路を二枚の平行ストリツ
プ線路により構成して前記サンプリング手段が接続され
る前記トリプレート型ストリツプ線路の個所のグランド
面が前記平行ストリツプ線路と一致するようにし、さら
に前記サンプリング手段の一対のダイオードと一対のコ
ンデンサが前記二種の伝送線路の電界方向に配置される
ように構成したことを特徴とするサンプリング・ゲート
回路。1. A sampling gate circuit composed of a signal transmission line through which a signal under test propagates, a sampling means connected to the signal transmission line, and a sampling pulse transmission line through which a sampling pulse that operates the sampling means is transmitted. In this method, the signal transmission line is constituted by a triplate type strip line, and the sampling pulse transmission line is constituted by two parallel strip lines, and the portion of the triplate type strip line to which the sampling means is connected is The sampling method is characterized in that the ground plane is aligned with the parallel strip line, and the pair of diodes and the pair of capacitors of the sampling means are arranged in the electric field direction of the two types of transmission lines. gate circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12091277A JPS606561B2 (en) | 1977-10-11 | 1977-10-11 | Sunring gate circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12091277A JPS606561B2 (en) | 1977-10-11 | 1977-10-11 | Sunring gate circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5454564A JPS5454564A (en) | 1979-04-28 |
| JPS606561B2 true JPS606561B2 (en) | 1985-02-19 |
Family
ID=14798062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12091277A Expired JPS606561B2 (en) | 1977-10-11 | 1977-10-11 | Sunring gate circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS606561B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654600A (en) * | 1985-08-30 | 1987-03-31 | Tektronix, Inc. | Phase detector |
| US5267020A (en) * | 1987-10-06 | 1993-11-30 | Stanford University | Gallium arsenide monolithically integrated sampling head using equivalent time sampling having a bandwidth greater than 100 ghz |
-
1977
- 1977-10-11 JP JP12091277A patent/JPS606561B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5454564A (en) | 1979-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983910A (en) | Millimeter-wave active probe | |
| US4383227A (en) | Suspended microstrip circuit for the propagation of an odd-wave mode | |
| US5003253A (en) | Millimeter-wave active probe system | |
| US5231349A (en) | Millimeter-wave active probe system | |
| US4553266A (en) | R.F. Circuit arrangement | |
| US4739289A (en) | Microstrip balun having improved bandwidth | |
| US5097233A (en) | Coplanar 3dB quadrature coupler | |
| US6292070B1 (en) | Balun formed from symmetrical couplers and method for making same | |
| CN108134175A (en) | A kind of miniaturization orthogonal wideband electric bridge | |
| US4123730A (en) | Slot transmission line coupling technique using a capacitor | |
| KR100578280B1 (en) | Asymmetric Wilkinson Power Divider with Simple Rectangular Fault Ground Structure | |
| US4260963A (en) | 4:1 Balun | |
| US4591812A (en) | Coplanar waveguide quadrature hybrid having symmetrical coupling conductors for eliminating spurious modes | |
| JPS606561B2 (en) | Sunring gate circuit | |
| US3955156A (en) | Microwave power divider and magic tee each comprising coplanar and slot transmission lines | |
| US4627104A (en) | Mixer | |
| US4692720A (en) | Arrangement for producing a junction between a microstrip line and a coplanar transmission line | |
| GB2104749A (en) | Microwave mixer/modulator | |
| US3771070A (en) | Stripline-to-two-conductor balun | |
| US3432775A (en) | Wide-band hybrid network | |
| US3866152A (en) | High frequency planar network with non-radiating circuit elements | |
| US5781079A (en) | Magnetostatic wave device | |
| JPH0342802B2 (en) | ||
| Xu et al. | A novel structure of tightly coupled lines for MMIC/MHMIC couplers and phase shifters | |
| KR20010112034A (en) | Power combining structure using waveguide-to-microstrip transition |