JPH0342802B2

JPH0342802B2 -

Info

Publication number: JPH0342802B2
Application number: JP60004650A
Authority: JP
Priority date: 1985-01-14
Filing date: 1985-01-14
Publication date: 1991-06-28
Also published as: JPS61163703A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はマイクロ波帯において用いられるPIN
ダイオード減衰器の減衰特性の改善に関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a PIN used in the microwave band.
This invention relates to improving the attenuation characteristics of diode attenuators.

（従来の技術）従来から、パツケージングされたPINダイオー
ドを用いたダイオード減衰器は小型で制御性も良
いので多く使用されている。しかしながら、大き
な減衰量を必要とする場合、パツケージングされ
た個々のダイオードも何段も接続すると形状も大
きくなるためケース内での高周波（Radio
Frequency：以下RFという）信号の放射により、
減衰特性も劣化し、また価格的にも高価なものと
なる。(Prior Art) Diode attenuators using packaged PIN diodes have been widely used because they are small and have good controllability. However, when a large amount of attenuation is required, connecting individual packaged diodes in multiple stages increases the size of the packaged diodes.
Frequency (hereinafter referred to as RF) signal radiation,
The attenuation characteristics also deteriorate and the price becomes expensive.

そこで、PINダイオードをチツプ状態でハイブ
リツド集積回路として使用することが考えられ
る。この構成ではパツケージングされたものに較
べて形状も小さくなり、ケース内のRF信号放射
も小さく出来るため高い減衰量が期待出来る。 Therefore, it is conceivable to use the PIN diode in a chip state as a hybrid integrated circuit. With this configuration, the shape is smaller than that of a packaged one, and RF signal radiation inside the case can be reduced, so high attenuation can be expected.

（発明が解決しようとする問題点）しかしながら、小さい形状で高い減衰器を得よ
うとするとRF信号入出力端間のRFリークが無視
出来なくなる。この原因としては、１つは入出力
間の電界結合によるものが考えられ他の一つとし
てはハイブリツド集積回路ケースと外部接続回路
との接触面に流れる接地電流による結合が考えら
れる。前者の改良には入出力端子に接続される高
周波回路を互いにシールドすることにより簡単に
除去出来る。一方後者の改善には前記接触面を平
面化し、接触性を良くすることが考えられるが、
加工精度上の制約という新たな問題を生ずる。(Problems to be Solved by the Invention) However, when trying to obtain a high attenuator with a small size, RF leakage between the RF signal input and output ends cannot be ignored. One reason for this is thought to be electric field coupling between input and output, and another is thought to be caused by ground current flowing through the contact surface between the hybrid integrated circuit case and the external connection circuit. The former improvement can be easily eliminated by shielding the high frequency circuits connected to the input/output terminals from each other. On the other hand, to improve the latter, it is possible to flatten the contact surface and improve contact properties.
This creates a new problem of constraints on processing accuracy.

（問題点を解決するための手段）本発明はこの問題点を解決するために、伝送線
路を短絡するPINダイオードを、RF信号入出力
端子よりほぼ1/4波長の奇数倍の位置に設け、
PINダイオード短絡時に該ハイブリツド集積回路
と外部接続回路との接触面では線路が開放とな
り、このため集積回路ケースに流れる接地電流が
ほとんど生じないようにし、その結果この接地電
流を介して入出力端子間の電磁結合による減衰量
低下が生じないようにしようとするもので、減衰
量の改善と、減衰特性の安定化を計ろうとするも
のである。(Means for solving the problem) In order to solve this problem, the present invention provides a PIN diode that shorts the transmission line at a position approximately an odd multiple of 1/4 wavelength from the RF signal input/output terminal.
When the PIN diode is short-circuited, the line becomes open at the contact surface between the hybrid integrated circuit and the external connection circuit, so that almost no ground current flows into the integrated circuit case, and as a result, the ground current flows between the input and output terminals via this ground current. The aim is to prevent the attenuation from decreasing due to electromagnetic coupling, and to improve the attenuation and stabilize the attenuation characteristics.

本発明は上記の目的を達成するために次の構成
を有する。即ち、高周波信号短絡用のPINダイオ
ードと膜回路基板とからなるハイブリツド集積回
路を導体壁で覆つたPINダイオード減衰器におい
て、高周波信号入出力端子と前記PINダイオード
との間を減衰対象信号の波長の1/4の長さの奇数
倍にほぼ等しい長さのマイクロストリツプ線路で
接続したPINダイオード減衰器である。 The present invention has the following configuration to achieve the above object. That is, in a PIN diode attenuator in which a hybrid integrated circuit consisting of a PIN diode for shorting a high frequency signal and a film circuit board is covered with a conductor wall, the wavelength of the signal to be attenuated is connected between the high frequency signal input/output terminal and the PIN diode. This is a PIN diode attenuator connected by a microstrip line with a length approximately equal to an odd multiple of 1/4 length.

（作用）以下本発明の作用を図面に基づいて説明する。(effect) The operation of the present invention will be explained below based on the drawings.

第１図は本発明のPINダイオード減衰器の構造
を示す図である。図ａは導体１６の上に構成され
たハイブリツド集積化減衰器１８をケース９を取
り除いて観た平面図である。１はPINダイオー
ド、２，３は1/4波長マイクロストリツプ線路、
４，５は膜回路基板、７はPINダイオードへ直流
バイアス電流を流すための直流バイアス端子、８
は高周波側流用コンデンサ、１１，２１は入出力
端子である。 FIG. 1 is a diagram showing the structure of a PIN diode attenuator according to the present invention. Figure a is a plan view of a hybrid integrated attenuator 18 constructed on a conductor 16 with the case 9 removed. 1 is a PIN diode, 2 and 3 are 1/4 wavelength microstrip lines,
4 and 5 are membrane circuit boards, 7 is a DC bias terminal for flowing DC bias current to the PIN diode, and 8
is a high-frequency side diversion capacitor, and 11 and 21 are input/output terminals.

図ｂは図ａのAA′断面図である。１７は外部接
続回路６を構成する導体、３１は導体１７に設け
られている孔に貫通され入出力端子１１に接続さ
れている外部接続中心導体、４１は同じく入出力
端子２１に接続されている外部接続中心導体であ
る。即ち外部接続回路６は導体１７と外部接続中
心導体３１および同４１とで構成されている。上
記のような構造において導体１６と導体１７との
接触面が電気的に完全に密着していない場合（即
ち接触抵抗r_cを有する場合）には導体１６および
同１７の入出力端子１１又は同２１近傍に流れる
接地電流により導体１６および導体１７の接触面
に電磁界を生じ、これが接触面に沿つて入力端子
側から出力端子側へ伝搬してしまい減衰器の入出
力端子間に漏えいを生じてしまうのである。 Figure b is a sectional view AA' of figure a. 17 is a conductor constituting the external connection circuit 6; 31 is an external connection center conductor that passes through a hole provided in the conductor 17 and is connected to the input/output terminal 11; and 41 is also connected to the input/output terminal 21. This is the externally connected center conductor. That is, the external connection circuit 6 is composed of a conductor 17 and external connection central conductors 31 and 41. In the above structure, if the contact surfaces of the conductors 16 and 17 are not in complete electrical contact (i.e., have contact resistance r _c ), the input/output terminals 11 of the conductors 16 and 17 or the same The ground current flowing near 21 generates an electromagnetic field at the contact surface of conductor 16 and conductor 17, and this propagates along the contact surface from the input terminal side to the output terminal side, causing leakage between the input and output terminals of the attenuator. That's what happens.

しかしながら両導体の接触を完全ならしめるこ
とは製造技術上非常に難しいので、本発明では入
力端子近傍の両導体に流れる接地電流を極力小さ
くすることによつて、接地電流に起因する漏えい
を抑圧しようとするものである。 However, it is extremely difficult to achieve perfect contact between both conductors due to manufacturing technology, so the present invention attempts to suppress leakage caused by ground current by minimizing the ground current flowing through both conductors near the input terminal. That is.

第２図は第１図のPINダイオード減衰器の等価
回路で、PINダイオードにバイアス電流を流し、
その順方向抵抗値がr_d、導体１６と導体１７間の
接触抵抗値がr_cの場合の等価回路を示している。
図中、点線Ａで囲まれた部分がハイブリツド集積
化減衰器の部分の等価回路を示し、点線Ｂで囲ま
れた部分が接触抵抗の等価回路を示している。 Figure 2 is an equivalent circuit of the PIN diode attenuator shown in Figure 1, where a bias current is passed through the PIN diode.
The equivalent circuit is shown when the forward resistance value is r _d and the contact resistance value between the conductor 16 and the conductor 17 is r _c .
In the figure, the part surrounded by dotted line A shows the equivalent circuit of the hybrid integrated attenuator part, and the part surrounded by dotted line B shows the equivalent circuit of the contact resistance.

ここで、以下に説明する数式の単純化のために
r_dもr_cも、入出力端子１１および同２１からPIN
ダイオード１までの伝送線路のRF特性インピー
ダンスZ_pで規格化され且つr_d≪１であるものとす
る。 Here, for simplicity of the formula explained below,
For both r _d and r _c , PIN is connected from input/output terminal 11 and 21.
It is assumed that it is normalized by the RF characteristic impedance Z _p of the transmission line up to diode 1, and that r _d <<1.

またθ₁、θ₂は両伝送線路の電気長を表わす。 Further, θ ₁ and θ ₂ represent the electrical lengths of both transmission lines.

まず、r_dのみのＺマトリツクスZr_dは Zr_d＝rd rd rd rd …(1) となる。従つて、このＳマトリツクスSr_dはとなる。従つて、Ａの部分のＳマトリツクS_Aはとなる。従つてｎを０又は自然数とすれば、2θ₁
2nπのとき、即ち、第２図の伝送線路2′の長さ
が1/2波長の整数倍の時にはS_A11−１となり回
路Ａの入力端子１１は短絡状態になり、端子１１
−１０間に接地電流が流れ、端子１１−１０間に
加わつた入射電力は端子１５−１４からr_cを介し
て端子２１−２０に出力されることとなる。 First, the Z matrix Zr _d of only r _d becomes Zr _d = rd rd rd rd (1). Therefore, this S matrix Sr _d is becomes. Therefore, the S matrix S _A of part A is becomes. Therefore, if n is 0 or a natural number, 2θ ₁
2nπ, that is, when the length of the transmission line 2' in Fig. 2 is an integer multiple of 1/2 wavelength, S _A11 -1, and the input terminal 11 of circuit A is short-circuited.
A ground current flows between terminals 11 and 10, and the incident power applied between terminals 11 and 10 is outputted from terminals 15 and 14 to terminals 21 and 20 via r _c .

これに対して、2θ₁（2n＋１）πのとき、即
ち、伝送線路2′の長さが1/4波長の奇数倍の時に
は、S_A11＋１となり、回路Ａの入力端子は開放
状態となり、接地電流は流れず、端子１１−１０
間に加わつた入射電力は端子１５−１４に加わら
なくなり、端子１１−１０と２１−２０間の減衰
量は(3)式の2r_de^-j(〓₁ ⁺〓₂ ⁾／１＋2r_dのみで決まるこ
とになる。 On the other hand, when 2θ ₁ (2n+1)π, that is, when the length of the transmission line 2' is an odd multiple of 1/4 wavelength, S _A11 +1, and the input terminal of circuit A is open and grounded. No current flows and terminals 11-10
The incident power applied between them is no longer applied to terminals 15-14, and the attenuation between terminals 11-10 and 21-20 is only 2r _d e ^-j( 〓 ₁ ⁺ 〓 ₂ ⁾ /1 + 2r _d in equation (3). It will be decided.

以上のことは2θ₂2nπ或いは2θ₂（2n＋１）
πの時についても同様のことが云える。従つて、
第２図の伝送線路2′および同3′の長さを2θ₁（2n
＋１）π、2θ₂（2n＋１）π、即ちいずれの伝
送線路の長さをも1/4波長の奇数倍の長さになる
ように選定しておけば接地電流が流れず、接地電
流に起因する入力端子から出力端子への漏えいを
抑圧することができることを意味する。伝送線路
長の現実の長さの選定としては、減衰器の可逆性
と小型化を考慮して、いずれの伝送線路の長さも
１／４波長の長さに選定されることが合理的である。 The above is 2θ ₂ 2nπ or 2θ ₂ (2n+1)
The same can be said for π. Therefore,
The lengths of transmission lines 2' and 3' in Figure 2 are 2θ ₁ (2n
+1)π, 2θ ₂ (2n+1)π, that is, if the length of each transmission line is selected to be an odd multiple of 1/4 wavelength, no ground current will flow, and This means that leakage from the input terminal to the output terminal can be suppressed. When selecting the actual length of the transmission line, it is reasonable to select the length of each transmission line to be 1/4 wavelength, taking into consideration the reversibility and miniaturization of the attenuator. .

（発明の効果）本発明のPINダイオード減衰器は、以上説明し
たように、PINダイオードと入出力端子の間を接
続する伝送線路の長さを1/4波長の奇数倍の長さ
にほぼ等しく選定することにより、ハイブリツド
集積化減衰器の膜回路基板側導体と外部接続回路
を構成する導体との間の接触不良に起因する入出
力間の漏えいを抑圧し高減衰量を安定に得ること
ができるという利点がある。(Effects of the Invention) As explained above, in the PIN diode attenuator of the present invention, the length of the transmission line connecting the PIN diode and the input/output terminal is approximately equal to the length of an odd multiple of 1/4 wavelength. By selecting this, it is possible to suppress leakage between input and output caused by poor contact between the conductor on the membrane circuit board side of the hybrid integrated attenuator and the conductor constituting the external connection circuit, and to stably obtain a high attenuation amount. It has the advantage of being possible.

[Brief explanation of drawings]

第１図は、本発明のPINダイオード減衰器の構
造を示す図で、図ａは平面図、図ｂは図ａの
AA′断面図、第２図は第１図のPINダイオード減
衰器のマイクロストリツプ線路長を一般化した場
合の等価回路を示す図である。１……PINダイオード、２，３……1/4波長マ
イクロストリツプ線路、４，５……膜回路基板、
６……外部接続回路、７……直流バイアス端子、
８……高周波側流用コンデンサ、９……ケース、
１１，２１……入出力端子、１６……ハイブリツ
ド集積化減衰器の導体、１７……外部接続回路６
を構成する導体、３１，４１……外部接続回路中
心導体。 Figure 1 is a diagram showing the structure of the PIN diode attenuator of the present invention, where figure a is a plan view and figure b is the same as figure a.
AA' cross-sectional view, FIG. 2 is a diagram showing an equivalent circuit when the microstrip line length of the PIN diode attenuator shown in FIG. 1 is generalized. 1...PIN diode, 2, 3...1/4 wavelength microstrip line, 4, 5...film circuit board,
6...External connection circuit, 7...DC bias terminal,
8... High frequency side diversion capacitor, 9... Case,
11, 21...Input/output terminal, 16...Conductor of hybrid integrated attenuator, 17...External connection circuit 6
Conductors 31, 41... central conductor of external connection circuit.

Claims

[Claims]

1. In a PIN diode attenuator in which a hybrid integrated circuit consisting of a PIN diode for shorting high frequency signals and a membrane circuit board is covered with a conductor wall, the distance between the high frequency signal output terminal and the PIN diode is 1/1 of the wavelength of the signal to be attenuated. A PIN diode attenuator characterized in that it is connected by a microstrip line with a length approximately equal to an odd multiple of the length of 4.