JPS60719B2 - パルス保持回路 - Google Patents
パルス保持回路Info
- Publication number
- JPS60719B2 JPS60719B2 JP8931577A JP8931577A JPS60719B2 JP S60719 B2 JPS60719 B2 JP S60719B2 JP 8931577 A JP8931577 A JP 8931577A JP 8931577 A JP8931577 A JP 8931577A JP S60719 B2 JPS60719 B2 JP S60719B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- input
- output
- pulses
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000005856 abnormality Effects 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
本発明はパルス保持回路に係り、特にパルス信号数を受
信計・数することによって遠方監視を行なうような遠方
監視系における受信機能障害発生時にパルス信号を保持
するためのパルス保持回路に関する。
信計・数することによって遠方監視を行なうような遠方
監視系における受信機能障害発生時にパルス信号を保持
するためのパルス保持回路に関する。
不規則に発生するパルス信号を送信送直にとり込み、通
信線を介して受信装置へ送り、受信側でパルス数を計数
することによって遠方監視を行なうような系において、
従来、通信線断線および受信装置電源断などの事故が発
生すると受信不能状態となり、送信装置より送られたパ
ルス信号は受信装置で計数されず、事故復旧後には送信
装置より送られたパルス数と、受信装置で計数したパル
ス数にはずれが生じ、正確な数値に復旧するのは困難で
あった。
信線を介して受信装置へ送り、受信側でパルス数を計数
することによって遠方監視を行なうような系において、
従来、通信線断線および受信装置電源断などの事故が発
生すると受信不能状態となり、送信装置より送られたパ
ルス信号は受信装置で計数されず、事故復旧後には送信
装置より送られたパルス数と、受信装置で計数したパル
ス数にはずれが生じ、正確な数値に復旧するのは困難で
あった。
本発明の目的は、上記のような欠点をなくし、受信機能
が損なわれた場合でも、その復旧後に直ちに正確なパル
ス数値に復旧できるようにするためのパルス保持回路を
提供するにある。
が損なわれた場合でも、その復旧後に直ちに正確なパル
ス数値に復旧できるようにするためのパルス保持回路を
提供するにある。
上記の目的を達成するために、受信機能が正常か否かを
示す状態信号が異常を示しているときにはパルス信号の
送出を停止するとともに、以後入力されるパルス数を一
時的に記憶する機能と、受信機能が復旧して状態信号が
正常に戻ったら一時的に記憶しておいたパルス数のパル
ス信号を送出する機能とを有するように、本発明のパル
ス保持回路を構成したことを特徴とするものである。
示す状態信号が異常を示しているときにはパルス信号の
送出を停止するとともに、以後入力されるパルス数を一
時的に記憶する機能と、受信機能が復旧して状態信号が
正常に戻ったら一時的に記憶しておいたパルス数のパル
ス信号を送出する機能とを有するように、本発明のパル
ス保持回路を構成したことを特徴とするものである。
以下、本発明の詳細を実施例により説明する。第1図は
、本発明の一実施例を示す図である。第1図において、
不規則なパルス信号は入力端子1にとり込まれ、パルス
信号入力回路3、フリツプフロップ6,7を介してアン
ドゲート10より出力される。この間の動作はすべてク
ロック発生回路12からのクロック波形に同期して行な
われ、そのタイミングチャートは第2図に示す通りであ
る。すなわち入力のパルス幅が不規則であってもアンド
ゲート10出力はクロツク幅相当の一定したパルス幅の
信号に変換される。アップダウンカウンター3および1
4は、そのUP端子にトリガ信号が入力されると加算記
憶され、DOWN端子にトリガ信号が入力されると減算
記憶される4ビットのカウンタである。
、本発明の一実施例を示す図である。第1図において、
不規則なパルス信号は入力端子1にとり込まれ、パルス
信号入力回路3、フリツプフロップ6,7を介してアン
ドゲート10より出力される。この間の動作はすべてク
ロック発生回路12からのクロック波形に同期して行な
われ、そのタイミングチャートは第2図に示す通りであ
る。すなわち入力のパルス幅が不規則であってもアンド
ゲート10出力はクロツク幅相当の一定したパルス幅の
信号に変換される。アップダウンカウンター3および1
4は、そのUP端子にトリガ信号が入力されると加算記
憶され、DOWN端子にトリガ信号が入力されると減算
記憶される4ビットのカウンタである。
したがつてアンドゲート10の出力パルスはすべてアッ
プダウンカウンタ13で加算記憶され、加算値が15に
なるとフルビツトとなって次のパルス入力でCY端子よ
りパルスを出力して上位桁のアップダウンカウン夕14
のUP端子入力となる。このような計数の計数可能数は
アップダウンカウンタの個数により決められる。以上の
ようにして、入力端子1にとり込まれたパルス数はアッ
プダウンカウンタ13,14に加算記憶され、これらの
カウンタの記憶パルスの有無は、カウンター3,14の
出力端子A,B,C,Dのオアをとったオアゲート15
の出力が“1”か“0”かによって判定される。
プダウンカウンタ13で加算記憶され、加算値が15に
なるとフルビツトとなって次のパルス入力でCY端子よ
りパルスを出力して上位桁のアップダウンカウン夕14
のUP端子入力となる。このような計数の計数可能数は
アップダウンカウンタの個数により決められる。以上の
ようにして、入力端子1にとり込まれたパルス数はアッ
プダウンカウンタ13,14に加算記憶され、これらの
カウンタの記憶パルスの有無は、カウンター3,14の
出力端子A,B,C,Dのオアをとったオアゲート15
の出力が“1”か“0”かによって判定される。
次に、入力端子2への入力信号の状態によって、以上に
のべたパルス信号処理がどうなるかを説明する。まず入
力端子2への信号入力は次のようなものである。受信系
統が正常か否かを常時検定する装置が送信側に設けられ
ており、その検定出力から送信可能状態で“1”、送信
不可能状態で“0”が入力端子2に与えられている。上
記の入力端子、2よりの状態信号と、オアゲート15の
出力と、パルス信号入力回路3の出力をィンバータ4で
反転した信号との論理積がアンドゲート5でとられ、そ
の出力は、フリツプフロツプ8、アンドゲート11、お
よび波形整形回路16を介してアップダウンカウンタ1
3のDOWN端子DNと、パルス信号の出力端子17と
に与えられている。
のべたパルス信号処理がどうなるかを説明する。まず入
力端子2への信号入力は次のようなものである。受信系
統が正常か否かを常時検定する装置が送信側に設けられ
ており、その検定出力から送信可能状態で“1”、送信
不可能状態で“0”が入力端子2に与えられている。上
記の入力端子、2よりの状態信号と、オアゲート15の
出力と、パルス信号入力回路3の出力をィンバータ4で
反転した信号との論理積がアンドゲート5でとられ、そ
の出力は、フリツプフロツプ8、アンドゲート11、お
よび波形整形回路16を介してアップダウンカウンタ1
3のDOWN端子DNと、パルス信号の出力端子17と
に与えられている。
またフリツプフロツプ8のクロツク入力端子CLKおよ
びアンドゲート11の一方の入力端子にはクロツク信号
が入力されている。以上のような回路構成によると、入
力端子2の入力が送信可能状態で、アップダウンカウン
タ13,14に記憶パルスがあり、かつ入力端子1に入
力パルス信号を取込み中ではない、という3条件が満ご
れているとき、クロツク信号に同期したパルスがアンド
ゲート11から出力される。この出力はパルス信号出力
端子17より出力されると同時に、アンドダウンカウン
タ13のDN端子をトリガする。したがってアップダウ
ンカウンタ13,14に記憶されたパルス数はこのトリ
ガにより感じられ、この動作は記憶パルスが零になるま
で続けられる。すなわち、送信可能状態で、カウンタに
計数されたパルス数があれば、それらは入力信号のない
間に端子17から送り出されることになる。一方、送信
不可能状態が入力端子2に入力されているときは、アン
ドゲート5の出力条件が満されず、アンドゲート11の
出力は“0”のま)で、パルス信号出力端子17からは
出力はなく、またアップダウンカウンタの端子DNもト
リガされない。
びアンドゲート11の一方の入力端子にはクロツク信号
が入力されている。以上のような回路構成によると、入
力端子2の入力が送信可能状態で、アップダウンカウン
タ13,14に記憶パルスがあり、かつ入力端子1に入
力パルス信号を取込み中ではない、という3条件が満ご
れているとき、クロツク信号に同期したパルスがアンド
ゲート11から出力される。この出力はパルス信号出力
端子17より出力されると同時に、アンドダウンカウン
タ13のDN端子をトリガする。したがってアップダウ
ンカウンタ13,14に記憶されたパルス数はこのトリ
ガにより感じられ、この動作は記憶パルスが零になるま
で続けられる。すなわち、送信可能状態で、カウンタに
計数されたパルス数があれば、それらは入力信号のない
間に端子17から送り出されることになる。一方、送信
不可能状態が入力端子2に入力されているときは、アン
ドゲート5の出力条件が満されず、アンドゲート11の
出力は“0”のま)で、パルス信号出力端子17からは
出力はなく、またアップダウンカウンタの端子DNもト
リガされない。
しかし、このときにも入力端子1より入力されるパルス
数はアップダウンカウンタ13,14に加算記憶されて
おり、受信側の復帰に備えることができる。以上の動作
は第3図のタイムチャートに詳しく示されている。
数はアップダウンカウンタ13,14に加算記憶されて
おり、受信側の復帰に備えることができる。以上の動作
は第3図のタイムチャートに詳しく示されている。
以上の説明から明らかなように、本発明のパルス保持回
路を、パルス信号を計数監視する遠方監視装置の送信側
に付加すれば、受信機能が正常な場合には、送信側でと
り込まれたパルス信号は一時記憶回路に計数記憶され、
次のクロックタィミングで送信側より送出され、受信機
能に異常が生じた場合には、その異常期間中の計数値は
送信側に記憶保持され、受信機能が回復したとき自動的
に記憶保持された計数値の数のパルス信号が送り出され
て、受信側の計数値を正しい値に補正することができる
。
路を、パルス信号を計数監視する遠方監視装置の送信側
に付加すれば、受信機能が正常な場合には、送信側でと
り込まれたパルス信号は一時記憶回路に計数記憶され、
次のクロックタィミングで送信側より送出され、受信機
能に異常が生じた場合には、その異常期間中の計数値は
送信側に記憶保持され、受信機能が回復したとき自動的
に記憶保持された計数値の数のパルス信号が送り出され
て、受信側の計数値を正しい値に補正することができる
。
第1図は本発明の一実施例を示す図、第2図および第3
図は第1図の実施例の動作タイムチャートである。 1・・・・・・パルス信号入力端子、2・…・・送信可
能条件入力端子、5,11・・・・・・アンドゲート、
13,14……アップダウンカウンタ、17……パルス
信号出力端子。 舟/図 弟z図 衆3図
図は第1図の実施例の動作タイムチャートである。 1・・・・・・パルス信号入力端子、2・…・・送信可
能条件入力端子、5,11・・・・・・アンドゲート、
13,14……アップダウンカウンタ、17……パルス
信号出力端子。 舟/図 弟z図 衆3図
Claims (1)
- 1 入力信号パルスの個数を計数して記憶するための記
憶回路と、:受信側の受信機能が正常であることを示す
状態信号が入力されているときには上記入力信号パルス
が入力されていない間に上記記憶回路に記憶された計数
値に等しい個数のパルス信号を上記受信側へ送出すると
ともに、上記受信機能に異常があることを示す状態信号
が入力されているときには上記受信側への上記記憶回路
の計数値の送出を停止するような出力制御回路:とを備
え、かくして上記入力信号パルスの個数を、上記受信側
に一時的な異常があってもその間保持し、上記異常の回
復後に上記受信側へ送出するような機能を有せしめたこ
とを特徴とするパルス保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8931577A JPS60719B2 (ja) | 1977-07-27 | 1977-07-27 | パルス保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8931577A JPS60719B2 (ja) | 1977-07-27 | 1977-07-27 | パルス保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5424661A JPS5424661A (en) | 1979-02-24 |
| JPS60719B2 true JPS60719B2 (ja) | 1985-01-09 |
Family
ID=13967225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8931577A Expired JPS60719B2 (ja) | 1977-07-27 | 1977-07-27 | パルス保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60719B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168570A (ja) * | 1982-03-31 | 1983-10-04 | Fujitsu Ltd | 排出インク回収装置 |
-
1977
- 1977-07-27 JP JP8931577A patent/JPS60719B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5424661A (en) | 1979-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3973242A (en) | Digital receiver | |
| US3452330A (en) | Asynchronous data transmission system with error detection and retransmission | |
| US5132987A (en) | Bidirectional communication line buffer apparatus | |
| GB1195065A (en) | Block Synchronisation Circuit for a Data Communications System. | |
| US3978285A (en) | Frame synchronizing device | |
| JPH05276171A (ja) | 通信制御装置 | |
| JPS60719B2 (ja) | パルス保持回路 | |
| US5568529A (en) | Signal disconnection monitor apparatus and signal period detection apparatus therefor | |
| EP0479607B1 (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JPS5922999B2 (ja) | 位相パルス信号による搬送制御方式 | |
| GB1002705A (en) | Data transmitting system | |
| GB1360148A (en) | Devices for synchronising telegraph signals | |
| GB2080076A (en) | Improvements in or relating to timing circuits for pcm reception | |
| GB1096450A (en) | Improvements in or relating to data transmission | |
| US3851107A (en) | Fault detecting device for multiplex signal transmission system | |
| JPH0510435Y2 (ja) | ||
| JPS6246020B2 (ja) | ||
| KR960006164Y1 (ko) | 와치도그 회로 | |
| JP3095576B2 (ja) | 通信異常検出装置 | |
| JPS5826711B2 (ja) | フアクシミリノ ドウキシンゴウツイビソウチ | |
| JPH04157938A (ja) | 通信システムにおける通信エラー検出方法 | |
| JPS63311829A (ja) | 受信同期回路 | |
| SU1541761A1 (ru) | Двухпороговое устройство допускового контрол частоты | |
| JPS61127244A (ja) | フレ−ム同期回路 | |
| JPH01305797A (ja) | 信号伝送装置 |