Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS60810B2 - antilogarithmic amplifier - Google Patents
[go: Go Back, main page]

JPS60810B2 - antilogarithmic amplifier - Google Patents

antilogarithmic amplifier

Info

Publication number
JPS60810B2
JPS60810B2 JP3751776A JP3751776A JPS60810B2 JP S60810 B2 JPS60810 B2 JP S60810B2 JP 3751776 A JP3751776 A JP 3751776A JP 3751776 A JP3751776 A JP 3751776A JP S60810 B2 JPS60810 B2 JP S60810B2
Authority
JP
Japan
Prior art keywords
resistor
operational amplifier
transistor
amplifier
inverting input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3751776A
Other languages
Japanese (ja)
Other versions
JPS52120656A (en
Inventor
優 宇屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3751776A priority Critical patent/JPS60810B2/en
Publication of JPS52120656A publication Critical patent/JPS52120656A/en
Publication of JPS60810B2 publication Critical patent/JPS60810B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G11/00Limiting amplitude; Limiting rate of change of amplitude
    • H03G11/08Limiting rate of change of amplitude

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 本発明は逆対数変換要素として半導体のPN接合を使用
した逆対数増幅器に関し、特に逆対数変換素子の物理的
性質による逆対数直線性からのずれを補正しうるように
したものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an antilogarithm amplifier using a semiconductor PN junction as an antilogarithm conversion element, and in particular to an antilogarithm amplifier capable of correcting deviation from antilog linearity due to physical properties of the antilogarithm conversion element. This is what I did.

なお、逆対数直線性とは第3図のaのように入力電圧V
iをリニアで、出力電圧Voをログでとったグラフ上で
、入出力特性が直線となるもの、即ち、logVo=A
Vj+Bの形で記述される特性をいう。
Note that anti-log linearity means that the input voltage V
On a graph where i is linear and the output voltage Vo is log, the input/output characteristics are a straight line, that is, logVo=A
A characteristic described in the form Vj+B.

但しここにおいてA、Bは定数である。一般に逆対数増
幅器は広にダイナミックレンジで逆対数直線性の良いこ
とが要求される。しかしながら、逆対数変換要素として
半導体のPN接合を使用した逆対数増幅器は、PN接合
の団体物理的性質のため逆対数直線性が第3図bのよう
にくずれて逆対数変換有効範囲が限られてくる。即ち、
PN接合の電圧V−電流1特性は、1=ls〔exp{
q(V−IR)/kT}−1〕で表わされる。
However, A and B are constants here. Generally, anti-logarithmic amplifiers are required to have a wide dynamic range and good anti-log linearity. However, in antilogarithmic amplifiers that use semiconductor PN junctions as antilogarithmic conversion elements, the antilogarithmic linearity collapses as shown in Figure 3b due to the collective physical properties of the PN junction, and the effective range of antilogarithmic conversion is limited. It's coming. That is,
The voltage V-current 1 characteristic of the PN junction is 1=ls[exp{
q(V-IR)/kT}-1].

ただし、lsは逆飽和電流、qは電子電荷量、kはボル
ッマン定数、rはケルビン温度、RはPN接合のオーミ
ック抵抗である。上記の電圧−電流特性を示す式におい
て最後の項(逆飽和電流ls)は小電流(数pA以下)
領域を示しており、IRの項(オーミック抵抗電圧降下
)が大電流(約1肌A以上)領域において逆対数直線性
のくずれる原因となっている。しかし、逆飽和電流ls
は通常扱う電流1に比べて非常に小さいため、上記の電
圧−電流特性の式は次の式に近似できる。1=lsex
p〔q(V−IR)/kT〕1}特性式【1}のオーミ
ック抵抗電圧降下IRは大電流領域の有効限界をつくる
原因となり、従来、逆対数増幅器の上限が宿命的に決定
されて、広範囲な逆対数変換ができなくなっていた。
Here, ls is the reverse saturation current, q is the amount of electron charge, k is the Bormann constant, r is the Kelvin temperature, and R is the ohmic resistance of the PN junction. In the equation showing the voltage-current characteristics above, the last term (reverse saturation current ls) is a small current (several pA or less)
The IR term (ohmic resistance voltage drop) is the cause of deterioration of the anti-log linearity in the large current (approximately 1 skin A or more) region. However, the reverse saturation current ls
is very small compared to the normally handled current 1, so the above voltage-current characteristic equation can be approximated to the following equation. 1=lsex
p[q(V-IR)/kT]1} The ohmic resistance voltage drop IR in the characteristic equation [1} is the cause of creating an effective limit in the large current region, and in the past, the upper limit of an antilogarithmic amplifier was determined fatefully. , it was no longer possible to perform extensive anti-logarithmic transformations.

また、広範囲の逆対数直線性を得るために、逆飽和電流
lsが小さく、かつPN接合のオーミック抵抗Rが特に
小さい半導体素子が用いられた。このため、逆対数変換
素子が高額になり、結果的に広範囲な直線性を有する逆
対数増幅器は高価なものとならざるを得なかった。本発
明は上記のような欠点を除去すべくなされたものであり
、以下にその実施例を図面と共に説明する。
Furthermore, in order to obtain anti-log linearity over a wide range, a semiconductor element was used that had a small inverse saturation current ls and a particularly small ohmic resistance R of the PN junction. For this reason, the antilogarithmic conversion element becomes expensive, and as a result, an antilogarithmic amplifier having a wide range of linearity has to be expensive. The present invention has been made to eliminate the above-mentioned drawbacks, and embodiments thereof will be described below with reference to the drawings.

第1図において、1は定電流lrを流し出す公知の定電
流回路、2,3は互いに電圧−電流特性の良く揃ったN
PN型トランジスタTr2,Tr3、8,9は高入力イ
ンピーダンスで低オフセット電圧の演算増幅器、4は演
算増幅器9の負帰還抵抗Rf、5は温度に比例して抵抗
値が増加する正抵抗温度係数をもった抵抗Rp、6は入
力抵抗Ri、7は正帰還抵抗Rc、10,11は本逆対
数増幅器の周波数安定度を良好に保つキャパシタと抵抗
、12,13はそれぞれ本逆対数増幅器の入力端子、出
力端子である。尚NPNトランジスタ2(Tr2),3
(Tr3)と正抵抗温度係数をもった抵抗5(Rp)と
は同一温度で平衡状態にあるように選ばれている。また
、演算増幅器14は加算反転回路を、演算増幅器9と負
帰還抵抗4(Rf)は電流−電圧変換回路を形成してい
る。そして第1図に示す実施例は公知の逆対数演算回路
に正帰還抵抗7(Rc)による正帰還回路を設けた構成
になっている。次に本回路の動作について説明する。
In Fig. 1, 1 is a known constant current circuit that flows out a constant current lr, and 2 and 3 are N circuits with well-matched voltage-current characteristics.
PN type transistors Tr2, Tr3, 8, and 9 are operational amplifiers with high input impedance and low offset voltage, 4 is a negative feedback resistor Rf of the operational amplifier 9, and 5 is a positive resistance temperature coefficient whose resistance value increases in proportion to temperature. 6 is the input resistance Ri, 7 is the positive feedback resistor Rc, 10 and 11 are capacitors and resistors that maintain good frequency stability of this anti-logarithmic amplifier, and 12 and 13 are the input terminals of this anti-logarithmic amplifier, respectively. , is the output terminal. Note that NPN transistors 2 (Tr2), 3
(Tr3) and a resistor 5 (Rp) having a positive temperature coefficient of resistance are selected so that they are in equilibrium at the same temperature. Further, the operational amplifier 14 forms an addition/inversion circuit, and the operational amplifier 9 and the negative feedback resistor 4 (Rf) form a current-voltage conversion circuit. The embodiment shown in FIG. 1 has a configuration in which a positive feedback circuit including a positive feedback resistor 7 (Rc) is provided in a known antilogarithm calculation circuit. Next, the operation of this circuit will be explained.

NPNトランジスタ2(Tr,),3(Tr2)は共に
コレクタ電位がベース電位と同電位に保たれるから、単
純なPN接合として動作し、電圧−電流特盤ま{1}式
に従う。トランジスタ2(Tr,),3(T【2)のベ
ースーェミツタ間電圧をそれぞれ「VBE、VBE2と
し、コレクタ電流をそれぞれ、lc・、IC2とし「オ
ーミツク抵抗をそれぞれ、R,、R2とし、逆飽和電流
をそれぞれ、lslt ls2とすれば、lc,=ls
,exp〔q(VBE,一1,R,)/KT〕(2}l
c2=ls2exp〔q(VBE2−12R2)/kT
〕{3}が成立する。
Since both NPN transistors 2 (Tr, ) and 3 (Tr2) have their collector potentials kept at the same potential as their base potentials, they operate as simple PN junctions and follow the voltage-current equation {1}. The base-emitter voltages of transistors 2 (Tr, ) and 3 (T [2) are respectively defined as VBE and VBE2, the collector currents are respectively lc and IC2, and the ohmic resistances are R and R2, respectively, and the reverse saturation current is Let lslt ls2 respectively, then lc,=ls
,exp[q(VBE,-1,R,)/KT](2}l
c2=ls2exp[q(VBE2-12R2)/kT
]{3} holds true.

ところで、この場合定電流回路1から定電流lrが供給
されるように構成され演算幅器8の入力インピーダンス
は十分高いように、ばれているから、lcl=lrとし
てよい。また、負帰還抵抗4(Rf)に流れる電流をl
oとすれば、上記と同様に、lc2=loとしてもよい
。つて、‘2)、‘3}式は「lr=ls,exp〔q
(VBE.−lrR,)ノkT〕■lo=ls2exp
〔q(VBE2−loR2)ノkT〕‘5’となる。
By the way, in this case, since the constant current circuit 1 is configured to supply the constant current lr and the input impedance of the arithmetic amplifier 8 is determined to be sufficiently high, it is possible to set lcl=lr. Also, the current flowing through the negative feedback resistor 4 (Rf) is
If it is o, then lc2=lo may be set as above. Therefore, the expressions '2) and '3} are "lr=ls,exp[q
(VBE.-lrR,) nokT〕■lo=ls2exp
[q(VBE2-loR2) no kT] becomes '5'.

ところで‘5}式と■式の比をとれば、帯:器eXp〔
昔{(vBE2−VBE・)−(10R2−lrR・)
}〕となる。ここで、トランジスタ2(Tr2),3(
Tr3)の特性が良く揃っているから、IS231S・
3、R,ごR2=Rとしてよく、上式は、帯=eXp〔
昔・{(vBE2−vBE,)−R(10−lr)}〕
(6)に近似できる。従って、lo=Ire
xp〔q {(VBE2−VBE,)一R(lo−lr
)}/kT〕 ‘71となる。
By the way, if we take the ratio of the '5} formula and the ■ formula, we get Obi: Instrument eXp [
In the past {(vBE2-VBE・)-(10R2-lrR・)
}]. Here, transistors 2 (Tr2), 3 (
Since the characteristics of Tr3) are well matched, IS231S・
3.R, you may set R2=R, and the above formula is band=eXp[
In the past {(vBE2-vBE,)-R(10-lr)}]
(6) can be approximated. Therefore, lo=Ire
xp[q {(VBE2-VBE,)-R(lo-lr
)}/kT] '71.

また、トランジスタ2(Tr2)のベース電位、即ち演
算増幅器14の出力電圧は、一(Rp/Ri)Vi一(
Rp/Rc)Voであり、これらのトランジスタ2(T
r,)と3(Tr2)のエミツタが共通になっているこ
とから、vBE2−vBE,=器州蚤v。
Further, the base potential of the transistor 2 (Tr2), that is, the output voltage of the operational amplifier 14 is 1 (Rp/Ri)Vi1 (
Rp/Rc)Vo, and these transistors 2(T
Since the emitters of r,) and 3 (Tr2) are common, vBE2-vBE,=Kishu flea v.

(8)が成り立つ。 (8) holds true.

出力電圧VoはRfloに等しいから、(7)、‘8)
式より出力電圧Voは、v。=Rf,reXp〔拝{群
小(留学−R)10冊r}〕 (9)となる。
側式の項のうち、Rlr‘ま入力電圧Viに関係なく一
定で「電流loが大きい範囲でのオーミック抵抗Rによ
る電圧降下R1oに対して十分小さいため、逆対数直線
性のくずれに対する影響は殆んど無く、無視できる。従
って、【9}式は、v。=RflreXp〔語鴨vi+
(R雫夢−R)10}〕o■に近似できる。さて、働式
において、Rc=RpRf/ROD となるようにRcを設定すれば、(10ー式は、V。
Since the output voltage Vo is equal to Rflo, (7), '8)
From the formula, the output voltage Vo is v. =Rf, reXp [Gun Elementary School (Study Abroad-R) 10 books r] (9).
Of the terms in the side equation, Rlr' is constant regardless of the input voltage Vi and is sufficiently small compared to the voltage drop R1o due to the ohmic resistance R in the range where the current lo is large, so it has almost no effect on the deterioration of anti-log linearity. Therefore, the formula [9} is v.=RflreXp [word duck vi+
It can be approximated as (R Shizukuyume-R)10}]o■. Now, in the working equation, if Rc is set so that Rc=RpRf/ROD, (10-equation is V.

=RflreXp(昔・篭vi)o2となり、逆対数直
線性をくずす誤差項は消えて、電流の大きな範囲での直
線性が大幅に改善できる。
= R flre

また、温度安定度の問題から、正抵抗温度係数をもった
抵抗5(Rp)は、02)式より、温度に比例して抵抗
値が増加するものであれば温度項が打ち消される。さら
に、OU式より、正帰還抵抗7(Rc)は上記抵抗Rp
を含んだものであるから「OU式を満足する感温抵抗を
Rcとして選べば、逆対数直線性の温度安定度も補償さ
れる。・さて、■式から胤式への近似の途中で「オーミ
ツク抵抗Rによる電圧降下Rhが無視できない場合や、
さらに直線性を改善する要求がある場合は、このR1r
を消去してやる必要がある。
Further, due to the problem of temperature stability, the temperature term of the resistance 5 (Rp) having a positive resistance temperature coefficient is canceled out according to equation 02 if the resistance value increases in proportion to temperature. Furthermore, from the OU equation, the positive feedback resistor 7 (Rc) is the resistor Rp
Therefore, if you select a temperature-sensitive resistor that satisfies the OU equation as Rc, the temperature stability of anti-log linearity will also be compensated for.In the middle of approximating from the formula ■ to the Tane equation, In cases where the voltage drop Rh due to the ohmic resistance R cannot be ignored,
If there is a need to further improve linearity, this R1r
I need to delete it.

この場合の実施例を第2図に示す。第2図において、1
から14までの各素子、回路構成は第i図のそれに対応
し、同様の機能を有するものである。15は抵抗Rrで
あり、16は抵抗15(Rr)を介して演算増幅器14
の反転入力端子に接続される補正電圧印加端子である。
An example in this case is shown in FIG. In Figure 2, 1
The elements and circuit configurations from 14 to 14 correspond to those shown in FIG. i, and have similar functions. 15 is a resistor Rr, and 16 is an operational amplifier 14 via a resistor 15 (Rr).
This is a correction voltage application terminal connected to the inverting input terminal of.

補正電圧印加端子16には補正電圧−Vrが印加されて
いる。ここでトランジスタ2(Rr,)のベース電位は
、一(Rp/Ri)Vi−(Rp/Rc)V。十(Rp
/Rr)Vrとなり、VBE2一VBE.:農事Vi+
葦旨〉。
A correction voltage -Vr is applied to the correction voltage application terminal 16. Here, the base potential of the transistor 2 (Rr,) is 1 (Rp/Ri)Vi-(Rp/Rc)V. Ten (Rp
/Rr)Vr, and VBE2-VBE. : Agriculture Vi+
Ashiji〉.

一員亭Vr03が成り立つ。Vo=Rfloの関係と{
7}式、03〕式から、出力電圧Voは「v。
Ichimantei Vr03 is established. The relationship of Vo=Rflo and {
7} and 03], the output voltage Vo is "v.

=Rf・。eXp〔苦{群vi十(R零さ−R)10十
(R1r−蓑W}〕脚となる。さて、04式において、
Rr/Vr=Rp/R1r ■と
なるように、Rr、Vrを設定すれば、OU式と09式
とにより、雌式は、近似しない形で02式が得られて、
トランジスタ2(Tr,)と3(Tr2)の2つのオー
ミック抵抗Rが消去されることになる。
=Rf・. eXp [Ku {group vi ten (R zero sa - R) ten ten (R1 r - 蓑W})] leg. Now, in the 04 formula,
If Rr and Vr are set so that Rr/Vr=Rp/R1r ■, the female formula can obtain formula 02 without approximation using the OU formula and formula 09,
The two ohmic resistances R of transistors 2 (Tr, ) and 3 (Tr2) will be erased.

このとき、補正電圧Vrを一定の電圧にし、Rr=Rp
Vr/R1rを満足する感温抵抗をRrに選べば、逆対
数直線性の温度安定度も補償される。トランジスタ2(
Tr,)のオーミツク抵抗Rによる電圧降下R1rを打
ち消す方法は、上記の他に、入力電圧Viに負の直流電
圧を重畳させておく方法、演算増幅器14の非反転入力
端子に正の直流電圧を与える方法などがあるが、いずれ
の方法も結果的には同じである。また、剛式において、
正帰還抵抗7(Rc)の値をRC<RPRfノR
雌となるように設定したときの出
力電圧をYoとし、OU式を満たすように設定したとき
の出力電圧をVoとすれば、帯=eXp〔〈R零さ−R
)篭〕>・ 血となり、出力電圧V′oは、その値が
大きくなるほど大きく入力電圧Viの逆対数関数から上
廻ってくる。
At this time, the correction voltage Vr is set to a constant voltage, and Rr=Rp
If a temperature-sensitive resistor that satisfies Vr/R1r is selected as Rr, the temperature stability of anti-log linearity is also compensated. Transistor 2 (
In addition to the methods described above, methods for canceling the voltage drop R1r due to the ohmic resistance R of Tr, ) include superimposing a negative DC voltage on the input voltage Vi, and applying a positive DC voltage to the non-inverting input terminal of the operational amplifier 14. There are many ways to do this, but all have the same result. Also, in the rigid type,
The value of positive feedback resistor 7 (Rc) is RC<RPRf no R
If the output voltage when set to be female is Yo, and the output voltage when set to satisfy the OU formula is Vo, band = eXp [<R zero - R
)) becomes blood, and the larger the value of the output voltage V'o becomes, the more it exceeds the inverse logarithmic function of the input voltage Vi.

即ち「正帰還を過度にかければ、第3図cのように大き
な出力電圧ほど大きく逆対数直線性から大きい方にずれ
てくる逆対数増幅器が実現できる。これは、例えば電子
楽器に応用されて有効である。即ち「楽音のピッチを決
める鍵に対応した等差電圧を入力として、出力でリニア
なVC○(電圧制御発振器)を制御する場合、上記の過
度に正帰還のかかった逆対数増幅器を使用すれば、ピア
ノのように高いピッチほど平均率音階からずり上り、低
いピッチほどずり下った自然楽器のピッチを上記のVC
Oから得ることができる。第4図は、入力に正帰還をか
ける手段として燈抗のみで構成した抵抗加算回路を用い
た場合の一実施例を示すものである。第4図1〜13の
各素子、回路は第1図のそれに対応し、同機の機能を有
するものである。ただし、5で示す正抵抗温度係数をも
った抵抗RTは、第1図の5(Rp)と異なり、その抵
抗値が温度に対して直線的に増加するものではなく、所
定の非線形的な正の抵抗温度係数を有するものである。
また回路構成は、第1図に示すものと若干異り、トラン
ジスタ2(Tr2)のベースが接地され、トランジスタ
3(Tr3)のベースが逆対数演算回路部の入力となっ
ている。これは、本器の入力特性を、第1図の実施例と
同じく正特性にするためである。定電流回路1は、定電
圧源+VBを印加する端子15と、電圧−電流変換用の
抵抗Rsとからなり、演算増幅器8の非反転入力が接地
され、かつ負帰還がかかっていることから、演算増幅器
8の反転入力は接地電位(仮想接地)となりその結果ト
ランジスタ2(Tr2)のコレクタに、lr=VB/R
sの定電流が流れる。トランジスタ2(Tr,),3(
Tr3 )にも‘4}式〜〔7}式が成立し、入力電圧
、出力電圧を、それぞれVi,Voとすれば、トランジ
スタ3(Tr3)のベース電圧、即ちVBE2−VBE
,はtRTRC RTRi
■R旧C+RT
(RC十Ri)Vi+RiRC+RT(RC十R。
In other words, if positive feedback is applied excessively, an anti-logarithmic amplifier can be realized in which the larger the output voltage, the greater the deviation from anti-log linearity as shown in Figure 3c. In other words, when controlling a linear VC○ (voltage controlled oscillator) at the output with an arithmetic differential voltage corresponding to the key that determines the pitch of a musical tone, the above-mentioned inverse logarithmic amplifier with excessive positive feedback If you use
It can be obtained from O. FIG. 4 shows an embodiment in which a resistor adder circuit consisting only of lamps is used as means for applying positive feedback to the input. Each of the elements and circuits shown in FIGS. 1 to 13 correspond to those shown in FIG. 1 and have the functions of the same machine. However, unlike 5 (Rp) in Figure 1, the resistance RT with a positive temperature coefficient of resistance shown by 5 does not increase linearly with temperature, but has a predetermined nonlinear positive resistance value. It has a temperature coefficient of resistance of
Further, the circuit configuration is slightly different from that shown in FIG. 1, in that the base of transistor 2 (Tr2) is grounded, and the base of transistor 3 (Tr3) serves as an input to the anti-logarithm calculation circuit section. This is to make the input characteristic of the device positive as in the embodiment shown in FIG. The constant current circuit 1 consists of a terminal 15 for applying a constant voltage source +VB and a resistor Rs for voltage-current conversion, and since the non-inverting input of the operational amplifier 8 is grounded and negative feedback is applied, The inverting input of the operational amplifier 8 becomes the ground potential (virtual ground), and as a result, the collector of the transistor 2 (Tr2) has lr=VB/R.
A constant current of s flows. Transistors 2 (Tr,), 3 (
Tr3) also holds formulas '4} to [7}, and if the input voltage and output voltage are Vi and Vo, respectively, then the base voltage of transistor 3 (Tr3), that is, VBE2-VBE
, is tRTRC RTRi
■R old C+RT
(RC1Ri) Vi+RiRC+RT (RC1R.

Voとなる。また、出力電圧VoはRfloに等しいか
り、v。
Becomes Vo. Also, the output voltage Vo is equal to Rflo, so v.

=RflreXp〔語{K,vi十(K2Rf−R)1
0十RIで}〕 脚となる。ただし、
RTRc RTRiK,=Ri
RC+RT(RC+Ri)、K2ニR政C+RT(RC
十RDである。
=RflreXp [word {K, vi ten (K2Rf-R)1
01RI}] It becomes the leg. however,
RTRc RTRiK,=Ri
RC + RT (RC + Ri), K2 NiR government C + RT (RC
It is 10RD.

■式の項のうち、R1rは■式から胤式への近似と同様
な理由で無視できて、側式は「v。:Rfl雌p〔誌{
K,vi+(K2Rf−R)10}〕
(2■に近似できる。さて、■式において、RC=R
事宅台G費事子 (20となるようにRcを設
定すれば、■式は、v。
Among the terms in the ■ equation, R1r can be ignored for the same reason as the approximation from the ■ equation to the tane equation, and the side equation is ``v.: Rfl female p [magazine {
K, vi+(K2Rf-R)10}]
(It can be approximated to 2). Now, in the formula (2), RC=R
(If Rc is set so that it becomes 20, the formula ■ becomes v.

=Rflrexp(語・K・Vi〉 (22!となり
L逆対数直線性をくずす誤差項は消えて、電流の大きな
範囲での直線性が大幅に改善できる「 また、温度安定
度の問題から、正抵抗温度係数抵抗5(RT)は、22
式のViの係数が温度変化に対して一定の値を保つ必要
があるから、RTRC ■K,=R
iRC+RT(RC+Rj)=MTを満たすものであれ
ばよい。
= Rflreexp (word, K, Vi) (22!, so the error term that destroys the L antilog linearity disappears, and the linearity in a large current range can be greatly improved.) Also, due to the problem of temperature stability, the The resistance temperature coefficient resistance 5 (RT) is 22
Since the coefficient of Vi in the equation needs to maintain a constant value against temperature changes, RTRC ■K, = R
It is sufficient if it satisfies iRC+RT(RC+Rj)=MT.

ただし、Mは入出力特性よって決まる定数である。さら
に、脚式より正帰還抵抗7(Rc)は上記抵抗RTを含
んだものであるからト御式を満足する感温抵抗をRcと
して選べば、逆対数直線性の温度安定度も補償される。
さて、■式から■式への近似の途中で、オーミック抵抗
Rによる電圧降下R1rが無視できない場合や「さらに
直線性を改善する要求がある場合は、このR1rを消去
してやる必要があるが、この場合も第2図における手段
と同様で、トランジスタ3(Tr3)のベースに、第2
図の抵抗15(Rr)に対応した抵抗を接続し、該抵抗
の池端に適切な補正電圧を与えてやる方法など、結果的
に入力電圧Viに補正電圧を重畳させる手段を用いて、
電圧降下R1rの消去が実現できる。
However, M is a constant determined by the input/output characteristics. Furthermore, since the positive feedback resistor 7 (Rc) of the leg type includes the above-mentioned resistor RT, if a temperature-sensitive resistor that satisfies the leg type is selected as Rc, the temperature stability of anti-log linearity is also compensated. .
Now, in the middle of approximating from formula The case is also similar to the means shown in FIG.
By connecting a resistor corresponding to the resistor 15 (Rr) in the figure and applying an appropriate compensation voltage to the terminal of the resistor, using a method that results in the compensation voltage being superimposed on the input voltage Vi,
Elimination of the voltage drop R1r can be realized.

また「(20式において、正帰還抵抗7(Rc)の値を
RCく鰐詩紫豊 脚となるように設定すれば、第
1図の場合と同様に、入出力特性が第3図cのように大
きな出力電圧ほど大きく逆対数直線性から大きい方にず
れてくる逆対数増幅器が実現でき、第1図の場合と全く
同様な効果が期待できる。
Furthermore, if the value of the positive feedback resistor 7 (Rc) is set to RC (in equation 20), the input/output characteristics will be as shown in Fig. 3 c, as in the case of Fig. 1. In this way, an anti-logarithmic amplifier can be realized in which the larger the output voltage, the greater the deviation from anti-logarithmic linearity, and the same effect as in the case of FIG. 1 can be expected.

この第4図の実施例は、第1図の加算回路を構成する演
算増幅器14のドリフトやオフセット成分、あるいはこ
れらの温度変動による逆対数直線性の変動をのがれて、
これらの変動要素のない抵抗で加算回路を横成している
ことに特徴をもつ。なお、以上の実施例では「入出力特
性が正、即ち出力電圧Voが入力電圧Viの正の増加関
数になっている場合のみを述べたが、この逆の場合でも
結果的に正帰還がかかるように構成すれば、全く同様に
逆対数直線性を補正することができる。
The embodiment shown in FIG. 4 avoids drift and offset components of the operational amplifier 14 constituting the adder circuit shown in FIG.
The feature is that the adder circuit is made up of resistors without these variable elements. In addition, in the above embodiment, only the case where the input/output characteristic is positive, that is, the output voltage Vo is a positive increasing function of the input voltage Vi, has been described, but even in the opposite case, positive feedback will result. With this configuration, anti-log linearity can be corrected in exactly the same way.

また、実施例中、第1図、第2図では抵抗Rpを、第4
図では抵抗RTを正抵抗温度係数抵抗として取り扱った
が、温度安定度の問題から言えば、第1図、第2図の実
施例では、抵抗Rpを温度的に固定して入力抵抗Riに
抵抗値が温度に反比例して減少する負抵抗温度係数抵抗
を使えば温度項を打ち消すことができるし、正帰還抵抗
Rcは温度的に固定の抵抗のままで温度補償できる。第
4図の実施例では、抵抗RTを温度的に固定にして入力
抵抗Riと正帰還抵抗Rcを、21)、■式を満足する
負抵抗温度係数抵抗にすれば温度項を打ち消して温度補
償が可能となる。以上のように本発明は、逆対数変換素
子の半導体PN接合のもつオーミック抵抗による電圧降
下を出力から正帰還をかけることにより打ち消すことが
できるため、より広い範囲での逆対数直線性を得ること
が可能となり、特に、PN接合オーミック抵抗による利
用範囲の上限を取り除くことができて非常に価値の高し
、ものである。さらに温度補償用のPN接合のオーミツ
ク抵抗も同時に打ち消すことによって「より完壁な逆対
数直線性を得ることができる。また、正帰還を過度に施
すことによってピアノのような自然楽器の音階ピッ升こ
比例した電圧を得ることもできて、その果たす効果は非
常に大きいものである。さらにまた、正帰還を過少に施
すことによって、ホンキートンクのようにピンチ感のく
るつたような音階を発生する電圧を得ることもできるな
ど楽器への利用価値はきわめて大きいものである。
In addition, in the examples, in FIGS. 1 and 2, the resistor Rp is
In the figure, the resistance RT is treated as a positive resistance temperature coefficient resistance, but from the viewpoint of temperature stability, in the embodiments shown in Figs. By using a negative temperature coefficient resistor whose value decreases in inverse proportion to temperature, the temperature term can be canceled out, and temperature compensation can be performed while the positive feedback resistor Rc remains a temperature-fixed resistance. In the embodiment shown in Fig. 4, if the resistor RT is fixed temperature-wise and the input resistor Ri and positive feedback resistor Rc are negative temperature coefficient resistors that satisfy equation 21), the temperature term can be canceled and temperature compensation can be achieved. becomes possible. As described above, the present invention can cancel out the voltage drop caused by the ohmic resistance of the semiconductor PN junction of the anti-logarithmic conversion element by applying positive feedback from the output, so that anti-log linearity can be obtained over a wider range. In particular, it is extremely valuable as it can remove the upper limit of the usable range due to the PN junction ohmic resistor. Furthermore, by simultaneously canceling out the ohmic resistance of the PN junction for temperature compensation, it is possible to obtain more perfect anti-log linearity.Also, by applying excessive positive feedback, the pitch pitch of a natural instrument such as a piano can be improved. It is also possible to obtain a voltage proportional to this, which has a very large effect.Furthermore, by applying too little positive feedback, it is possible to generate a pitched scale with a pinch like a honky-tonk. It has great utility in musical instruments, such as the ability to obtain voltage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の具体的な一実施例の回路構成図、第2
図は本発明の他の具体的な一実施例の回路構成図、第3
図は逆対数直線性を説明するための入出力特性図、第4
図は本発明の他の具体的な一実施例の回路構成図。 1・・・・・・定電流回路、2・・…・第1のトランジ
スタ、3・・・・・・第2のトランジスタ、4・・・・
・・員帰還抵抗Rf、5・・・・・・正抵抗温度係数抵
抗、6・・・・・・入力抵抗Ri「 7・・・・・・正
帰還抵抗Rc、8・・・・・・第1の演算増幅器「 9
・・・・・・第2の演算増幅器、14・・・・・・弟3
の演算増幅器、15・・・・・・抵抗Rr。 第1図第2図 第3図 第4図
FIG. 1 is a circuit configuration diagram of a specific embodiment of the present invention, and FIG.
The figure is a circuit configuration diagram of another specific embodiment of the present invention.
The figure is an input/output characteristic diagram for explaining anti-log linearity.
The figure is a circuit configuration diagram of another specific embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... Constant current circuit, 2... First transistor, 3... Second transistor, 4...
... Member feedback resistance Rf, 5... Positive resistance temperature coefficient resistance, 6... Input resistance Ri 7... Positive feedback resistance Rc, 8... First operational amplifier "9
...Second operational amplifier, 14...Brother 3
operational amplifier, 15...resistor Rr. Figure 1 Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 1 逆対数変換要素として半導体のPN接合を使用した
逆対数演算回路と、帰還回路とを具備し、上記逆対数演
算回路の出力から上記帰還回路を介して上記逆対数演算
回路の入力に正帰還を施したことを特徴とする逆対数増
幅器。 2 定電流回路の出力を反転入力に接続した第1の演算
増幅器の出力から抵抗を介して第1のトランジスタのエ
ミツタに、上記第1のトランジスタのベースを上記第1
の演算増幅器の非反転入力に、上記第1のトランジスタ
のコレクタを上記第1の演算増幅器の反転入力に、それ
ぞれ接続して成る第1の増幅回路と、非反転入力を接地
した第2の演算増幅器の非反転入力を第2のトランジス
タのベースに、上記第2の演算増幅器の反転入力を上記
第2のトランジスタのコレクタに、上記第2の演算増幅
器の出力から負帰還抵抗を介して反転入力に、それぞれ
接続して成る第2の増幅回路とを具備し、上記第1のト
ランジスタのエミツタと上記第2のトランジスタのエミ
ツタとを接続して、上記第1のトランジスタのベースと
上記第1の演算増幅器の非反転入力との接続点を入力、
上記第2の演算増幅器の出力を出力とする逆対数演算回
路を用いた特許請求の範囲第1項記載の逆対数増幅器。 3 正帰還信号と入力信号とを第3の演算増幅器で構成
した加算回路で加算した特許請求の範囲第2項記載の逆
対数増幅器。4 非反転入力を接地した第3の演算増幅
器の出力から負帰還抵抗Rpを介して反転入力に負帰還
をかけ、正帰還信号が抵抗Rcを、入力信号が抵抗Ri
をそれぞれ介して上記第3の演算増幅器の反転入力に印
加するように構成した加算回路を具備し、第2のトラン
ジスタのオーミツク抵抗をRとし、第2の演算増幅器の
負帰還抵抗をRfとしたとき、上記抵抗Rcの値が、R
c=RpRf/Rとなるように設定したことを特徴とす
る特許請求の範囲第3項記載の逆対数増幅器。 5 抵抗Rpと抵抗Rcに正抵抗温度係数をもつた抵抗
(正特性サーミスタ)を用いた特許請求の範囲第4項記
載の逆対数増幅器。 6 抵抗Riに負抵抗温度係数をもつた抵抗(負特性サ
ーミスタ)を用いた特許請求の範囲第4項記載の逆対数
増幅器。 7 正帰還信号と入力信号とを抵抗で構成した抵抗加算
回路で加算した特許請求の範囲第2項記載の逆対数増幅
器。 8 正帰還信号と入力信号と補正信号とを第3の演算増
幅器で構成した加算回路で加算した特許請求の範囲第2
項記載の逆対数増幅器。 9 非反転入力を接地した第3の演算増幅器の出力から
負帰還抵抗Rpを介して反転入力に負帰還をかけ、正帰
還信号が抵抗Rcを、入力信号が抵抗Riをそれぞれ介
して上記第3の演算増幅器の反転入力に印加されるよう
にし、さらに所定の補正電圧−Vrが抵抗Rrを介して
上記第3の演算増幅器の反転入力に印加されるように構
成した加算回路を具備し、第2のトランジスタのオーミ
ツク抵抗をR、第2の演算増幅器の負帰還抵抗をRf、
定電流回路の出力電流をIrとしたとき、上記抵抗Rc
の値が、Rc=RpRf/Rとなり、かつ上記抵抗Rr
の値が、Rr=RpVr/RIrとなるように設定した
ことを特徴とする特許請求の範囲第8項記載の逆対数増
幅器。 10 抵抗Rp、抵抗Rc、抵抗Rrに正抵抗温度係数
抵抗(正特性サーミスタ)を用いた特許請求の範囲第9
項記載の逆対数増幅器。 11 抵抗Riに負抵抗温度係数抵抗(負特性サーミス
タ)を用いた特許請求の範囲第9項記載の逆対数増幅器
。 12 非反転入力を接地した第1の演算増幅器の出力か
ら抵抗を介して、ベースを接地した第1のトランジスタ
のエミツタに、上記第1のトランジスタのコレクタを上
記第1の演算増幅器の反転入力に、上記第1の演算増幅
器の反転入力を定電流源に、それぞれ接地して成る第1
の増幅回路と、非反転入力を接地した第2の演算増幅器
の出力から負帰還抵抗を介して反転入力に、上記第2の
演算増幅器の反転入力を第2のトランジスタのコレクタ
に、それぞれ接続して成る第2の増幅回路とを具備し、
上記第1のトランジスタのエミツタと上記第2のトラン
ジスタのエミツタとを接続して、上記第2のトランジス
タのベースを入力、上記第2の演算増幅器の出力を出力
とする逆対数演算回路を用いた特許請求の範囲第1項記
載の逆対数増幅器。 13 正帰還信号と入力信号とを第3の演算増幅器で構
成した加算回路で加算した特許請求の範囲第12項記載
の逆対数増幅器。 14 正帰還信号と入力信号とを抵抗で構成した抵抗加
算回路で加算した特許請求の範囲第12項記載の逆対数
増幅器。 15 一端を接地した抵抗R_Tの他端に、抵抗Rcの
一端と抵抗Riの一端とを接続し、上記抵抗Rcの他端
に正帰還信号を、上記抵抗Riの他端に入力信号をそれ
ぞれ印加するように構成した加算回路を具備し、第2の
トランジスタのオーミツク抵抗をR、第2の演算増幅器
の負帰還抵抗をRfとしたとき、上記抵抗Rcの値が、
Rc=(RiR_T(Rf−R))/(R(Ri+R_
T))となるように設定したことを特徴とする特許請求
の範囲第14項記載の逆対数増幅器。 16 抵抗R_Tと抵抗Rcに正抵抗温度係数抵抗(正
特性サーミスタ)を用いた特許請求の範囲第15項記載
の逆対数増幅器。 17 抵抗Riと抵抗Rcに負抵抗温度係数抵抗(負特
性サーミスタ)を用いた特許請求の範囲第15項記載の
逆対数増幅器。 18 正帰還として丁度逆対数直線性を補正するように
した特許請求の範囲第1項〜第17項のいずれか一項記
載の逆対数増幅器。 19 正帰還を過少に施して大きな出力ほど小さい方向
に大きく逆対数直線性からずれるようにしたことを特徴
とする特許請求の範囲第1項〜第17項記載のいずれか
一項記載の逆対数増幅器。 20 正帰還を過大に施して大きな出力ほど大きい方向
に大きく逆対数直線性からずれるようにしたことを特徴
とする特許請求の範囲第1項〜第17項のいずれか一項
記載の逆対数増幅器。 21 逆対数変換要素として互いに電圧−電流特性の揃
つたペア・トランジスタを使用した特許請求の範囲第1
項〜第20項のいずれか一項記載の逆対数増幅器。
[Scope of Claims] 1. An antilogarithm calculation circuit using a semiconductor PN junction as an antilogarithm conversion element and a feedback circuit, wherein the antilogarithm calculation is performed from the output of the antilogarithm calculation circuit through the feedback circuit. An inverse logarithmic amplifier characterized by applying positive feedback to the input of the circuit. 2. Connect the output of the constant current circuit to the emitter of the first transistor via a resistor from the output of the first operational amplifier whose inverting input is connected to the base of the first transistor.
a first amplification circuit configured by connecting the collector of the first transistor to the non-inverting input of the operational amplifier, and connecting the collector of the first transistor to the inverting input of the first operational amplifier; The non-inverting input of the amplifier is connected to the base of the second transistor, the inverting input of the second operational amplifier is connected to the collector of the second transistor, and the inverting input is connected to the output of the second operational amplifier via a negative feedback resistor. and a second amplifier circuit connected to the base of the first transistor and the emitter of the second transistor. Input the connection point with the non-inverting input of the operational amplifier,
2. The antilogarithmic amplifier according to claim 1, which uses an antilogarithmic arithmetic circuit whose output is the output of the second operational amplifier. 3. The anti-logarithmic amplifier according to claim 2, wherein the positive feedback signal and the input signal are added by an addition circuit constituted by a third operational amplifier. 4 Negative feedback is applied from the output of the third operational amplifier whose non-inverting input is grounded to the inverting input via the negative feedback resistor Rp, and the positive feedback signal is applied to the resistor Rc, and the input signal is connected to the resistor Ri.
, an ohmic resistance of the second transistor is R, and a negative feedback resistance of the second operational amplifier is Rf. When the value of the resistance Rc is R
4. The anti-logarithmic amplifier according to claim 3, wherein the inverse logarithmic amplifier is set so that c=RpRf/R. 5. The inverse logarithmic amplifier according to claim 4, wherein the resistor Rp and the resistor Rc are resistors having a positive resistance temperature coefficient (positive temperature coefficient thermistor). 6. The anti-logarithmic amplifier according to claim 4, wherein a resistor having a negative temperature coefficient of resistance (a negative characteristic thermistor) is used as the resistor Ri. 7. The anti-logarithmic amplifier according to claim 2, wherein the positive feedback signal and the input signal are added by a resistor adding circuit made up of resistors. 8 Claim 2 in which the positive feedback signal, the input signal, and the correction signal are added by an adder circuit configured with a third operational amplifier.
Anti-logarithmic amplifier as described in section. 9 Negative feedback is applied from the output of the third operational amplifier whose non-inverting input is grounded to the inverting input via the negative feedback resistor Rp, and the positive feedback signal is passed through the resistor Rc and the input signal is passed through the resistor Ri to the third operational amplifier. further comprising an adder circuit configured to apply a predetermined correction voltage -Vr to the inverting input of the third operational amplifier via a resistor Rr; The ohmic resistance of the second transistor is R, and the negative feedback resistance of the second operational amplifier is Rf.
When the output current of the constant current circuit is Ir, the above resistance Rc
The value of Rc=RpRf/R, and the above resistance Rr
9. The anti-logarithmic amplifier according to claim 8, wherein the value of Rr is set to be Rr=RpVr/RIr. 10 Claim 9 in which a positive resistance temperature coefficient resistor (positive temperature coefficient thermistor) is used for the resistor Rp, the resistor Rc, and the resistor Rr.
Anti-logarithmic amplifier as described in section. 11. The anti-logarithmic amplifier according to claim 9, wherein a negative resistance temperature coefficient resistor (negative characteristic thermistor) is used as the resistor Ri. 12 Connect the output of the first operational amplifier whose non-inverting input is grounded via a resistor to the emitter of the first transistor whose base is grounded, and connect the collector of the first transistor to the inverting input of the first operational amplifier. , the inverting input of the first operational amplifier is grounded to a constant current source, respectively.
the output of a second operational amplifier whose non-inverting input is grounded is connected to the inverting input via a negative feedback resistor, and the inverting input of the second operational amplifier is connected to the collector of a second transistor. a second amplifier circuit consisting of;
The emitter of the first transistor and the emitter of the second transistor are connected, and an antilogarithm calculation circuit is used, the base of the second transistor being input and the output of the second operational amplifier being output. An antilogarithmic amplifier according to claim 1. 13. The anti-logarithmic amplifier according to claim 12, wherein the positive feedback signal and the input signal are added by an adder circuit constituted by a third operational amplifier. 14. The inverse logarithmic amplifier according to claim 12, wherein the positive feedback signal and the input signal are added by a resistor adding circuit made up of resistors. 15 One end of the resistor Rc and one end of the resistor Ri are connected to the other end of the resistor R_T whose one end is grounded, and a positive feedback signal is applied to the other end of the resistor Rc, and an input signal is applied to the other end of the resistor Ri. If the ohmic resistance of the second transistor is R and the negative feedback resistance of the second operational amplifier is Rf, then the value of the resistor Rc is as follows.
Rc=(RiR_T(Rf-R))/(R(Ri+R_
15. The inverse logarithmic amplifier according to claim 14, characterized in that the inverse logarithmic amplifier is set so that T)). 16. The antilogarithmic amplifier according to claim 15, wherein a positive resistance temperature coefficient resistor (positive temperature coefficient thermistor) is used for the resistor R_T and the resistor Rc. 17. The anti-logarithmic amplifier according to claim 15, wherein negative resistance temperature coefficient resistors (negative characteristic thermistors) are used for the resistor Ri and the resistor Rc. 18. The antilogarithmic amplifier according to any one of claims 1 to 17, wherein antilogarithmic linearity is corrected as positive feedback. 19. The antilogarithm according to any one of claims 1 to 17, characterized in that positive feedback is applied too little so that the larger the output, the greater the deviation from the antilogarithmic linearity in the smaller direction. amplifier. 20. The anti-logarithmic amplifier according to any one of claims 1 to 17, characterized in that positive feedback is excessively applied so that the larger the output, the greater the deviation from anti-logarithmic linearity in the larger direction. . 21 Claim 1 in which a pair of transistors with mutually matched voltage-current characteristics is used as an anti-logarithmic conversion element
21. The antilogarithmic amplifier according to any one of items 20 to 20.
JP3751776A 1976-04-02 1976-04-02 antilogarithmic amplifier Expired JPS60810B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3751776A JPS60810B2 (en) 1976-04-02 1976-04-02 antilogarithmic amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3751776A JPS60810B2 (en) 1976-04-02 1976-04-02 antilogarithmic amplifier

Publications (2)

Publication Number Publication Date
JPS52120656A JPS52120656A (en) 1977-10-11
JPS60810B2 true JPS60810B2 (en) 1985-01-10

Family

ID=12499720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3751776A Expired JPS60810B2 (en) 1976-04-02 1976-04-02 antilogarithmic amplifier

Country Status (1)

Country Link
JP (1) JPS60810B2 (en)

Also Published As

Publication number Publication date
JPS52120656A (en) 1977-10-11

Similar Documents

Publication Publication Date Title
US4586155A (en) High-accuracy four-quadrant multiplier which also is capable of four-quadrant division
US4456887A (en) Differential amplifier
JP2995886B2 (en) Logarithmic amplifier circuit
JP3251759B2 (en) Variable gain amplifier circuit
US4780690A (en) Filter arrangement having a transconductance circuit
US4106341A (en) Linearized thermistor temperature measuring circuit
Chung et al. A linear operational transconductance amplifier for instrumentation applications
JPS59184924A (en) Current source unit
US3036274A (en) Compensated balanced transistor amplifiers
US5712594A (en) Operational transconductance amplifier operable at low supply voltage
US3805092A (en) Electronic analog multiplier
JPH01318308A (en) Logarithmic amplifier
US4730124A (en) High transconductance composite PNP transistor
US4237426A (en) Transistor amplifier
US4975632A (en) Stable bias current source
JPS60810B2 (en) antilogarithmic amplifier
US3533007A (en) Difference amplifier with darlington input stages
EP0051362B1 (en) Electronic gain control circuit
JPH0630419B2 (en) Wideband differential amplifier
JPH0160922B2 (en)
JPH05235661A (en) Constant current source circuit
JPS6144409B2 (en)
JP3129071B2 (en) Voltage controlled amplifier
US5047730A (en) Operational amplifier having stable bias current providing means
JPH0462608B2 (en)