JPS6111544B2 - - Google Patents
Info
- Publication number
- JPS6111544B2 JPS6111544B2 JP2289779A JP2289779A JPS6111544B2 JP S6111544 B2 JPS6111544 B2 JP S6111544B2 JP 2289779 A JP2289779 A JP 2289779A JP 2289779 A JP2289779 A JP 2289779A JP S6111544 B2 JPS6111544 B2 JP S6111544B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- resistor
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009499 grossing Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 5
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 7
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
本発明は、交流電圧を整流及び平滑することに
よつて直流電圧に変換する交流・直流変換器に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an AC/DC converter that converts AC voltage into DC voltage by rectifying and smoothing it.
第1図に示すものは、従来のこの種の交流・直
流変換器の一例を示す電気回路図である。図にお
いて、整流回路1は入力の交流電圧を半波又は全
波整流し負極性の脈流電圧を送出するものであ
る。平滑回路2は、抵抗RoとコンデンサCの並
列回路を帰還路に有すると共に入力抵抗R1を有
した増幅器Aで構成され、整流回路1の脈流電圧
を平滑及び増幅するもので、入力の交流電圧の大
きさに対応した直流電圧を出力する。この変換器
によれば、時定数Ro・Cを大きくするほど出力
の直流電圧のリツプルは小さくなるが、応答は第
3図の点線aのように遅くなる。つまり、この場
合のリツプルと応答時間とは互いに逆関係にある
ので、逆に応答を速くするように時定数を選定す
ると、反対にリツプルが大きくなるという欠点が
あつた。 What is shown in FIG. 1 is an electrical circuit diagram showing an example of a conventional AC/DC converter of this type. In the figure, a rectifier circuit 1 rectifies an input alternating current voltage by half-wave or full-wave and sends out a negative polarity pulsating current voltage. The smoothing circuit 2 is composed of an amplifier A having a parallel circuit of a resistor Ro and a capacitor C in the feedback path and an input resistor R1 , and smooths and amplifies the pulsating voltage of the rectifier circuit 1. Outputs a DC voltage corresponding to the voltage magnitude. According to this converter, the larger the time constant Ro·C, the smaller the ripple in the output DC voltage, but the response becomes slower as shown by the dotted line a in FIG. In other words, since the ripple and response time in this case are in an inverse relationship to each other, if the time constant is selected to speed up the response, there is a drawback that the ripple becomes larger.
本発明の目的は、このような点に鑑みて、リツ
プルが小さく、かつ応答の速い交流・直流変換器
を提供することにある。 In view of these points, it is an object of the present invention to provide an AC/DC converter with small ripple and quick response.
以下図面を参照して本発明を詳細に説明する。
第2図は本発明に係る交流・直流変換器の一実施
例を示す電気回路図である。第2図において、第
1図と同等部分には同一符号を付しその説明を省
略する。分圧回路21は、入力の交流電圧を所定
の大きさに分圧するもので、例えばポテンシヨメ
ータ等を使用することができる。なお、分圧回路
21の入力端は整流回路1の入力端に接続されて
いる。立上り判定回路22は、例えばアナログ・
コンパレータCMP1で構成され、一方の入力端
には分圧回路21の分圧電圧v1が与えられまた他
方の入力端には平滑回路2の出力電圧Eoが与え
られ、両者を大小比較してV1>Eoのときは所定
の負電圧−E1を、またv1≦Eoのときは零又は特
定の正電圧を発生するものである。なお、この場
合コンパレータCMP1は、便宜上ヒステリシス
を有しないものとして説明する。ピークホールド
回路23は入力の交流信号のピーク値を保持し、
このピーク値に関連した直流電圧v2を出力する。
降下判定回路24は、例えばアナログ・コンパレ
ータCMP2で構成され、一方の入力端にはピー
クホールド回路23の直流電圧v2が与えられ、ま
た他方の入力端には平滑回路2の出力電圧Eoが
与えられ、この両者を大小比較してv2<Eoのと
きは所定の正電圧E2を、v2≧Eoのときは零又は
特定の負電圧を発生するものである。なお、この
コンパレータCMP2もコンパレータCMP1と同
様便宜上ヒステリシスを有しないものとして説明
する。 The present invention will be described in detail below with reference to the drawings.
FIG. 2 is an electrical circuit diagram showing an embodiment of the AC/DC converter according to the present invention. In FIG. 2, parts equivalent to those in FIG. 1 are given the same reference numerals, and their explanations will be omitted. The voltage dividing circuit 21 divides the input AC voltage into predetermined magnitudes, and can use, for example, a potentiometer. Note that the input terminal of the voltage dividing circuit 21 is connected to the input terminal of the rectifier circuit 1. The rising edge determination circuit 22 is, for example, an analog
It is composed of a comparator CMP1, and one input terminal is given the divided voltage v 1 of the voltage dividing circuit 21, and the other input terminal is given the output voltage Eo of the smoothing circuit 2. When 1 > Eo, a predetermined negative voltage -E 1 is generated, and when v 1 ≦Eo, zero or a specific positive voltage is generated. In this case, the comparator CMP1 will be described as having no hysteresis for convenience. The peak hold circuit 23 holds the peak value of the input AC signal,
A DC voltage v 2 related to this peak value is output.
The drop judgment circuit 24 is composed of, for example, an analog comparator CMP2, and one input terminal is given the DC voltage v 2 of the peak hold circuit 23, and the other input terminal is given the output voltage Eo of the smoothing circuit 2. The two are compared in magnitude, and when v 2 <Eo, a predetermined positive voltage E 2 is generated, and when v 2 ≧Eo, zero or a specific negative voltage is generated. Note that, like the comparator CMP1, this comparator CMP2 will also be described as having no hysteresis for convenience.
立上り検出回路22の出力端は逆方向に接続さ
れた第1のダイオードD1を介して、また降下判
定回路24の出力端は順方向に接続された第2の
ダイオードD2を介して、共に抵抗R2の一端に接
続されている。抵抗R2の他端は平滑回路2の増
幅器Aの入力端に接続されている。なお、第1及
び第2のダイオードD1,D2は抵抗R2に共通接続
することなく、それぞれ別個の抵抗を介して増幅
器Aの入力端に接続されるようにしても何ら差し
支えない。 The output end of the rise detection circuit 22 is connected through the first diode D1 connected in the reverse direction, and the output end of the fall determination circuit 24 is connected through the second diode D2 connected in the forward direction. Connected to one end of resistor R 2 . The other end of the resistor R 2 is connected to the input end of the amplifier A of the smoothing circuit 2. Note that the first and second diodes D 1 and D 2 may be connected to the input terminal of the amplifier A through separate resistors without being commonly connected to the resistor R 2 .
このような構成の本発明の交流・直流変換器の
動作を次に説明する。まず、定常時においては、
分圧回路21の分圧電圧v1のピーク値v1pと平滑
回路2の出力電圧Eoの間に次式が成立するもの
とする。 The operation of the AC/DC converter of the present invention having such a configuration will be described next. First, in steady state,
It is assumed that the following equation holds between the peak value v 1p of the divided voltage v 1 of the voltage dividing circuit 21 and the output voltage Eo of the smoothing circuit 2.
Eo=v1p+ε1
ただし、ε1は回路定数を変更することにより
任意の値に選定され得るものである。 Eo=v 1p +ε 1 However, ε 1 can be selected to any value by changing the circuit constants.
入力の交流信号が立上つたときの動作は次のと
おりである。交流入力信号の立上り変化に対応し
て分圧回路21の分圧電圧v1が変化し、第3図の
点線で示すような分圧電圧v1がコンパレータ
CMP1に与えられる。平滑回路2の出力電圧Eo
が分圧電圧v1より小さいとき(T1領域)、コンパ
レータCMP1の出力は負電圧−E1を示す。この
負電圧−E1によつて第1のダイオードD1は導通
し、抵抗R2を介して−E1/R2なる電流が増幅器
Aの入力端に加算される。したがつて、コンデン
サCは抵抗R1を流れる電流−ipと抵抗R2を流れ
る電流−E1/R2の和で充電されるが、R1≫R2に
選定すれば、すなわち|−ip|≪|−E1/R2|
となり、充電速度は極めて速く、増幅器Aの出力
電圧Eoは第3図の線bに示す如く入力の交流信
号に追従して立上る。次のT2領域では、v1<Eo
となりコンパレータCMP1の出力は零又は所定
の正電圧となつて、ダイオードD1はオフ状態と
なる。したがつて、コンデンサCは電流ipのみ
によつて充電され、出力電圧Eoは第3図の線C
の如くゆるやかに定常値に達する。なお、ε1を
小さくすれば、T1領域の期間が増加し線Cの期
間が短縮し総合的な応答時間を更に短くすること
ができる。 The operation when the input AC signal rises is as follows. The divided voltage v 1 of the voltage dividing circuit 21 changes in response to the rise change of the AC input signal, and the divided voltage v 1 as shown by the dotted line in FIG. 3 is applied to the comparator.
Given to CMP1. Output voltage Eo of smoothing circuit 2
When is smaller than the divided voltage v 1 (T 1 region), the output of the comparator CMP1 shows a negative voltage −E 1 . This negative voltage -E 1 causes the first diode D 1 to conduct, and a current of -E 1 /R 2 is added to the input terminal of the amplifier A via the resistor R 2 . Therefore, the capacitor C is charged by the sum of the current −i p flowing through the resistor R 1 and the current −E 1 /R 2 flowing through the resistor R 2 , but if R 1 ≫ R 2 is selected, that is, |− i p |≪|−E 1 /R 2 |
Therefore, the charging speed is extremely fast, and the output voltage Eo of amplifier A rises following the input AC signal as shown by line b in FIG. In the next T 2 region, v 1 < Eo
Therefore, the output of the comparator CMP1 becomes zero or a predetermined positive voltage, and the diode D1 is turned off. Therefore, the capacitor C is charged only by the current i p and the output voltage Eo is equal to the line C in FIG.
The steady state value is gradually reached as shown in . Note that if ε 1 is made small, the period of the T 1 region increases and the period of line C is shortened, so that the overall response time can be further shortened.
次に、交流入力信号が立下つたときの動作を説
明する。定常時においては、ピークホールド回路
23の出力電圧v2と平滑回路2の出力電圧Eoの
間に、次式が成立するものとする。 Next, the operation when the AC input signal falls will be explained. In steady state, it is assumed that the following equation holds between the output voltage v 2 of the peak hold circuit 23 and the output voltage Eo of the smoothing circuit 2.
Eo=v2−ε2
ただし、ε2は回路定数を変更することにより
任意の値に選定され得るものである。 Eo=v 2 −ε 2 However, ε 2 can be selected to any value by changing the circuit constants.
さて、交流入力信号が降下すると、これに従つ
て第3図のT3領域に示す如くピークホールド回
路23の出力v2も降下する。この直流出力v2がε
2以上降下し、平滑回路2の出力Eoより小さく
なると、コンパレータCMP2の出力は正電圧E2
となる。この正電圧E2によつて第2のダイオー
ドD2が導通し、抵抗R2を介してE2/R2なる電流
が増幅器Aの入力端に加算される。R1≫R2に選
定されているので|−ip|≪|E2/R2|であ
り、コンデンサCは電流(E2/R2−ip)で急速
に放電し、出力電圧Eoはピークホールド回路2
3の出力v2の降下に追従して第3図の線dの如く
急速に降下する。この場合、ε2を小さくすれ
ば、更に総合的な降下時間を短縮することができ
る。 Now, when the AC input signal drops, the output v 2 of the peak hold circuit 23 also drops accordingly, as shown in region T 3 in FIG. 3 . This DC output v 2 is ε
2 or more and becomes smaller than the output Eo of the smoothing circuit 2, the output of the comparator CMP2 becomes a positive voltage E 2
becomes. This positive voltage E 2 causes the second diode D 2 to conduct, and a current of E 2 /R 2 is added to the input terminal of the amplifier A via the resistor R 2 . Since R 1 ≫ R 2 is selected , | −i p | is peak hold circuit 2
3, the output V 2 rapidly drops as shown by line d in FIG. 3. In this case, if ε 2 is made smaller, the overall descent time can be further shortened.
しかるに、増幅器Aの帰還路のフイルタ回路の
時定数Ro・Cを充分大きくして出力電圧Eoのリ
ツプルを小さくすることができると共に、立上り
及び降下時の時定数を充分小さくして応答を速く
することができる。 However, the time constants Ro and C of the filter circuit in the feedback path of amplifier A can be made sufficiently large to reduce ripples in the output voltage Eo, and the time constants at rise and fall can be made sufficiently small to speed up the response. be able to.
なお、分圧回路21にピークホールド回路を用
いても同一の目的を達成することができる。 Note that the same objective can be achieved by using a peak hold circuit in the voltage dividing circuit 21.
以上説明したように、本発明の交流・直流変換
器によれば、フイルタ回路の時定数を充分大きく
して出力電圧のリツプルを小さくし、かつ立上り
時及び降下時の時定数を充分小さくしてその応答
を速くすることができ、実用に供して効果が大き
い。 As explained above, according to the AC/DC converter of the present invention, the time constant of the filter circuit is made sufficiently large to reduce ripples in the output voltage, and the time constants at rise and fall are made sufficiently small. The response can be made faster, and the effect is great in practical use.
第1図は従来の交流・直流変換器の回路例、第
2図は本発明に係る交流・直流変換器の一実施例
を示す電気回路図、第3図は第2図回路の各部の
動作波形図である。
1……整流回路、2……平滑回路、A……増幅
器、Ro,R1,R2……抵抗、C……コンデンサ、
21……分圧回路、22……立上り判定回路、2
3……ピークホールド回路、24……降下判定回
路、CMP1,CMP2……アナログ・コンパレー
タ、D1,D2……第1及び第2のダイオード。
Figure 1 is a circuit example of a conventional AC/DC converter, Figure 2 is an electric circuit diagram showing an embodiment of the AC/DC converter according to the present invention, and Figure 3 is the operation of each part of the circuit shown in Figure 2. FIG. 1... Rectifier circuit, 2... Smoothing circuit, A... Amplifier, Ro, R1 , R2 ... Resistor, C... Capacitor,
21...Voltage dividing circuit, 22...Rise determination circuit, 2
3... Peak hold circuit, 24... Drop judgment circuit, CMP1, CMP2... Analog comparator, D1 , D2 ... First and second diodes.
Claims (1)
びコンデンサの並列回路が帰還路に接続されてな
る増幅器を有し前記整流回路の出力信号を平滑す
る平滑回路により交流入力信号を直流信号に変換
する交流・直流変換器において、交流入力信号を
分圧する分圧回路と、前記平滑回路の出力電圧が
前記分圧回路の分圧電圧より小さいときに所定の
電圧を出力する立上り判定回路と、前記交流入力
信号のピーク値に関連した直流電圧を発生するピ
ークホールド回路と、前記直流電圧が前記平滑回
路の出力電圧より小さいときに所定の電圧を出力
する降下判定回路と、前記立上り判定回路の所定
の電圧により導通し抵抗を介してこの所定の電圧
を前記増幅器に与える第1のダイオードと、前記
降下判定回路の所定の電圧により導通し抵抗を介
してこの所定の電圧を前記増幅器に与える第2の
ダイオードを具備した交流・直流変換器。1. It has a rectifier circuit that rectifies an AC input signal, and an amplifier in which a parallel circuit of a resistor and a capacitor is connected to a feedback path, and converts the AC input signal into a DC signal by a smoothing circuit that smoothes the output signal of the rectifier circuit. The AC/DC converter includes a voltage dividing circuit that divides an AC input signal, a rise determination circuit that outputs a predetermined voltage when the output voltage of the smoothing circuit is smaller than the divided voltage of the voltage dividing circuit, and the AC input signal. a peak hold circuit that generates a DC voltage related to the peak value of the input signal; a drop determination circuit that outputs a predetermined voltage when the DC voltage is smaller than the output voltage of the smoothing circuit; and a predetermined voltage of the rise determination circuit. a first diode that is made conductive by a voltage and provides this predetermined voltage to the amplifier via a resistor; and a second diode that is made conductive by a predetermined voltage of the drop determination circuit and provides this predetermined voltage to the amplifier via a resistor. AC/DC converter equipped with a diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289779A JPS55114183A (en) | 1979-02-27 | 1979-02-27 | Ac-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289779A JPS55114183A (en) | 1979-02-27 | 1979-02-27 | Ac-dc converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55114183A JPS55114183A (en) | 1980-09-03 |
| JPS6111544B2 true JPS6111544B2 (en) | 1986-04-03 |
Family
ID=12095430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2289779A Granted JPS55114183A (en) | 1979-02-27 | 1979-02-27 | Ac-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55114183A (en) |
-
1979
- 1979-02-27 JP JP2289779A patent/JPS55114183A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55114183A (en) | 1980-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0410092B2 (en) | ||
| JPS6017170B2 (en) | Choppa amplifier demodulation circuit | |
| GB2256757A (en) | Rectifier having a circuit for preventing inrush current. | |
| JPH0677035B2 (en) | AC-DC conversion circuit | |
| JPS6111544B2 (en) | ||
| JPH05300667A (en) | Switching power supply type charger | |
| US5434769A (en) | Multi-phase adaptable AC-DC converter | |
| JPH0314952Y2 (en) | ||
| KR100275035B1 (en) | Current sharing control circuit of 12 pulse rectifier | |
| JP3090299B2 (en) | Power supply circuit | |
| SE445282B (en) | CONVERTER | |
| SU599323A1 (en) | Sine-shaped ac -to-dc voltage converter | |
| JPH074593Y2 (en) | Overcurrent detection circuit | |
| JPS6148723B2 (en) | ||
| JP2523513B2 (en) | Voltage detector for welding current and power supply for welding | |
| KR810000917B1 (en) | Power and DC Signal Converter | |
| JPS6036687B2 (en) | Static protective relay | |
| JPS63294263A (en) | High power-factor power-supply device | |
| JPH01202158A (en) | Overcurrent detector circuit | |
| SU1149173A1 (en) | Alternating-to-direct current transducer | |
| JPS595867B2 (en) | AC amount detection device | |
| JPS63194522A (en) | Overvoltage protective circuit of high voltage dc source | |
| JPH09103076A (en) | DC power supply | |
| JPH04200274A (en) | Single-phase rectifying circuit | |
| JPH06101927B2 (en) | DC-DC converter |