JPS6111544B2 - - Google Patents
Info
- Publication number
- JPS6111544B2 JPS6111544B2 JP2289779A JP2289779A JPS6111544B2 JP S6111544 B2 JPS6111544 B2 JP S6111544B2 JP 2289779 A JP2289779 A JP 2289779A JP 2289779 A JP2289779 A JP 2289779A JP S6111544 B2 JPS6111544 B2 JP S6111544B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- resistor
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009499 grossing Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 5
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 7
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
本発明は、交流電圧を整流及び平滑することに
よつて直流電圧に変換する交流・直流変換器に関
するものである。
よつて直流電圧に変換する交流・直流変換器に関
するものである。
第１図に示すものは、従来のこの種の交流・直
流変換器の一例を示す電気回路図である。図にお
いて、整流回路１は入力の交流電圧を半波又は全
波整流し負極性の脈流電圧を送出するものであ
る。平滑回路２は、抵抗RoとコンデンサＣの並
列回路を帰還路に有すると共に入力抵抗R1を有
した増幅器Ａで構成され、整流回路１の脈流電圧
を平滑及び増幅するもので、入力の交流電圧の大
きさに対応した直流電圧を出力する。この変換器
によれば、時定数Ro・Ｃを大きくするほど出力
の直流電圧のリツプルは小さくなるが、応答は第
３図の点線ａのように遅くなる。つまり、この場
合のリツプルと応答時間とは互いに逆関係にある
ので、逆に応答を速くするように時定数を選定す
ると、反対にリツプルが大きくなるという欠点が
あつた。
流変換器の一例を示す電気回路図である。図にお
いて、整流回路１は入力の交流電圧を半波又は全
波整流し負極性の脈流電圧を送出するものであ
る。平滑回路２は、抵抗RoとコンデンサＣの並
列回路を帰還路に有すると共に入力抵抗R1を有
した増幅器Ａで構成され、整流回路１の脈流電圧
を平滑及び増幅するもので、入力の交流電圧の大
きさに対応した直流電圧を出力する。この変換器
によれば、時定数Ro・Ｃを大きくするほど出力
の直流電圧のリツプルは小さくなるが、応答は第
３図の点線ａのように遅くなる。つまり、この場
合のリツプルと応答時間とは互いに逆関係にある
ので、逆に応答を速くするように時定数を選定す
ると、反対にリツプルが大きくなるという欠点が
あつた。
本発明の目的は、このような点に鑑みて、リツ
プルが小さく、かつ応答の速い交流・直流変換器
を提供することにある。
プルが小さく、かつ応答の速い交流・直流変換器
を提供することにある。
以下図面を参照して本発明を詳細に説明する。
第２図は本発明に係る交流・直流変換器の一実施
例を示す電気回路図である。第２図において、第
１図と同等部分には同一符号を付しその説明を省
略する。分圧回路２１は、入力の交流電圧を所定
の大きさに分圧するもので、例えばポテンシヨメ
ータ等を使用することができる。なお、分圧回路
２１の入力端は整流回路１の入力端に接続されて
いる。立上り判定回路２２は、例えばアナログ・
コンパレータCMP１で構成され、一方の入力端
には分圧回路２１の分圧電圧v1が与えられまた他
方の入力端には平滑回路２の出力電圧Eoが与え
られ、両者を大小比較してV1＞Eoのときは所定
の負電圧−E1を、またv1≦Eoのときは零又は特
定の正電圧を発生するものである。なお、この場
合コンパレータCMP１は、便宜上ヒステリシス
を有しないものとして説明する。ピークホールド
回路２３は入力の交流信号のピーク値を保持し、
このピーク値に関連した直流電圧v2を出力する。
降下判定回路２４は、例えばアナログ・コンパレ
ータCMP２で構成され、一方の入力端にはピー
クホールド回路２３の直流電圧v2が与えられ、ま
た他方の入力端には平滑回路２の出力電圧Eoが
与えられ、この両者を大小比較してv2＜Eoのと
きは所定の正電圧E2を、v2≧Eoのときは零又は
特定の負電圧を発生するものである。なお、この
コンパレータCMP２もコンパレータCMP１と同
様便宜上ヒステリシスを有しないものとして説明
する。
第２図は本発明に係る交流・直流変換器の一実施
例を示す電気回路図である。第２図において、第
１図と同等部分には同一符号を付しその説明を省
略する。分圧回路２１は、入力の交流電圧を所定
の大きさに分圧するもので、例えばポテンシヨメ
ータ等を使用することができる。なお、分圧回路
２１の入力端は整流回路１の入力端に接続されて
いる。立上り判定回路２２は、例えばアナログ・
コンパレータCMP１で構成され、一方の入力端
には分圧回路２１の分圧電圧v1が与えられまた他
方の入力端には平滑回路２の出力電圧Eoが与え
られ、両者を大小比較してV1＞Eoのときは所定
の負電圧−E1を、またv1≦Eoのときは零又は特
定の正電圧を発生するものである。なお、この場
合コンパレータCMP１は、便宜上ヒステリシス
を有しないものとして説明する。ピークホールド
回路２３は入力の交流信号のピーク値を保持し、
このピーク値に関連した直流電圧v2を出力する。
降下判定回路２４は、例えばアナログ・コンパレ
ータCMP２で構成され、一方の入力端にはピー
クホールド回路２３の直流電圧v2が与えられ、ま
た他方の入力端には平滑回路２の出力電圧Eoが
与えられ、この両者を大小比較してv2＜Eoのと
きは所定の正電圧E2を、v2≧Eoのときは零又は
特定の負電圧を発生するものである。なお、この
コンパレータCMP２もコンパレータCMP１と同
様便宜上ヒステリシスを有しないものとして説明
する。
立上り検出回路２２の出力端は逆方向に接続さ
れた第１のダイオードD1を介して、また降下判
定回路２４の出力端は順方向に接続された第２の
ダイオードD2を介して、共に抵抗R2の一端に接
続されている。抵抗R2の他端は平滑回路２の増
幅器Ａの入力端に接続されている。なお、第１及
び第２のダイオードD1，D2は抵抗R2に共通接続
することなく、それぞれ別個の抵抗を介して増幅
器Ａの入力端に接続されるようにしても何ら差し
支えない。
れた第１のダイオードD1を介して、また降下判
定回路２４の出力端は順方向に接続された第２の
ダイオードD2を介して、共に抵抗R2の一端に接
続されている。抵抗R2の他端は平滑回路２の増
幅器Ａの入力端に接続されている。なお、第１及
び第２のダイオードD1，D2は抵抗R2に共通接続
することなく、それぞれ別個の抵抗を介して増幅
器Ａの入力端に接続されるようにしても何ら差し
支えない。
このような構成の本発明の交流・直流変換器の
動作を次に説明する。まず、定常時においては、
分圧回路２１の分圧電圧v1のピーク値v1pと平滑
回路２の出力電圧Eoの間に次式が成立するもの
とする。
動作を次に説明する。まず、定常時においては、
分圧回路２１の分圧電圧v1のピーク値v1pと平滑
回路２の出力電圧Eoの間に次式が成立するもの
とする。
Eo＝v1p＋ε１
ただし、ε１は回路定数を変更することにより
任意の値に選定され得るものである。
任意の値に選定され得るものである。
入力の交流信号が立上つたときの動作は次のと
おりである。交流入力信号の立上り変化に対応し
て分圧回路２１の分圧電圧v1が変化し、第３図の
点線で示すような分圧電圧v1がコンパレータ
CMP１に与えられる。平滑回路２の出力電圧Eo
が分圧電圧v1より小さいとき（T1領域）、コンパ
レータCMP１の出力は負電圧−E1を示す。この
負電圧−E1によつて第１のダイオードD1は導通
し、抵抗R2を介して−E1／R2なる電流が増幅器
Ａの入力端に加算される。したがつて、コンデン
サＣは抵抗R1を流れる電流−ｉpと抵抗R2を流れ
る電流−E1／R2の和で充電されるが、R1≫R2に
選定すれば、すなわち｜−ｉp｜≪｜−E1／R2｜
となり、充電速度は極めて速く、増幅器Ａの出力
電圧Eoは第３図の線ｂに示す如く入力の交流信
号に追従して立上る。次のT2領域では、v1＜Eo
となりコンパレータCMP１の出力は零又は所定
の正電圧となつて、ダイオードD1はオフ状態と
なる。したがつて、コンデンサＣは電流ｉpのみ
によつて充電され、出力電圧Eoは第３図の線Ｃ
の如くゆるやかに定常値に達する。なお、ε１を
小さくすれば、T1領域の期間が増加し線Ｃの期
間が短縮し総合的な応答時間を更に短くすること
ができる。
おりである。交流入力信号の立上り変化に対応し
て分圧回路２１の分圧電圧v1が変化し、第３図の
点線で示すような分圧電圧v1がコンパレータ
CMP１に与えられる。平滑回路２の出力電圧Eo
が分圧電圧v1より小さいとき（T1領域）、コンパ
レータCMP１の出力は負電圧−E1を示す。この
負電圧−E1によつて第１のダイオードD1は導通
し、抵抗R2を介して−E1／R2なる電流が増幅器
Ａの入力端に加算される。したがつて、コンデン
サＣは抵抗R1を流れる電流−ｉpと抵抗R2を流れ
る電流−E1／R2の和で充電されるが、R1≫R2に
選定すれば、すなわち｜−ｉp｜≪｜−E1／R2｜
となり、充電速度は極めて速く、増幅器Ａの出力
電圧Eoは第３図の線ｂに示す如く入力の交流信
号に追従して立上る。次のT2領域では、v1＜Eo
となりコンパレータCMP１の出力は零又は所定
の正電圧となつて、ダイオードD1はオフ状態と
なる。したがつて、コンデンサＣは電流ｉpのみ
によつて充電され、出力電圧Eoは第３図の線Ｃ
の如くゆるやかに定常値に達する。なお、ε１を
小さくすれば、T1領域の期間が増加し線Ｃの期
間が短縮し総合的な応答時間を更に短くすること
ができる。
次に、交流入力信号が立下つたときの動作を説
明する。定常時においては、ピークホールド回路
２３の出力電圧v2と平滑回路２の出力電圧Eoの
間に、次式が成立するものとする。
明する。定常時においては、ピークホールド回路
２３の出力電圧v2と平滑回路２の出力電圧Eoの
間に、次式が成立するものとする。
Eo＝v2−ε２
ただし、ε２は回路定数を変更することにより
任意の値に選定され得るものである。
任意の値に選定され得るものである。
さて、交流入力信号が降下すると、これに従つ
て第３図のT3領域に示す如くピークホールド回
路２３の出力v2も降下する。この直流出力v2がε
２以上降下し、平滑回路２の出力Eoより小さく
なると、コンパレータCMP２の出力は正電圧E2
となる。この正電圧E2によつて第２のダイオー
ドD2が導通し、抵抗R2を介してE2／R2なる電流
が増幅器Ａの入力端に加算される。R1≫R2に選
定されているので｜−ｉp｜≪｜E2／R2｜であ
り、コンデンサＣは電流（E2／R2−ｉp）で急速
に放電し、出力電圧Eoはピークホールド回路２
３の出力v2の降下に追従して第３図の線ｄの如く
急速に降下する。この場合、ε２を小さくすれ
ば、更に総合的な降下時間を短縮することができ
る。
て第３図のT3領域に示す如くピークホールド回
路２３の出力v2も降下する。この直流出力v2がε
２以上降下し、平滑回路２の出力Eoより小さく
なると、コンパレータCMP２の出力は正電圧E2
となる。この正電圧E2によつて第２のダイオー
ドD2が導通し、抵抗R2を介してE2／R2なる電流
が増幅器Ａの入力端に加算される。R1≫R2に選
定されているので｜−ｉp｜≪｜E2／R2｜であ
り、コンデンサＣは電流（E2／R2−ｉp）で急速
に放電し、出力電圧Eoはピークホールド回路２
３の出力v2の降下に追従して第３図の線ｄの如く
急速に降下する。この場合、ε２を小さくすれ
ば、更に総合的な降下時間を短縮することができ
る。
しかるに、増幅器Ａの帰還路のフイルタ回路の
時定数Ro・Ｃを充分大きくして出力電圧Eoのリ
ツプルを小さくすることができると共に、立上り
及び降下時の時定数を充分小さくして応答を速く
することができる。
時定数Ro・Ｃを充分大きくして出力電圧Eoのリ
ツプルを小さくすることができると共に、立上り
及び降下時の時定数を充分小さくして応答を速く
することができる。
なお、分圧回路２１にピークホールド回路を用
いても同一の目的を達成することができる。
いても同一の目的を達成することができる。
以上説明したように、本発明の交流・直流変換
器によれば、フイルタ回路の時定数を充分大きく
して出力電圧のリツプルを小さくし、かつ立上り
時及び降下時の時定数を充分小さくしてその応答
を速くすることができ、実用に供して効果が大き
い。
器によれば、フイルタ回路の時定数を充分大きく
して出力電圧のリツプルを小さくし、かつ立上り
時及び降下時の時定数を充分小さくしてその応答
を速くすることができ、実用に供して効果が大き
い。
第１図は従来の交流・直流変換器の回路例、第
２図は本発明に係る交流・直流変換器の一実施例
を示す電気回路図、第３図は第２図回路の各部の
動作波形図である。 １……整流回路、２……平滑回路、Ａ……増幅
器、Ro，R1，R2……抵抗、Ｃ……コンデンサ、
２１……分圧回路、２２……立上り判定回路、２
３……ピークホールド回路、２４……降下判定回
路、CMP１，CMP２……アナログ・コンパレー
タ、D1，D2……第１及び第２のダイオード。
２図は本発明に係る交流・直流変換器の一実施例
を示す電気回路図、第３図は第２図回路の各部の
動作波形図である。 １……整流回路、２……平滑回路、Ａ……増幅
器、Ro，R1，R2……抵抗、Ｃ……コンデンサ、
２１……分圧回路、２２……立上り判定回路、２
３……ピークホールド回路、２４……降下判定回
路、CMP１，CMP２……アナログ・コンパレー
タ、D1，D2……第１及び第２のダイオード。
Claims (1)
- １ 交流入力信号を整流する整流回路と、抵抗及
びコンデンサの並列回路が帰還路に接続されてな
る増幅器を有し前記整流回路の出力信号を平滑す
る平滑回路により交流入力信号を直流信号に変換
する交流・直流変換器において、交流入力信号を
分圧する分圧回路と、前記平滑回路の出力電圧が
前記分圧回路の分圧電圧より小さいときに所定の
電圧を出力する立上り判定回路と、前記交流入力
信号のピーク値に関連した直流電圧を発生するピ
ークホールド回路と、前記直流電圧が前記平滑回
路の出力電圧より小さいときに所定の電圧を出力
する降下判定回路と、前記立上り判定回路の所定
の電圧により導通し抵抗を介してこの所定の電圧
を前記増幅器に与える第１のダイオードと、前記
降下判定回路の所定の電圧により導通し抵抗を介
してこの所定の電圧を前記増幅器に与える第２の
ダイオードを具備した交流・直流変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289779A JPS55114183A (en) | 1979-02-27 | 1979-02-27 | Ac-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289779A JPS55114183A (en) | 1979-02-27 | 1979-02-27 | Ac-dc converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55114183A JPS55114183A (en) | 1980-09-03 |
| JPS6111544B2 true JPS6111544B2 (ja) | 1986-04-03 |
Family
ID=12095430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2289779A Granted JPS55114183A (en) | 1979-02-27 | 1979-02-27 | Ac-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55114183A (ja) |
-
1979
- 1979-02-27 JP JP2289779A patent/JPS55114183A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55114183A (en) | 1980-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0410092B2 (ja) | ||
| JPS6017170B2 (ja) | チヨツパ増幅器の復調回路 | |
| GB2256757A (en) | Rectifier having a circuit for preventing inrush current. | |
| JPH0677035B2 (ja) | Ａｃ−ｄｃ変換回路 | |
| JPS6111544B2 (ja) | ||
| JPH05300667A (ja) | スイッチング電源形充電器 | |
| US5434769A (en) | Multi-phase adaptable AC-DC converter | |
| JPH0314952Y2 (ja) | ||
| KR100275035B1 (ko) | 12 펄스 정류기의 전류 분담 제어회로 | |
| JP3090299B2 (ja) | 電源回路 | |
| SE445282B (sv) | Omformare | |
| SU599323A1 (ru) | "Преобразователь переменного синусоидального напр жени в посто нное | |
| JPH074593Y2 (ja) | 過電流検出回路 | |
| JPS6148723B2 (ja) | ||
| JP2523513B2 (ja) | 溶接電流対応電圧検出装置および溶接用電源装置 | |
| KR810000917B1 (ko) | 전력 · 직류신호 변환기 | |
| JPS6036687B2 (ja) | 静止形保護継電器 | |
| JPS63294263A (ja) | 高力率電源装置 | |
| JPH01202158A (ja) | 過電流検出回路 | |
| SU1149173A1 (ru) | Измерительный преобразователь переменного тока в посто нный | |
| JPS595867B2 (ja) | 交流量検出装置 | |
| JPS63194522A (ja) | 高電圧直流電源の過電圧保護回路 | |
| JPH09103076A (ja) | 直流電源装置 | |
| JPH04200274A (ja) | 単相整流回路 | |
| JPH06101927B2 (ja) | Ｄｃ―ｄｃコンバータ |