Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6112591B2 - - Google Patents
[go: Go Back, main page]

JPS6112591B2 - - Google Patents

Info

Publication number
JPS6112591B2
JPS6112591B2 JP54159740A JP15974079A JPS6112591B2 JP S6112591 B2 JPS6112591 B2 JP S6112591B2 JP 54159740 A JP54159740 A JP 54159740A JP 15974079 A JP15974079 A JP 15974079A JP S6112591 B2 JPS6112591 B2 JP S6112591B2
Authority
JP
Japan
Prior art keywords
image
control device
memory
processing
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54159740A
Other languages
Japanese (ja)
Other versions
JPS5682967A (en
Inventor
Tetsuo Sumita
Nobuo Ishii
Kenji Okamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP15974079A priority Critical patent/JPS5682967A/en
Publication of JPS5682967A publication Critical patent/JPS5682967A/en
Publication of JPS6112591B2 publication Critical patent/JPS6112591B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】 本発明は電子計算機を用いて画像データを処理
する画像処理システムに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image processing system that processes image data using an electronic computer.

一般に、この種の画像処理システムを用いて、
生産工程、組立工程、又は製品検査工程等におい
て移送されてくる物体の形状等を識別することが
考えられている。このような用途に適用できるも
のとして、ミニコンピユータを使用した経済的な
システムが提案されている。しかし、画像処理に
は、大量のデータを処理する必要があるため、一
つの処理演算結果を得るのに前述したシステムは
数秒から数十秒を要する。したがつて、このシス
テムでは、比較的速い速度で移動する物体の画像
を迅速に実時間的に処理することは不可能であ
る。
Generally, using this type of image processing system,
It has been considered to identify the shape, etc. of objects transferred during production processes, assembly processes, product inspection processes, etc. An economical system using a minicomputer has been proposed as one that can be applied to such uses. However, since image processing requires processing a large amount of data, the above-described system takes several seconds to several tens of seconds to obtain a single processing calculation result. Therefore, with this system, it is not possible to rapidly process images of objects moving at relatively high speeds in real time.

本発明の目的は実時間的に画像処理を行うこと
ができる画像処理システムを提供することであ
る。
An object of the present invention is to provide an image processing system that can perform image processing in real time.

本発明の他の目的は微分演算、対称度演算等の
マスク領域を用いた演算を迅速に行える画像処理
システムを提供することである。
Another object of the present invention is to provide an image processing system that can quickly perform calculations using a mask area, such as differential calculations and symmetry calculations.

本発明のより他の目的は画像処理を経済的に行
えるシステムを提供することである。
Another object of the present invention is to provide a system that can perform image processing economically.

本発明によれば、処理すべき画像データを記憶
する画像メモリと、画像処理動作の種別をあらわ
す命令及び画像を複数個の処理領域に分割して処
理する際、処理領域の個数及び分割された領域を
あらわすデータを送出する上位装置と、各画像処
理動作に応じた画像処理手順をあらわすマイクロ
プログラムを記憶するプログラムメモリと、前述
した命令及びデータとを受け、命令に対応したマ
イクロプログラムを読み出し転送すると共に、デ
ータから各分割領域に応じた位置データを個別に
生成するジヨブ制御装置と、ジヨブ制御装置、画
像メモリ、及びプログラムメモリに結合された複
数のプロセツサとを備え、前記各プロセツサはマ
イクロプログラムを同時的に受けると共に、各プ
ロセツサに応じた位置データを受信し、他のプロ
セツサとは異なる分割領域に関する画像を画像メ
モリから抽出して、共通のマイクロプログラムに
したがつて処理を行なう画像処理システムが得ら
れる。
According to the present invention, an image memory for storing image data to be processed, an instruction representing the type of image processing operation, and when an image is divided into a plurality of processing areas and processed, the number of processing areas and the divided A host device that sends data representing an area, a program memory that stores microprograms that represent image processing procedures according to each image processing operation, and a program memory that receives the above-mentioned commands and data, reads out and transfers microprograms that correspond to the commands. It also includes a job control device that individually generates position data according to each divided area from the data, and a plurality of processors coupled to the job control device, an image memory, and a program memory, each of the processors having a microprogram. An image processing system that simultaneously receives position data corresponding to each processor, extracts from image memory an image related to a divided area different from that of other processors, and processes it according to a common microprogram. is obtained.

以下、図面を参照して説明する。 This will be explained below with reference to the drawings.

第1図を参照すると、本発明の一実施例に係る
画像処理システムは画像データを記憶する画像メ
モリ部10と、ミニコンピユータ等によつて構成
される上位計算機11とを備えている。この実施
例における画像メモリ部10はITVカメラ(図示
せず)等からの原画像にサンプリング等の処理を
施し、例えば、2ビツトのデイジタル画像を得る
画像入力装置12、このデイジタル画像を記憶す
る原画像メモリ13とを有している。更に、線画
等の参照画像を記憶する参照画像メモリ14及び
上位計算機11に転送すべき処理結果を記憶する
転送用メモリ15とが設けられている。
Referring to FIG. 1, an image processing system according to an embodiment of the present invention includes an image memory section 10 for storing image data, and a host computer 11 comprised of a minicomputer or the like. The image memory unit 10 in this embodiment performs processing such as sampling on an original image from an ITV camera (not shown) or the like, and includes an image input device 12 that obtains, for example, a 2-bit digital image, and an original that stores this digital image. It has an image memory 13. Furthermore, a reference image memory 14 for storing reference images such as line drawings and a transfer memory 15 for storing processing results to be transferred to the host computer 11 are provided.

この画像処理システムには、上位計算機11に
接続されたジヨブ制御装置18、ジヨブ制御装置
18によつて制御される複数(ここでは、4台)
のプロセツサ20a,20b,20c,20d、
及び微分演算、対称度演算、細線化処理等、各種
画像処理動作の手順をあらわすジヨブ制御装置用
及びプロセツサ用マイクロプログラムを格納した
コントロールメモリ21とが設けられている。
This image processing system includes a job control device 18 connected to the host computer 11, and a plurality of (four in this case) controlled by the job control device 18.
processors 20a, 20b, 20c, 20d,
Also provided is a control memory 21 that stores microprograms for the job control device and processor that represent procedures for various image processing operations such as differential calculations, symmetry calculations, and line thinning processing.

前述した上位計算機11は画像処理動作の種類
をあらわす命令、画像を分割して処理する必要が
ある場合、画像の分割個数、処理すべきプロセツ
サ20(添字省略)の分担領域を指示するデータ
をジヨブ制御装置18に送出する。ジヨブ制御装
置18はアドレスバス22を介して、上位計算機
11からの命令に対応したジヨブ制御装置18用
のマイクロプログラムをプログラムバス23を通
してコントロールメモリ21から読み出すと共
に、上位計算機11からのデータにしたがつてプ
ロセツサ20を選択し、且つ、選択されたプロセ
ツサ20の分担領域の基準となる位置データを制
御線24を通して、選択されたプロセツサ20に
送出する。更に、ジヨブ制御装置18用のマイク
ロプログラムにしたがつて、ジヨブ制御装置18
はコントロールメモリ21にアドレスバス22を
通してアクセスし、上位計算機11からの命令に
対応したプロセツサ用マイクロプログラムをプロ
グラムバス23を介してプロセツサ20に送出す
る。各プロセツサ20は処理部のほかに、サブメ
モリ部及びアドレス制御部とを備え、コントロー
ルメモリ21からのマイクロプログラムを格納す
る一方、この格納されたマイクロプログラムにし
たがつて画像処理を実行する。この実施例におい
て、複数のプロセツサ20が指示された場合、各
プロセツサ20には同じマイクロプログラムが同
時的に格納される。しかし、各プロセツサ20に
対してジヨブ制御装置18から与えられる位置デ
ータは異なつている。したがつて、各プロセツサ
20は異なる分担領域に関して同一の画像処理動
作を独立に行う。このような画像処理動作を行
い、処理結果を転送用メモリ15等に送出するた
めに、各プロセツサ20は外部入出力バス25
a,25b,25c,25d及び入出力インタフ
エース26を介して画像メモリ部10に接続され
ている。各プロセツサ20はバス制御装置27の
制御のもとに、処理結果を転送用メモリ15及び
上位計算機11等に外部入出力バス25を介して
出力する。
The above-mentioned host computer 11 jobs commands indicating the type of image processing operation, the number of divided images if the image needs to be processed, and data instructing the assigned area of the processor 20 (subscripts omitted) to be processed. It is sent to the control device 18. The job control device 18 reads the microprogram for the job control device 18 corresponding to the command from the host computer 11 from the control memory 21 through the program bus 23 via the address bus 22, and converts it into data from the host computer 11. Then, the processor 20 is selected, and position data serving as a reference for the assigned area of the selected processor 20 is sent to the selected processor 20 through the control line 24. Furthermore, according to the microprogram for the job control device 18, the job control device 18
accesses the control memory 21 through the address bus 22, and sends a processor microprogram corresponding to an instruction from the host computer 11 to the processor 20 through the program bus 23. Each processor 20 includes a sub-memory section and an address control section in addition to a processing section, and stores a microprogram from the control memory 21, and executes image processing in accordance with the stored microprogram. In this embodiment, when multiple processors 20 are designated, the same microprogram is stored in each processor 20 simultaneously. However, the position data provided by job control device 18 to each processor 20 is different. Therefore, each processor 20 independently performs the same image processing operation regarding different assigned areas. In order to perform such image processing operations and send the processing results to the transfer memory 15, etc., each processor 20 connects to an external input/output bus 25.
a, 25b, 25c, 25d and an input/output interface 26 to the image memory section 10. Each processor 20 outputs processing results to the transfer memory 15, host computer 11, etc. via an external input/output bus 25 under the control of a bus control device 27.

第1図、第2図a,b、及びc並びに第3図を
併せ参照して、微分演算を4つのプロセツサ20
を用いて行う場合におけるジヨブ制御装置18の
動作を説明する。まず、第2図aのステツプS1
示すように、ジヨブ制御装置18は上位計算機1
1からの命令の有無を監視し、無ければ、常時、
この状態を保持する。命令が与えられると、ジヨ
ブ制御装置18は命令によつて指定されたコント
ロールメモリ21のアドレスバス22を通してア
クセスし(ステツプS2)し、コントロールメモリ
21から微分演算の際におけるジヨブ制御装置1
8の動作をあらわす一連のマイクロ命令からなる
マイクロプログラムを読み出す。この場合、読み
出されるマイクロ命令の個数は上位計算機11か
らの命令によつて指定されることは言うまでもな
い。コントロールメモリ21から読み出されたジ
ヨブ制御装置用マイクロプログラムはプログラム
バス23を通して、ジヨブ制御装置18のコント
ロールメモリ部(図示せず)へ転送される(ステ
ツプS3)。ジヨブ制御装置18はステツプS4に示
すように、マイクロプログラムの転送が終了した
か否かを監視しており、転送終了が検出される
と、このマイクロプログラムの実行を開始する
(ステツプS5)。次に、ジヨブ制御装置18は画像
メモリ部10の画像入力装置12を起動し、デイ
ジタル画像を原画像メモリ14に格納させる(ス
テツプS6)。この実施例では、第3図に示すよう
に、横M×縦N個のメツシユにサンプリングされ
た画像が原画像メモリ14に記憶される。続い
て、第2図bのステツプS7に示すように、4個の
プロセツサ20a〜20bが選択される。この状
態で、ジヨブ制御装置18はコントロールメモリ
21にアクセスし、微分演算の手順を示すプロセ
ツサ用マイクロプログラムを読み出し、各プロセ
ツサ20a〜20dのサブメモリ部にプログラム
バス23を通して同時に転送させる。ステツプS9
に示すように、ジヨブ制御装置18はプロセツサ
用マイクロプログラムの転送を監視し、転送が終
了すると、プロセツサ20a〜20dを起動す
る。更に、ジヨブ制御装置18はステツプS11
S12,S13及びS14に示すように、各プロセツサ2
0a〜20dに分担領域を指示する位置データを
順次与える。この実施例では、第3図に示すよう
に、各分担領域の始点S1〜S4及び終点E1〜E4
位置データとして、送出する。したがつて、各プ
ロセツサ20a〜20dは与えられた位置データ
S1〜S4,E1〜E4を基準として、順次分担領域に
おける微分演算をマイクロプログラムにしたがつ
て個別に実行する。分担領域における微分演算を
終了したプロセツサはバス制御装置27及びジヨ
ブ制御装置18に処理の終了を通知する。バス制
御装置27は入出力バス25及びインタフエース
26が他のプロセツサ等によつて使用されていな
いことを条件として、プロセツサに処理結果を転
送用メモリ15等に転送させる。同様にして、全
てのプロセツサにおける処理が終了すると、ジヨ
ブ制御装置18は処理の終了を上位計算機に通知
する(ステツプS15)。
Referring to FIG. 1, FIG. 2 a, b, and c, and FIG.
The operation of the job control device 18 when using the job control device 18 will be explained. First, as shown in step S1 in FIG. 2a, the job control device 18
Monitor the presence or absence of commands from 1, and if there are no commands, always
Maintain this state. When a command is given, the job control device 18 accesses the control memory 21 designated by the command through the address bus 22 (step S 2 ), and uses the control memory 21 to access the job control device 1 during differential operation.
A microprogram consisting of a series of microinstructions representing the operations of 8 is read out. In this case, it goes without saying that the number of microinstructions to be read is specified by an instruction from the host computer 11. The microprogram for the job control device read from the control memory 21 is transferred to the control memory section (not shown) of the job control device 18 via the program bus 23 (step S 3 ). As shown in step S4 , the job control device 18 monitors whether or not the transfer of the microprogram has ended, and when the end of the transfer is detected, it starts executing the microprogram (step S5 ). . Next, the job control device 18 activates the image input device 12 of the image memory unit 10 and stores the digital image in the original image memory 14 (step S 6 ). In this embodiment, as shown in FIG. 3, an image sampled into a mesh of M horizontally by N vertically is stored in the original image memory 14. Subsequently, as shown in step S7 of FIG. 2b, four processors 20a-20b are selected. In this state, the job control device 18 accesses the control memory 21, reads out a microprogram for the processor indicating the procedure of the differential operation, and simultaneously transfers it to the submemory section of each of the processors 20a to 20d via the program bus 23. Step S 9
As shown in FIG. 2, the job control device 18 monitors the transfer of the microprogram for the processor, and when the transfer is completed, starts the processors 20a to 20d. Furthermore, the job control device 18 performs steps S 11 ,
As shown in S 12 , S 13 and S 14 , each processor 2
Position data indicating assigned areas is sequentially given to 0a to 20d. In this embodiment, as shown in FIG. 3, starting points S 1 to S 4 and ending points E 1 to E 4 of each assignment area are sent as position data. Therefore, each processor 20a to 20d receives the given position data.
Using S 1 to S 4 and E 1 to E 4 as standards, differential operations in assigned areas are executed individually according to the microprogram. The processor that has completed the differential calculation in the assigned area notifies the bus control device 27 and job control device 18 of the completion of processing. The bus control device 27 causes the processor to transfer the processing results to the transfer memory 15 or the like on the condition that the input/output bus 25 and the interface 26 are not used by other processors or the like. Similarly, when the processing in all processors is completed, the job control device 18 notifies the host computer of the completion of the processing (step S15 ).

このようにして得られた微分画像は物体の輪郭
線をあらわし、以後の対称度演算等に使用するこ
とができる。尚、物体の対称度を演算するために
は、特願昭53−97306号(特開昭55−24624号)明
細書で述べられているように、マスクを用いた処
理を各分担領域に施せばよい。
The differential image thus obtained represents the outline of the object and can be used for subsequent symmetry calculations and the like. In addition, in order to calculate the degree of symmetry of an object, as described in the specification of Japanese Patent Application No. 53-97306 (Japanese Unexamined Patent Publication No. 55-24624), processing using a mask must be applied to each assigned area. Bye.

以上述べたように、本発明では上位計算機、ジ
ヨブ制御装置、及び複数のプロセツサを用い、各
プロセツサは共通のマイクロプログラムにしたが
つて異なる画像領域における処理を個別に実行し
ている。このため、従来の単一にミニコンピユー
タを用いたシステムに比較して、本発明のシステ
ムは約100倍程度処理速度を速くすることがで
き、実時間処理の要求に充分応え得ることが確認
された。本発明を実施する場合、バスの使用の際
における競合のために、4台以上のプロセツサに
よる並列処理を行なつても却つて実行効率が低下
することが判明した。このため、同一のプログラ
ムを複数台のプロセツサで並列的に実行した場
合、実行効率が低下しないプロセツサの数は4で
あることがわかつた。
As described above, the present invention uses a host computer, a job control device, and a plurality of processors, and each processor individually executes processing in different image areas according to a common microprogram. Therefore, compared to the conventional system using a single minicomputer, the system of the present invention can increase the processing speed by about 100 times, and it has been confirmed that it can fully meet the demands of real-time processing. Ta. When implementing the present invention, it has been found that even if four or more processors perform parallel processing, the execution efficiency is rather reduced due to competition in the use of the bus. For this reason, it has been found that when the same program is executed in parallel by a plurality of processors, the number of processors that does not reduce the execution efficiency is four.

上に述べた実施例では、画像を4つに分割する
場合について述べたが、ジヨブ制御装置における
位置データを変化させれば、画像を任意の個数に
分割できることは明らかである。また、分割され
た画像領域の1つを更に詳細に画像処理すること
も可能である。この場合、ジヨブ制御装置18か
ら画像入力装置12に詳細に画像処理されるべき
領域(例えば、第3図のS1及びE1で示された領
域)を指示し、画像入力装置12において、指示
された領域をより詳細にサンプリング(例えば、
M×N個のメツシユ)し、指示された領域に関す
る画像処理を複数のプロセツサにより実行する。
In the embodiment described above, a case has been described in which the image is divided into four parts, but it is clear that the image can be divided into any number of parts by changing the position data in the job control device. It is also possible to perform more detailed image processing on one of the divided image areas. In this case, the job control device 18 instructs the image input device 12 about areas to be subjected to detailed image processing (for example, the areas indicated by S 1 and E 1 in FIG. 3), and the image input device 12 instructs the image input device 12 to sampled areas in more detail (e.g.
(M×N meshes), and image processing for the designated area is executed by a plurality of processors.

実施例で使用したジヨブ制御装置及びプロセツ
サは通常の安価なマイクロコンピユータによつて
構成することができるため、経済性の面でも有利
である。
The job control device and processor used in the embodiment can be constructed using a common inexpensive microcomputer, which is advantageous in terms of economy.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係る画像処理シス
テムを示すブロツク図、第2図a,b、及びcは
本発明のシステムを用いて微分演算を行う場合の
動作手順を示すフローチヤート、及び第3図は画
像の分割の一例を示す図である。 記号の説明、10:画像メモリ部、11:上位
計算機、12:画像入力装置、13:原画像メモ
リ、14:参照画像メモリ、15:転送用メモ
リ、18:ジヨブ制御装置、20a,20b,2
0c:プロセツサ、21:コントロールメモリ、
22:アドレスバス、23:プログラムバス、2
4:制御線、25a,25b,25c,25d:
外部入出力バス、26:インタフエース、27:
バス制御装置。
FIG. 1 is a block diagram showing an image processing system according to an embodiment of the present invention, and FIGS. 2 a, b, and c are flowcharts showing operating procedures when performing differential operations using the system of the present invention. and FIG. 3 are diagrams showing an example of image division. Explanation of symbols, 10: Image memory unit, 11: Host computer, 12: Image input device, 13: Original image memory, 14: Reference image memory, 15: Transfer memory, 18: Job control device, 20a, 20b, 2
0c: processor, 21: control memory,
22: Address bus, 23: Program bus, 2
4: Control line, 25a, 25b, 25c, 25d:
External input/output bus, 26: Interface, 27:
Bus control device.

Claims (1)

【特許請求の範囲】 1 処理すべき画像を記憶する画像メモリ部と、 画像処理動作に関する命令を送出できると共
に、前記画像を複数個の処理領域に分割して処理
する際、前記処理領域の個数及び各分割領域をあ
らわすデータを送出する電子計算機と、 前記各画像処理動作に応じた画像処理手順を表
わすマイクロプログラムを記憶するコントロール
メモリと、 前記命令及びデータを受け、前記命令に対応し
た前記マイクロプログラムを前記コントロールメ
モリから読み出し転送すると共に、前記データか
ら前記各分割領域に応じた位置データを複数個生
成するジヨブ制御装置と、 該ジヨブ制御装置に結合され、バスのコントロ
ールを行うバス制御装置と、 前記ジヨブ制御装置、前記画像メモリ、前記コ
ントロールメモリ、及び前記バス制御装置に結合
され、前記バス制御装置により、バスの競合が生
じないように制御される一方、前記マイクロプロ
グラムを同時的に受けると共に前記位置データを
個々に受けて動作する複数のプロセツサを備え、
前記各プロセツサは個々に受信した位置データに
基き、他のプロセツサとは異なる分割領域に関す
る画像を前記画像メモリ部から抽出して前記マイ
クロプログラムにしたがつて処理を行い、処理結
果を個別に前記ジヨブ制御装置に転送するように
構成されており、これにより、各プロセツサは同
一のマイクロプログラムを用いて異なる分割領域
における画像を処理することを特徴とする画像処
理装置。
[Scope of Claims] 1. An image memory unit that stores an image to be processed, and is capable of sending out instructions related to image processing operations, and when processing the image by dividing it into a plurality of processing areas, the number of the processing areas and a control memory that stores a microprogram representing an image processing procedure corresponding to each of the image processing operations, and a control memory that receives the instructions and data and sends out data representing each divided area, a job control device that reads and transfers a program from the control memory and generates a plurality of position data corresponding to each divided area from the data; a bus control device that is coupled to the job control device and controls a bus; , coupled to the job control device, the image memory, the control memory, and the bus control device, and controlled by the bus control device so that bus contention does not occur, while simultaneously receiving the microprograms. and a plurality of processors that individually receive and operate the position data,
Based on the individually received position data, each of the processors extracts an image related to a divided area different from that of the other processors from the image memory section, processes it according to the microprogram, and individually sends the processing result to the job. 1. An image processing device configured to transfer images to a control device, whereby each processor processes images in different divided regions using the same microprogram.
JP15974079A 1979-12-11 1979-12-11 Picture processing system Granted JPS5682967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15974079A JPS5682967A (en) 1979-12-11 1979-12-11 Picture processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15974079A JPS5682967A (en) 1979-12-11 1979-12-11 Picture processing system

Publications (2)

Publication Number Publication Date
JPS5682967A JPS5682967A (en) 1981-07-07
JPS6112591B2 true JPS6112591B2 (en) 1986-04-09

Family

ID=15700226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15974079A Granted JPS5682967A (en) 1979-12-11 1979-12-11 Picture processing system

Country Status (1)

Country Link
JP (1) JPS5682967A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778825B2 (en) * 1983-02-09 1995-08-23 株式会社日立製作所 Image processing processor
JPS62241073A (en) * 1986-04-11 1987-10-21 Yaskawa Electric Mfg Co Ltd Parallel processing system for picture processor

Also Published As

Publication number Publication date
JPS5682967A (en) 1981-07-07

Similar Documents

Publication Publication Date Title
JP2829091B2 (en) Data processing system
JPH0778785B2 (en) Processor selection method
JPS6112591B2 (en)
JPS62118440A (en) Program transfer system
JP2646776B2 (en) Vision correction positioning device
JPH03232070A (en) Picture processor
US5121351A (en) Floating point arithmetic system
JPH05189232A (en) Automated apparatus and operating method thereof
JP3697039B2 (en) Image forming apparatus and image processing setting method
JP3614714B2 (en) DMA controller
EP0159364A1 (en) Apparatus for processing digital video signal
JP2705955B2 (en) Parallel information processing device
JP2557043B2 (en) Bit pattern detector
JPS5843024A (en) Channel addressing method
JPH05159042A (en) Picture processor
JPH03141403A (en) Programmable controller
JPH04362741A (en) Interruption control method
JPS60539A (en) Monitoring system of process progress
JP2516917B2 (en) Facsimile device modem control method
JPH04223546A (en) Request competition control system
JPH01222364A (en) Digital signal processor
JPH0740311B2 (en) Image processing device
JPS6057603B2 (en) arithmetic processing unit
JPS62274363A (en) Data processor
JPH04195605A (en) Programmable controller