Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6116108B2 - - Google Patents
[go: Go Back, main page]

JPS6116108B2 - - Google Patents

Info

Publication number
JPS6116108B2
JPS6116108B2 JP21315281A JP21315281A JPS6116108B2 JP S6116108 B2 JPS6116108 B2 JP S6116108B2 JP 21315281 A JP21315281 A JP 21315281A JP 21315281 A JP21315281 A JP 21315281A JP S6116108 B2 JPS6116108 B2 JP S6116108B2
Authority
JP
Japan
Prior art keywords
factor
shared line
state
reset
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP21315281A
Other languages
Japanese (ja)
Other versions
JPS58114220A (en
Inventor
Toshiaki Maruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP21315281A priority Critical patent/JPS58114220A/en
Publication of JPS58114220A publication Critical patent/JPS58114220A/en
Publication of JPS6116108B2 publication Critical patent/JPS6116108B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 本発明は、各種要因の状態の変化を検出する信
号ラインにおけるエツジ信号の多重処理方式に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multiple processing method for edge signals in a signal line for detecting changes in the state of various factors.

一般に、オフイスコンピユータなどにあつて
は、種々の要因から状態の変化があつたことを中
央処理装置に知らせ、その知らせを受けた中央処
理装置はどの要因の変化であるかを検知する要因
センスを行なつて信号処理をなすような手段がと
られている。
Generally, in an office computer, etc., the central processing unit is notified of changes in status due to various factors, and the central processing unit receives the notification and uses a factor sense to detect which factor caused the change. Measures have been taken to carry out signal processing.

従来、各要因から中央処理装置に状態の変化を
知らせる信号ラインとしてそれぞれ専用のドライ
ブラインを使用するようにしており、そのためラ
イン数が多くなつてしまつている。
Conventionally, dedicated drive lines have been used as signal lines for notifying the central processing unit of changes in status due to various factors, resulting in a large number of lines.

本発明は、各要因ごとにその状態の変化を知ら
せる信号(エツジ信号)のラインをそれぞれ設け
ることなく、共通の信号ラインによつて各要因の
状態の変化を中央処理装置などに確実に知らせる
ことができるようにしたエツジ信号の多重処理方
式を提供するものである。
The present invention is capable of reliably notifying a central processing unit, etc. of changes in the state of each factor through a common signal line, without providing a signal (edge signal) line for each factor to notify the change in its state. The present invention provides an edge signal multiplexing method that enables edge signal processing.

共通の信号ラインによつて種々の要因の状態の
変化を上央処理装置などに知らせる際、複数の要
因が競合してその共有ラインをドライブした場合
に、後からドライブした要因のエツジ信号の変化
がなくなつてその状態の変化を知らせることがで
きなくなつてしまうおそれが多分にある。
When notifying the upper central processing unit of changes in the status of various factors via a common signal line, if multiple factors conflict and drive the shared line, the edge signal of the factor driven later changes. There is a strong possibility that the information will disappear and it will no longer be possible to notify changes in the status.

そのため本発明によるエツジ信号の多重処理方
式では、各要因ごとにその状態の変化を保持させ
てエツジ信号に応じた中央処理装置などによる要
因センスの後にその保持状態をリセツトさせると
ともに、そのリセツトに応じて共有ラインを一時
的に不活性にさせる手段をとることにより、複数
の要因が競合して共有ラインをドライブした場合
であつても、共有ラインの活性回復時に後からド
ライブした潜在要因のエツジ信号を生じさせるこ
とができるようにしている。
Therefore, in the edge signal multiple processing method according to the present invention, the change in state is held for each factor, and after the central processing unit senses the factor in response to the edge signal, the held state is reset, and in response to the reset, the change in the state is held. By taking measures to temporarily deactivate the shared line, even if multiple factors conflict with each other to drive the shared line, the edge signal of the latent cause that was later driven when the shared line is restored to active state. We are trying to make it possible to cause this.

以下、添付図面を参照して本発明の一実施例に
ついて詳述する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the accompanying drawings.

第1図は本発明によるエツジ信号の多重処理方
式を具体的に実施するための一構成例を示すもの
で、エツジセンス共有ライン1に接続された要因
A,B,Cの各状態の変化をそれぞれ保持する要
因保持回路2,3,4と、それら各要因保持回路
2,3,4をリセツトさせるリセツト信号
RESETを遅延させ、その遅延されたリセツト信
号により共有ライン1に設けられたドライバ(活
性制御器)5のデイセーブル端子を付勢して共有
ライン1を一時不活性状態にさせる遅延回路6と
によつて構成されている。
FIG. 1 shows an example of a configuration for concretely implementing the edge signal multiplexing method according to the present invention. Factor holding circuits 2, 3, and 4 to be held, and a reset signal that resets each of the factor holding circuits 2, 3, and 4.
A delay circuit 6 that delays RESET and activates a disable terminal of a driver (activation controller) 5 provided on the shared line 1 using the delayed reset signal to temporarily deactivate the shared line 1. It is structured accordingly.

しかして、このように構成されたものにおい
て、いま要因Aに状態の変化が生じて要因保持回
路2がセツトされ、そのセツト出力によつて共有
ライン1をドライブして図示しない中央処理装置
などに状態の変化があつたことを知らせると、そ
の知らせを受けた側ではどの要因の状態変化であ
るかを検知するための要因センスを実行する。そ
の際、要因Aのセンスの間に要因Bの状態変化が
生じ、要因保持回路3がセツトされて共有ライン
1をドライブしていると、要因センスでは要因A
と要因Bとが共有ラインをドライブしていること
が検知される。要因A,Bが判明された時点で中
央処理装置などから出されるリセツト信号
RESETによつて各要因保持回路2,3がそれぞ
れリセツトされるが、その間に要因Cの状態変化
が生じて要因保持回路4がセツトされ、共有ライ
ン1がドライブされると、要因A,Bがセツトさ
れた時点では要因Cによるドライブがひき続きな
されているために共有ライン1におけるエツジ信
号の変化がなくなつてしまうことになる。そこ
で、本発明では特にこのような場合、要因A,B
のセンス後に出されるリセツト信号RESET(要
因保持回路2〜4のリセツトを保障するための一
定の時間間隔を有している)を遅延回路6によつ
て所定時間遅延させ、その遅延されたリセツト信
号をドライバ5のデイセーブル端子に与えること
によつて共有ライン1を一時不活性状態にし、そ
れにより共有ライン1をドライブされる前の状態
にもどしたうえで、共有ライン1の活性回復後に
要因保持回路4のセツト出力によつて再度共有ラ
イン1をドライブさせるようにしている。したが
つて、共有ライン1には後からドライブした要因
Cのエツジ信号が得られ、それにより要因Cの状
態変化を中央処理装置などに確実に知らせること
ができるようになる。
In the device configured in this way, a change in state has now occurred in the factor A, and the factor holding circuit 2 is set, and the set output drives the shared line 1 to the central processing unit (not shown). When a change in status is notified, the side receiving the notification executes factor sensing to detect which factor caused the change in status. At this time, if a state change of factor B occurs during the sensing of factor A and the factor holding circuit 3 is set and driving the shared line 1, then the factor A changes when the factor A is sensed.
and factor B are detected to be driving the shared line. A reset signal issued from the central processing unit, etc. when factors A and B are determined.
Each of the factor holding circuits 2 and 3 is reset by RESET, but in the meantime, when the state of factor C changes and the factor holding circuit 4 is set, and the shared line 1 is driven, factors A and B are reset. At the time when it is set, the edge signal on the shared line 1 no longer changes because the driving by the factor C continues. Therefore, in this invention, especially in such a case, factors A and B are
The reset signal RESET (which has a fixed time interval to ensure reset of the factor holding circuits 2 to 4) issued after sensing is delayed for a predetermined time by the delay circuit 6, and the delayed reset signal is is applied to the disable terminal of the driver 5 to temporarily deactivate the shared line 1, thereby returning the shared line 1 to the state before it was driven, and after the activation of the shared line 1 is restored, the factor is maintained. The shared line 1 is driven again by the set output of the circuit 4. Therefore, the edge signal of the factor C driven later can be obtained on the shared line 1, thereby making it possible to reliably notify the central processing unit or the like of a change in the state of the factor C.

なお、第2図に以上説明した実施例の場合にお
ける各要因A,B,Cの状態変化、要因センス、
各要因保持回路2〜4のリセツトおよび共有ライ
ン1上のエツジ信号の各タイミングをそれぞれ示
している。
In addition, FIG. 2 shows the state changes of each factor A, B, and C in the case of the embodiment described above, the factor sense,
The timings of the reset of each of the factor holding circuits 2 to 4 and the edge signal on the shared line 1 are shown, respectively.

以上、本発明によるエツジ信号の多重処理方式
にあつては、エツジセンス共有ラインに接続され
た複数の要因ごとにその状態の変化を保持させ、
要因センス後にその保持状態をリセツトさせる手
段と、リセツトに応じて共有ラインを一時的に不
活性にさせる手段とをとるようにしたもので、複
数の要因が競合して共有ラインをドライブした場
合であつても、共有ラインの活性回復時に後から
ドライブした潜在要因のエツジ信号を生じさせる
ことができ、共有ラインのドライブの競合に対し
て各要因の状態変化をそれが発生した時点で中央
処理装置などに確実に知らせることができるとい
う優れた利点を有している。
As described above, in the edge signal multiplexing method according to the present invention, changes in the state are held for each of a plurality of factors connected to the edge sense common line,
This system uses a means to reset the held state after sensing the factor, and a means to temporarily deactivate the shared line in response to the reset, so that it can be used even if multiple factors conflict with each other to drive the shared line. Even if the shared line is restored to active state, it is possible to generate edge signals of latent factors that were driven later, and the state change of each factor can be detected by the central processing unit at the time when the shared line drive conflict occurs. It has the excellent advantage of being able to reliably inform the public.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるエツジ信号の多重処理方
式を具体的に実施させるための一構成例を示すブ
ロツク図、第2図は同実施例における各部動作の
タイミングの一例を示すタイムチヤートである。 1……共有ライン、2,3,4……要因保持回
路、5……ドライバ、6……遅延回路。
FIG. 1 is a block diagram showing an example of a configuration for concretely implementing the edge signal multiplexing method according to the present invention, and FIG. 2 is a time chart showing an example of the timing of the operation of each part in the same embodiment. 1... Shared line, 2, 3, 4... Factor holding circuit, 5... Driver, 6... Delay circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 エツジセンス共有ラインに接続された複数の
要因ごとにその状態の変化を保持させ、要因セン
ス後にその保持状態をリセツトさせる手段と、リ
セツトに応じて共有ラインを一時的に不活性にさ
せる手段とをとり、複数の要因が競合して共有ラ
インをドライブしたときに共有ラインの活性回復
時に潜在要因のエツジ信号を生じさせるようにし
たエツジ信号の多重処理方式。
1. Means for retaining changes in the state of each of a plurality of factors connected to an edge sense shared line, and resetting the retained state after sensing the factor, and means for temporarily inactivating the shared line in response to the reset. This edge signal multiplexing method generates an edge signal of a latent factor when the shared line is restored to active state when multiple factors compete to drive the shared line.
JP21315281A 1981-12-28 1981-12-28 Multiprocessing system of edge signal Granted JPS58114220A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21315281A JPS58114220A (en) 1981-12-28 1981-12-28 Multiprocessing system of edge signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21315281A JPS58114220A (en) 1981-12-28 1981-12-28 Multiprocessing system of edge signal

Publications (2)

Publication Number Publication Date
JPS58114220A JPS58114220A (en) 1983-07-07
JPS6116108B2 true JPS6116108B2 (en) 1986-04-28

Family

ID=16634424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21315281A Granted JPS58114220A (en) 1981-12-28 1981-12-28 Multiprocessing system of edge signal

Country Status (1)

Country Link
JP (1) JPS58114220A (en)

Also Published As

Publication number Publication date
JPS58114220A (en) 1983-07-07

Similar Documents

Publication Publication Date Title
JPH0141075B2 (en)
JPS6116108B2 (en)
JP2536622B2 (en) Interrupt control method
JPS61177564A (en) Shared storage device
JP2939666B2 (en) Bus failure judgment method
JPH05282244A (en) Information processor
JPH067519Y2 (en) Memory access controller
JPH0426914Y2 (en)
SU752338A1 (en) Rapid-access storage control device
JPS6226740B2 (en)
JPS6253860B2 (en)
JP2834062B2 (en) Information processing system
JPH076713U (en) Detector for chattering prevention
JPH02271449A (en) Bus fault detecting system
JPS587730A (en) Supersonic switch
JPS63164682A (en) Image processor
JPS62182943A (en) Watchdog timer circuit
JPH02272657A (en) Malfunction detecting circuit
JPH0371078A (en) Target echo detecting device for sonar device
JPH02143340A (en) Abnormality supervising method for electronic circuit
JPS61255454A (en) Status signal detecting method
JPS6256541B2 (en)
JPS58114384A (en) Controlling system of storage device
JPH03124243U (en)
JPH0276049A (en) Bus error detecting circuit for microprocessor