JPS6118904B2 - - Google Patents
Info
- Publication number
- JPS6118904B2 JPS6118904B2 JP11640477A JP11640477A JPS6118904B2 JP S6118904 B2 JPS6118904 B2 JP S6118904B2 JP 11640477 A JP11640477 A JP 11640477A JP 11640477 A JP11640477 A JP 11640477A JP S6118904 B2 JPS6118904 B2 JP S6118904B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- circuit
- display
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
- Control Of El Displays (AREA)
Description
本発明は薄膜エレクトロルミネセンスパネル
(以下、薄膜ELPという)の多階調表示装置に関
する。
薄膜ELPは第1図に示すように、ガラス基板1
の上に稿状の透明電極2を平行に配設し、この上
に、例えばY2O3等の誘電物質3、例えばMnをド
ープしたZnS等の螢光物質層4、及び上記と同じ
誘電物質層3′を蒸着スパソタリング等の薄膜生
成技術により3層構造にしたものを配設し、さら
にその上に透明電極2と直交する稿状の透明電極
5を平行に配設したものである。かかる構造にお
いて、第1の電極群2のうちの一つと、第2の電
極群5のうちの一つに適当な交流電圧を印加した
とき。両電極が交差する微小面積のみが発光する
ことになり、これが画面の1絵素に相当する。こ
のような構造の薄膜ELは輝度や寿命や安定性の
点で従来の分散型EL素子に比べて優れた特性を
有している。また、製造条件によつては、個々の
絵素は印加電圧と輝度の間に第2図aのような履
歴現象を示すメモリー型と、第2図bのような履
歴現象を示さないノンメモリー型とに分類される
が、本発明はこのどちらの型にも適用できる方式
である。
本発明に係る薄膜ELPの印加パルス幅tWに対
する輝度特性の一例を第3図に示す。この特性曲
線から解るように印加電圧の振幅により、パルス
幅に対して線形な領域と非線形な領域とが存在す
る。十分な輝度や高い。コントラスト比を得るた
めには非線形領域を用いねばならない場合が多
い。本発明は上記した薄膜ELPの諸特性の発見に
もとづいてなされたものである。
本発明は多階調表示のできる薄膜ELPによるデ
イスプレイパネルの提供と、そのような表示装置
を簡単な回路構成で実現することを目的としてお
り、その手段として、表示信号パルスのパルス幅
変調のみにより輝度変調を行うこととし、さらに
詳述すると、時間幅が異る2n個のパルスを並列
に出力するパルス発生器を設け、入力信号をnビ
ツトのデジタル信号に変換したのち該デジタル信
号に対応する上記パルスのひとつを選択して表示
信号パルスをつくることによりパルス幅変調を行
うことを特徴としている。
以下、本発明をヒステリシス特性によるメモリ
機能を備えた薄膜ELPを用いてTV画像の8階調
変調を行う実施例について詳細に説明する。
第4図は本発明実施例の回路ブロツク構成図で
ある。
映像信号入力端子6に導入された複合映像信号
は信号分離回路7にて映像信号と同期信号に分離
され、それぞれは信号処理回路8及びタイミング
制御回路9へと導かれる。信号処理回路8はサン
プルホールド回路及びA−D変換器から構成され
ており、映像信号をクロツク信号に基いて順次サ
ンプリングしてこれを8階調の輝度レベルB0,
B1,B2……,B7を表わす3ビツトのデジタル信
号A,B,Cに変換する。第1表に変換の一例を
示す。
The present invention relates to a multi-gradation display device using a thin film electroluminescent panel (hereinafter referred to as thin film ELP). As shown in Fig. 1, the thin film ELP has a glass substrate 1.
A transparent electrode 2 in the form of a draft is disposed in parallel thereon, and on top of this, a dielectric material 3 such as Y2O3 , a fluorescent material layer 4 such as Mn-doped ZnS, and the same dielectric as above . A material layer 3' is formed into a three-layer structure using a thin film production technique such as evaporation spasotering, and a transparent electrode 5 in the form of a draft perpendicular to the transparent electrode 2 is arranged in parallel thereon. In this structure, when an appropriate AC voltage is applied to one of the first electrode group 2 and one of the second electrode group 5. Only the tiny area where the two electrodes intersect will emit light, which corresponds to one picture element on the screen. Thin film EL devices with such a structure have superior properties compared to conventional distributed EL devices in terms of brightness, lifespan, and stability. Also, depending on the manufacturing conditions, individual pixels may be of a memory type, which exhibits a hysteresis phenomenon between applied voltage and luminance, as shown in Figure 2a, or non-memory type, which does not exhibit a hysteresis phenomenon, as shown in Figure 2b. However, the present invention can be applied to both types. FIG. 3 shows an example of the brightness characteristics of the thin film ELP according to the present invention with respect to the applied pulse width t W . As can be seen from this characteristic curve, depending on the amplitude of the applied voltage, there are linear regions and nonlinear regions with respect to the pulse width. Enough brightness or high. In many cases, nonlinear regions must be used to obtain contrast ratios. The present invention was made based on the discovery of the various properties of thin film ELP described above. The present invention aims to provide a thin-film ELP display panel that can display multiple gradations, and to realize such a display device with a simple circuit configuration. We decided to perform brightness modulation, and in more detail, we installed a pulse generator that outputs 2 n pulses with different time widths in parallel, converted the input signal into an n-bit digital signal, and then responded to the digital signal. The present invention is characterized in that pulse width modulation is performed by selecting one of the above-mentioned pulses to create a display signal pulse. Hereinafter, an embodiment of the present invention will be described in detail in which 8-gradation modulation of a TV image is performed using a thin film ELP having a memory function based on hysteresis characteristics. FIG. 4 is a circuit block diagram of an embodiment of the present invention. The composite video signal introduced into the video signal input terminal 6 is separated into a video signal and a synchronization signal by a signal separation circuit 7, and each is guided to a signal processing circuit 8 and a timing control circuit 9. The signal processing circuit 8 is composed of a sample and hold circuit and an A-D converter, and sequentially samples the video signal based on the clock signal and converts the video signal into eight gradations of brightness levels B 0 ,
B 1 , B 2 ..., B 7 are converted into 3-bit digital signals A, B, and C. Table 1 shows an example of conversion.
【表】
信号保持回路10はマトリツクスデスプレイパ
ネル18のX列電極群X1〜Xmのそれぞれに対応
する上記3ビツトの輝度信号を保持するシフトレ
ジスタであつて、(3×m)ビツトの容量を持
つ。表示信号パルス発生回路11は3ピツトのデ
ジタル輝度信号に従いパルス幅変調された表示信
号パルスを発生する回路であつて、本発明の特徴
部分の要部をなすため後述する。X列電極駆動回
路12はパルス幅変調された表示信号パルスの振
幅を保持しながら高圧の電極印加電圧をつくる回
路であつて、その出力はパネル18のX列電極群
X1,X2,……,Xmに接続される。
一方、維持パルス発生器14、消去パルス発生
器15及び行選択パルス発生器16はそれぞれ維
持パルス、消去パルス、及び行選択パルスを発生
しており、タイミング制御回路9の指令に従い適
宜Y行電極駆動回路17に供給している。駆動回
路17はこの入力パルスに基いて高圧の出力をつ
くりマトリツクス型デスプレイパネル18のY行
電極群Y1,Y2,……,Ynを駆動している。これ
ら一連の信号の流れはクロツク発生回路13から
のクロツクとTV同期信号を合成してタイミング
パルスを作つているタイミング制御回路9によつ
て制御されている。
第4図のデスプレイパネル18を構成する(n
×m)の絵素のうちi列目の電極Xiとj行目の
電極Yjで交差している絵素(i・j)につい
て、印加電圧波形と発光波形の関係を第5図に示
す。図において、イは書込みパルス、ロは維持パ
ルス、ハは消去パルス、ニは表示信号パルス、ホ
は行選択パルスである。絵素(i・j)に印加さ
れる電圧V(i・j)は、電極Xiに印加される
電圧Vxiと電極Yjに印加される電圧Vyjの差とな
り、表示信号パルスニと行選択パルスホが重畳印
加されるとき書込みパルスイが印加されて絵素
(i・j)が発光し、その後維持パルスロにより
その発光状態が維持されるが、次に消去パルスハ
が来ると発光が消去され、その後は維持パルスロ
により消去状態が維持される。
また、表示信号パルスニは後述するように、そ
のパルス幅が変化するが、常にこれをカバーする
ように行選択パルスホのパルス幅が定められてい
る。デスプレイパネル18全面の走査方式は、行
選択パルス及び消去パルスが1行づつ順次Y電極
を選択してゆき、これと同期して表示信号パルス
をすべてのX電極X1〜Xmに一斉に印加するライ
ン走査方式が用いられている。
次に本発明の特徴部分について説明する。第1
表において、3ビツトのデジタル信号A,B,C
に変換された輝度レベルを表わす信号から8種の
パルス幅to,t1,……,t7を発生させてX列電極
駆動信号を得ている。今、印加パルス幅と輝度と
の間に線形関係が成立するなら、8種のパルス幅
t0,t1,……,t7は等差数列的に増大するもので
よい。しかし、第3図に示したように十分な輝度
とコントラスト比を得ようとすると、輝度が印加
パルス幅に対して非線形の範囲でELPを使用せざ
るを得なくなる場合が生じ、その場合には上述し
た8種のパルス幅t0,t1,……,t7の相互関係を
調整しなければならない。これを実現する表示信
号パルス発生回路11を構成するm個の回路のう
ちの一つの具体的回路例を第6図に示す。図にお
いて19はパルス幅発生回路で、タイミング制御
回路9からのトリガ入力により変調用パルス幅信
号t0,t1,……,t7及びストローブ信号tSを並列
に発生する。この回路の具体例を第7図に示す。
すなわち、9個の単安定マルチバイブレータ2
1,22,……,29より構成され、各マルチバ
イブレータには可変抵抗VRS,VRO,……,VR
7及びキヤパシタンスCS,C0,……,C1,
……C7が設けられていて出力パルス幅tS,
t0,t1,……t7をそれぞれ独立的に調整すること
ができる。20はマルチプレクサといわれる論理
素子であつてその真理値表を第2表に示す。[Table] The signal holding circuit 10 is a shift register that holds the above-mentioned 3-bit luminance signal corresponding to each of the X column electrode groups X 1 to Xm of the matrix display panel 18, and has a capacity of (3×m) bits. have. The display signal pulse generating circuit 11 is a circuit that generates a display signal pulse whose pulse width is modulated in accordance with a 3-pit digital luminance signal, and will be described later as it forms the main part of the characteristic part of the present invention. The X-column electrode drive circuit 12 is a circuit that generates a high voltage applied to the electrodes while maintaining the amplitude of the pulse-width-modulated display signal pulse, and its output is applied to the X-column electrode group of the panel 18.
Connected to X 1 , X 2 , ..., Xm. On the other hand, the sustain pulse generator 14, the erase pulse generator 15, and the row selection pulse generator 16 generate sustain pulses, erase pulses, and row selection pulses, respectively, and drive the Y row electrodes as appropriate according to instructions from the timing control circuit 9. It is supplied to the circuit 17. The drive circuit 17 generates a high-voltage output based on this input pulse to drive the Y row electrode groups Y 1 , Y 2 , . . . , Yn of the matrix type display panel 18 . The flow of these series of signals is controlled by a timing control circuit 9 which synthesizes the clock from the clock generation circuit 13 and the TV synchronization signal to generate timing pulses. Configuring the display panel 18 in FIG.
FIG. 5 shows the relationship between the applied voltage waveform and the light emission waveform for the picture element (i.times.m) that intersects the i-th column electrode Xi and the j-th row electrode Yj. In the figure, A is a write pulse, B is a sustain pulse, C is an erase pulse, D is a display signal pulse, and E is a row selection pulse. The voltage V (i, j) applied to the picture element (i, j) is the difference between the voltage Vxi, which is applied to the electrode Xi, and the voltage Vyj, which is applied to the electrode Yj, and when the display signal pulse N and the row selection pulse H are superimposed. When the write pulse I is applied, the picture elements (i and j) emit light, and after that, the light emitting state is maintained by the sustain pulse L, but when the erase pulse I comes next, the light emission is erased, and after that, the sustain pulse L is applied. The erased state is maintained. Furthermore, although the pulse width of the display signal pulse d changes as will be described later, the pulse width of the row selection pulse d is determined so as to always cover this. The scanning method for the entire surface of the display panel 18 is such that a row selection pulse and an erase pulse sequentially select the Y electrodes one row at a time, and in synchronization with this, display signal pulses are simultaneously applied to all the X electrodes X 1 to Xm. A line scanning method is used. Next, the features of the present invention will be explained. 1st
In the table, 3-bit digital signals A, B, C
Eight types of pulse widths to, t 1 , . Now, if a linear relationship is established between the applied pulse width and the brightness, then there are 8 types of pulse widths.
t 0 , t 1 , ..., t 7 may increase in an arithmetic progression. However, as shown in Figure 3, in order to obtain sufficient brightness and contrast ratio, there are cases where it is necessary to use ELP in a range where the brightness is non-linear with respect to the applied pulse width. The mutual relationship among the eight types of pulse widths t 0 , t 1 , . . . , t 7 described above must be adjusted. FIG. 6 shows a specific circuit example of one of the m circuits forming the display signal pulse generation circuit 11 that realizes this. In the figure, reference numeral 19 denotes a pulse width generation circuit, which generates modulation pulse width signals t 0 , t 1 , . . . , t 7 and a strobe signal t S in parallel based on a trigger input from the timing control circuit 9. A specific example of this circuit is shown in FIG.
That is, 9 monostable multivibrators 2
1, 22, ..., 29, and each multivibrator has variable resistors VRS, VRO, ..., VR.
7 and capacitance CS, C0, ..., C1,
... C7 is provided and the output pulse width t S ,
t 0 , t 1 , ... t 7 can be adjusted independently. 20 is a logic element called a multiplexer, and its truth table is shown in Table 2.
【表】
なお、第6図において、Ai,Bi,Ciは信号保
持回路10の電極Xiに係る3ビツトのメモリ素
子の出力信号であり、12iはX列電極駆動回路
12のうち電極Xiに係るものである。
第8図に第6図及び第7図に示した表示信号パ
ルス発生系のタイムチヤートを、輝度レベルが
B5、すなわちAi=1、Bi=0、Ci=1の場合に
ついて示す。
本発明によれば、時間幅が異る2n個のパルス
を並列に出力するパルス発生器を唯1個だけ設
け、表示パターンの輝度レベルを表わす入力信号
をnビツトのデジタル信号に順次変換したのち変
換されたデジタル信号の真値をもつビツトに対応
するパルス発生器の出力のひとつを選択して表示
信号パルスをつくることによりパルス幅変調を行
うものであるから、回路構成を非常に簡単化する
ことができる。また上記2n個のパルス幅を独立
的に調整できるよう構成することによりELPの特
性のばらつきはもとより、印加パルスの電圧振幅
や周波数によつて異なるパルス幅対輝度特性を簡
単に補正することができて多階調表示を最適状態
にすることができ、さらにELPの輝度を非線形特
性範囲まで拡大して使用しても良好な表示を得る
ことができる。ちなみに、実験例における各パル
ス幅は、tS=120μS、t1=20μS、t2=40μ
S、t3=60μS、t4=80μS、t5=90μS、t6=
100μS、t7=110μSであり、これに対向して行
電極に印加される行選択パルス幅は120μSであ
つた。また、発光閾値電圧Vth=200V、維持パル
ス電圧V1=210V、書込みパルス電圧V2=210〜
280V、消去パルス電圧V3=190Vであつた。[Table] In FIG. 6, Ai, Bi, and Ci are the output signals of the 3-bit memory element related to the electrode Xi of the signal holding circuit 10, and 12i is the output signal of the 3-bit memory element related to the electrode Xi of the X column electrode drive circuit 12. It is something. Figure 8 shows a time chart of the display signal pulse generation system shown in Figures 6 and 7.
The case of B 5 , that is, Ai=1, Bi=0, and Ci=1 will be shown. According to the present invention, only one pulse generator is provided that outputs 2n pulses with different time widths in parallel, and an input signal representing the brightness level of a display pattern is sequentially converted into an n-bit digital signal. Since pulse width modulation is performed by creating a display signal pulse by selecting one of the outputs of the pulse generator that corresponds to the bit with the true value of the converted digital signal, the circuit configuration is greatly simplified. can do. In addition, by configuring the above 2 n pulse widths to be independently adjustable, it is possible to easily correct not only variations in ELP characteristics but also pulse width vs. brightness characteristics that vary depending on the voltage amplitude and frequency of the applied pulse. This makes it possible to achieve optimal multi-gradation display, and also to obtain good display even when the ELP brightness is expanded to the non-linear characteristic range. By the way, each pulse width in the experimental example is t S = 120 μS, t 1 = 20 μS, t 2 = 40 μS.
S, t 3 = 60 μS, t 4 = 80 μS, t 5 = 90 μS, t 6 =
The width of the row selection pulse applied to the row electrodes was 120 μS. In addition, light emission threshold voltage Vth = 200V, sustain pulse voltage V 1 = 210V, write pulse voltage V 2 = 210~
The voltage was 280V, and the erase pulse voltage V 3 was 190V.
第1図a及びbは薄膜ELPの一部切截斜視図及
び断面図、第2図a及びbは薄膜ELPの印加電圧
対発光輝度の関係を示す特性図、第3図は薄膜
ELPの印加パルス幅対発光輝度の関係を示す特性
図、第4図は本発明実施例の回路ブロツク構成
図、第5図は上記実施例の発光に関する作用説明
図、第6図は上記実施例の表示信号パルス発生回
路11の回路例、第7図は第6図のパルス幅発生
回路19の回路例、第8図は上記実施例における
表示信号パルス幅変調に関する作用説明図であ
る。
7……信号分離回路、8……信号処理回路、1
1……表示信号パルス発生器、12……X列電極
駆動回路、13……クロツク発生回路、14……
維持パルス発生器、15……消去パルス発生器、
16……行選択パルス発生器、17……Y行電極
駆動回路、18……マトリツクスパネル、19…
…パルス幅発生回路、21〜29……単安定マル
チバイブレータ。
Figures 1 a and b are partially cutaway perspective views and cross-sectional views of thin film ELP, Figures 2 a and b are characteristic diagrams showing the relationship between applied voltage and luminance of thin film ELP, and Figure 3 is a thin film ELP.
A characteristic diagram showing the relationship between ELP applied pulse width and luminance, FIG. 4 is a circuit block diagram of an embodiment of the present invention, FIG. 5 is an explanatory diagram of the effect of light emission in the above embodiment, and FIG. 6 is a diagram of the above embodiment. FIG. 7 is a circuit example of the pulse width generation circuit 19 of FIG. 6, and FIG. 8 is an explanatory diagram of the operation regarding display signal pulse width modulation in the above embodiment. 7... Signal separation circuit, 8... Signal processing circuit, 1
1...Display signal pulse generator, 12...X column electrode drive circuit, 13...Clock generation circuit, 14...
Sustain pulse generator, 15... Erase pulse generator,
16... Row selection pulse generator, 17... Y row electrode drive circuit, 18... Matrix panel, 19...
...Pulse width generation circuit, 21-29... Monostable multivibrator.
Claims (1)
ルスを並列に出力するパルス発生器と、輝度レベ
ルを表わす入力信号をnビツトのデジタル信号に
変換した後該デジタル信号に対応して前記パルス
を選択的に出力せしめる論理回路部と、を薄膜
ELパネルの電極駆動回路に連結して成り、2nの
多階調表示信号を前記薄膜ELパネルに付与する
ことを特徴とするEL表示パネルの多階調変調装
置。1 A pulse generator that outputs 2 n (n is a natural number) pulses with different pulse widths in parallel; and after converting an input signal representing a brightness level into an n-bit digital signal, The logic circuit section that selectively outputs the
1. A multi-gradation modulation device for an EL display panel, which is connected to an electrode drive circuit of the EL panel, and applies a 2n multi-gradation display signal to the thin film EL panel.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11640477A JPS5450224A (en) | 1977-09-27 | 1977-09-27 | Multiple-gradation modulator of thin-film el |
| US05/941,202 US4234821A (en) | 1977-09-14 | 1978-09-11 | Flat panel television receiver implemented with a thin film EL panel |
| DE2839860A DE2839860C3 (en) | 1977-09-14 | 1978-09-13 | Television receiver with a screen in the form of an electoluminescent thin-film display device |
| FR7826294A FR2403700A1 (en) | 1977-09-14 | 1978-09-13 | TELEVISION RECEIVER WHOSE SCREEN IS AN ELECTROLUMINESCENT PANEL |
| GB7836830A GB2007002B (en) | 1977-09-14 | 1978-09-14 | Flat panel television receiver implemented with a thin film el panel |
| GB8037527A GB2061589B (en) | 1977-09-14 | 1978-09-14 | Electroluminescent video apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11640477A JPS5450224A (en) | 1977-09-27 | 1977-09-27 | Multiple-gradation modulator of thin-film el |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5450224A JPS5450224A (en) | 1979-04-20 |
| JPS6118904B2 true JPS6118904B2 (en) | 1986-05-14 |
Family
ID=14686201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11640477A Granted JPS5450224A (en) | 1977-09-14 | 1977-09-27 | Multiple-gradation modulator of thin-film el |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5450224A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000148088A (en) * | 1998-11-16 | 2000-05-26 | Tdk Corp | Drive assembly for organic el display device |
-
1977
- 1977-09-27 JP JP11640477A patent/JPS5450224A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5450224A (en) | 1979-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4074319A (en) | Light emitting diode array imaging system - parallel approach | |
| US4021607A (en) | Video display system employing drive pulse of variable amplitude and width | |
| JP2018025829A (en) | Digital drive of active matrix display | |
| JPH01130195A (en) | System for displaying image on matrix panel in halftone | |
| US4385293A (en) | Gray shade operation of a large AC plasma display panel | |
| JPH11296131A (en) | Gray scale display method of matrix display and display device using this method | |
| JP3901768B2 (en) | Method and apparatus for gray scale modulation of matrix display | |
| JPS6019196A (en) | Method and apparatus for driving liquid crystal display | |
| JPS6118904B2 (en) | ||
| CN116564207A (en) | Display panel driving method and display device | |
| US4044345A (en) | Method for addressing X-Y matrix display cells | |
| US4378556A (en) | Gray shade operation of sequentially addressed AC plasma panel | |
| JPS6118903B2 (en) | ||
| EP0477014B1 (en) | Display unit having brightness control function | |
| US6181306B1 (en) | Method for adjusting the overall luminosity of a bistable matrix screen displaying half-tones | |
| JPH03157690A (en) | Driving method for thin-film el display device | |
| JPH02135421A (en) | Gradation display control drive device for matrix display panel | |
| JPH02205890A (en) | Method for driving display device | |
| US3953886A (en) | Planar raster scan display with gas discharge shift registers | |
| JPS5937835B2 (en) | Driving method of image display device | |
| JPS5817958B2 (en) | The pulse of the wind and the wind | |
| JPS6048088A (en) | Fluorescent display tube driving circuit | |
| JPS6315590B2 (en) | ||
| JPS6118900B2 (en) | ||
| JP2820944B2 (en) | Display device driving method and device |