Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6127982B2 - - Google Patents
[go: Go Back, main page]

JPS6127982B2 - - Google Patents

Info

Publication number
JPS6127982B2
JPS6127982B2 JP54004234A JP423479A JPS6127982B2 JP S6127982 B2 JPS6127982 B2 JP S6127982B2 JP 54004234 A JP54004234 A JP 54004234A JP 423479 A JP423479 A JP 423479A JP S6127982 B2 JPS6127982 B2 JP S6127982B2
Authority
JP
Japan
Prior art keywords
inverter
voltage
phase
power
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54004234A
Other languages
Japanese (ja)
Other versions
JPS5597147A (en
Inventor
Takehiko Machida
Yukio Yoshida
Koji Imai
Osamu Higa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Denryoku Chuo Kenkyusho
Original Assignee
Toshiba Corp
Denryoku Chuo Kenkyusho
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Denryoku Chuo Kenkyusho filed Critical Toshiba Corp
Priority to JP423479A priority Critical patent/JPS5597147A/en
Publication of JPS5597147A publication Critical patent/JPS5597147A/en
Publication of JPS6127982B2 publication Critical patent/JPS6127982B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)

Description

【発明の詳細な説明】 本発明は電力系統に連系するインバータの制御
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control method for an inverter connected to an electric power system.

異なる系統の交流電源を並列運転するには、従
来より無効電力の偏差で各交流電源間の電圧差
を、有効電力の偏差で各交流電源間の位相差をそ
れぞれ制御することが知られている。インバータ
と電力系統とを連系する場合は、電力系統は制御
できないのでインバータの出力電圧、位相を制御
することになる。第1図により、インバータの制
御方式の従来例を説明する。
In order to operate AC power supplies from different systems in parallel, it is conventionally known to control the voltage difference between each AC power source using the deviation in reactive power, and to control the phase difference between each AC power source using the deviation in active power. . When interconnecting an inverter with a power grid, the output voltage and phase of the inverter must be controlled since the power grid cannot be controlled. A conventional example of an inverter control method will be explained with reference to FIG.

図中、10は直流電源で、インバータ11によ
り交流に変換され、さらに後続の交流フイルタ1
2で正弦波に整形した後、サイリスタしや断器1
3を介して電力系統14へ接続される。
In the figure, 10 is a DC power supply, which is converted to AC by an inverter 11, and further connected to a subsequent AC filter 1.
After shaping into a sine wave in step 2, the thyristor and disconnector 1
3 to the power grid 14.

制御回路100にあつては、電圧基準30と交
流フイルタ12の出力電圧21とを比較し、その
偏差35aは切替スイツチ35を介して誤差増幅
器33へ印加される。無効電力基準31と無効電
力トランスジユーサ32の出力とを比較し、その
偏差35bは切替スイツチ35を介して誤差増幅
器33に印加され、誤差増幅器33の出力は電圧
制御回路34の入力となつている。同様に、有効
電力基準40と有効電力トランスジユーサ41の
出力とを比較し、その偏差42aは誤差増幅器4
2の入力へ加えられ、誤差増幅器42の出力はフ
エーズロツクループ(phase locked loop)、い
わゆるPLL回路の一つの入力“イ”となつてい
る。44は分周器で、PLL回路43の出力周波数
を分周し、その出力はPLL回路43の他の一つの
入力“ハ”となる。PLL回路43の他の一つの入
力“ロ”へは電力系統14の電圧22が位相基準
として与えられる。ここで、PLL回路43は周知
の回路であるが簡単に説明するに第2図はPLL回
路のブロツク図の1例であり、PLL回路43の構
成は位相誤差検出器PHD、低域波器LPFそし
て電圧制御発振器VCOから構成される。これ等
各要素の概要を説明すると、位相誤差検出器
PHDは位相基準信号“ロ”と位相帰還信号
“ハ”との位相差に比例した信号“ニ”を発生す
る。この位相差に比例した信号“ニ”が低域波
器LPFの入力となり、この低域波器LPFで高調
波成分を除去すると共に位相誤差を増幅する。そ
して電圧制御発振器TCOは低域波器LPFの出
力“ホ”に比例した周波数を出力し、この電圧制
御発振器VCOの出力“ヘ”は分周器44へ接続
される。分周器44の段数をNとすれば、電圧制
御発振器VCOの発振周波数は位相基準信号
“ロ”のN倍となる。ここでNはインバータの相
数により任意の整数に選ばれる。分周器44の出
力は位相誤差検出器PHDの位相帰還信号“ハ”
となつているので、電圧制御発振器VCOの発振
周波数は位相基準信号“ロ”と位相帰還信号
“ハ”との位相が一致するように自動制御され
る。ここで、PLL回路43の一つの入力“イ”の
働きは、低域波器LPFへ信号を与えることによ
り位相基準信号“ロ”と位相帰還信号“ハ”との
位相差を任意に設定可能となる。
In the control circuit 100, the voltage reference 30 and the output voltage 21 of the AC filter 12 are compared, and the deviation 35a is applied to the error amplifier 33 via the changeover switch 35. The reactive power reference 31 and the output of the reactive power transducer 32 are compared, and the deviation 35b is applied to the error amplifier 33 via the changeover switch 35, and the output of the error amplifier 33 is input to the voltage control circuit 34. There is. Similarly, the active power reference 40 and the output of the active power transducer 41 are compared, and the deviation 42a is determined by the error amplifier 4.
The output of the error amplifier 42 serves as one input "I" of a phase locked loop, a so-called PLL circuit. A frequency divider 44 divides the output frequency of the PLL circuit 43, and its output becomes the other input "c" of the PLL circuit 43. The voltage 22 of the power system 14 is applied to the other input "low" of the PLL circuit 43 as a phase reference. Here, the PLL circuit 43 is a well-known circuit, but to briefly explain it, FIG. 2 is an example of a block diagram of a PLL circuit. It consists of a voltage controlled oscillator VCO. To give an overview of each of these elements, the phase error detector
The PHD generates a signal "D" proportional to the phase difference between the phase reference signal "B" and the phase feedback signal "C". A signal "2" proportional to this phase difference is input to the low-pass filter LPF, which removes harmonic components and amplifies the phase error. The voltage controlled oscillator TCO outputs a frequency proportional to the output "H" of the low frequency filter LPF, and the output "H" of the voltage controlled oscillator VCO is connected to the frequency divider 44. If the number of stages of the frequency divider 44 is N, the oscillation frequency of the voltage controlled oscillator VCO will be N times the phase reference signal "L". Here, N is selected as an arbitrary integer depending on the number of phases of the inverter. The output of the frequency divider 44 is the phase feedback signal “H” of the phase error detector PHD.
Therefore, the oscillation frequency of the voltage controlled oscillator VCO is automatically controlled so that the phases of the phase reference signal "B" and the phase feedback signal "C" match. Here, the function of one input "A" of the PLL circuit 43 is that the phase difference between the phase reference signal "B" and the phase feedback signal "C" can be arbitrarily set by giving a signal to the low frequency filter LPF. becomes.

再び第1図に戻りその動作の説明を行うと、
PLL回路43の位相基準信号“ロ”としては、電
力系統14の位相が印加されているのでPLL回路
43の出力周波数は電力系統14の位相と同期
し、従つてインバータ11の位相も電力系統14
の位相と同期している。サイリスタしや断器13
が開状態では、スイツチ35は偏差35aを選択
しており、交流フイルタ12の出力電圧21が電
圧基準30に等しくなるようインバータ11の出
力電圧11aが自動制御される。また、誤差増幅
器42の入、出力は図示しないスイツチで短絡さ
れており、有効電力の偏差42aによるインバー
タの位相を制御する自動制御回路は形成されてい
ない。次にサイリスタしや断器13を閉状態にす
ると、切換スイツチ35は偏差35bを選択し、
インバータ11の無効電力が無効電力基準31と
等しくなるようインバータ11の出力電圧11a
が自動制御される。同様にサイリスタしや断器1
3を閉状態とすると同時に誤差増幅器42の入出
力の短絡が解除され、インバータ11の有効電力
が有効電力基準40と等しくなるようインバータ
11の位相が自動制御される。
Returning to Figure 1 again and explaining its operation,
Since the phase of the power system 14 is applied as the phase reference signal "b" of the PLL circuit 43, the output frequency of the PLL circuit 43 is synchronized with the phase of the power system 14, and therefore the phase of the inverter 11 is also synchronized with the phase of the power system 14.
is synchronized with the phase of Thyristor switch 13
In the open state, the switch 35 selects the deviation 35a, and the output voltage 11a of the inverter 11 is automatically controlled so that the output voltage 21 of the AC filter 12 becomes equal to the voltage reference 30. Further, the input and output of the error amplifier 42 are short-circuited by a switch (not shown), and an automatic control circuit for controlling the phase of the inverter based on the deviation 42a of active power is not formed. Next, when the thyristor and disconnector 13 are closed, the changeover switch 35 selects the deviation 35b,
The output voltage 11a of the inverter 11 is set such that the reactive power of the inverter 11 is equal to the reactive power reference 31.
is automatically controlled. Similarly, thyristor and disconnector 1
3 is closed, the short circuit between the input and output of the error amplifier 42 is released, and the phase of the inverter 11 is automatically controlled so that the active power of the inverter 11 becomes equal to the active power reference 40.

かかる従来の電力系統に連系するインバータの
制御方式においては、無効電力トランスジユーサ
32及び有効電力トランスジユーサ41を使用す
る為、精密な電力を制御する面からは好ましい
が、制御構成が複雑になる点、各電力トランスジ
ユーサが非常に高価である点に問題があり、経済
的システムとは言い難い。
In such a conventional control method for an inverter connected to a power system, the reactive power transducer 32 and the active power transducer 41 are used, which is preferable from the viewpoint of precise power control, but the control configuration is complicated. The problem is that each power transducer is very expensive, so it cannot be called an economical system.

本発明の目的は上記の問題点を解消するために
なされたもので、従来の機能を損なうことなく制
御構成を簡素化して、かつ経済的な電力系統に連
系するインバータの制御方式を提供することにあ
る。
An object of the present invention was to solve the above-mentioned problems, and to provide an economical control method for an inverter that is connected to an electric power system and that simplifies the control configuration without impairing conventional functions. There is a particular thing.

以下本発明を図面を参照して説明する。 The present invention will be explained below with reference to the drawings.

第3図は本発明の一実施例を示す構成図であ
る。第3図において第1図と同一記号のものは同
一機能を有しており、11′は電圧制御を行なう
さいに位相の変化がないインバータであり、45
はインバータ出力電圧、46は電圧偏差基準、4
7はインバータ出力系統母線電圧の位相差基準を
示している。第1図においては、インバータ11
は電圧制御を行うことによつてその位相が変化
し、その結果有効電力が変化することになるが、
インバータ11の有効電力が有効電力基準40と
なるようPLL回路43の1つの入力“イ”に誤差
増幅器42が作動し、自動的に位相を補正する。
これは11′として電圧制御を行つても位相の変
化がないインバータと組合せした場合、インバー
タ出力電圧と電力系統母線電圧の位相差を制御す
ることが、ほぼインバータ11′からの有効電力
を制御することに等価であることを示している。
すなわち交流フイルタ12のインピーダンスと電
力系統母線電圧がわかれば、必要な有効電力量は
前記の位相差により得ることができる。ここで電
力系統母線電圧はある決まつた量でありその変動
量も小さいのが一般的である。また無効電力の制
御に関しては交流フイルタ12の入出力間電圧
差、すなわちインバータ11′の出力電圧11a
と電力系統母線電圧の差を電圧偏差基準46とつ
きあわせ常にこれらの差電圧が一定となるよう誤
差増幅器33、電圧制御回路34は働き、インバ
ータ11′の出力電圧11aを制御する。第4図
はインバータ11′すなわち電圧制御のさい位相
変化のないインバータの出力電圧波形とその制御
点を示している。第4図においてt1,t2の時点は
基準点となり、これらの時点は例えばπ/2及び3π/
2 の位置にある。電圧制御のさいΔtの大きさを制
御することにより出力電圧位相は固定化される。
第4図中の破線は実線に比較してインバータの出
力電圧を小さくした波形を示すもので、電圧制御
によりその位相変化はない。第5図に電圧制御を
行なう際に位相の変化がないインバータの具体的
な構成例を示す。第5図において、51は三角波
発生器、52は比較器、イは電圧制御信号、ロは
比較器出力信号である。
FIG. 3 is a configuration diagram showing an embodiment of the present invention. In FIG. 3, the same symbols as in FIG.
is the inverter output voltage, 46 is the voltage deviation reference, 4
7 indicates a phase difference reference for the inverter output system bus voltage. In FIG. 1, the inverter 11
By performing voltage control, the phase changes, and as a result, the active power changes, but
An error amplifier 42 operates on one input "I" of the PLL circuit 43 so that the active power of the inverter 11 becomes equal to the active power reference 40, and automatically corrects the phase.
When this is combined with an inverter that does not change the phase even when voltage control is performed as 11', controlling the phase difference between the inverter output voltage and the power system bus voltage almost controls the active power from the inverter 11'. This shows that they are equivalent to each other.
That is, if the impedance of the AC filter 12 and the power system bus voltage are known, the required amount of active power can be obtained from the above-mentioned phase difference. Here, the power system bus voltage is a certain fixed amount, and the amount of variation thereof is generally small. Regarding the control of reactive power, the voltage difference between the input and output of the AC filter 12, that is, the output voltage 11a of the inverter 11'
The error amplifier 33 and the voltage control circuit 34 operate so that the difference between the voltage difference and the power system bus voltage is always kept constant by checking the difference between the voltage deviation reference 46 and the voltage deviation reference 46, thereby controlling the output voltage 11a of the inverter 11'. FIG. 4 shows the output voltage waveform and its control point of the inverter 11', that is, an inverter with no phase change during voltage control. In Fig. 4, time points t 1 and t 2 are reference points, and these time points are, for example, π/2 and 3π/
It is in position 2. The output voltage phase is fixed by controlling the magnitude of Δt during voltage control.
The broken line in FIG. 4 shows a waveform in which the output voltage of the inverter is smaller than that of the solid line, and there is no phase change due to voltage control. FIG. 5 shows a specific example of the configuration of an inverter that does not change the phase when performing voltage control. In FIG. 5, 51 is a triangular wave generator, 52 is a comparator, A is a voltage control signal, and B is a comparator output signal.

かかる構成においてその動作を説明すると、三
角波発生器51は第6図aに示すような三角波を
発生する。また比較器52はこの三角波と電圧制
御信号イとの大きさを比較し、比較器出力信号ロ
を発生する。第6図aに示すように電圧制御信号
がイ−1の大きさの場合は第6図bの点線で示す
ように幅が狭く、イ−2の大きさの場合は実線で
示す幅の広いパルスが得られる。このような比較
器52の出力信号ロは図示しない分周器で分周さ
れ、インバータのゲート信号として使用される。
To explain the operation of this configuration, the triangular wave generator 51 generates a triangular wave as shown in FIG. 6a. Further, the comparator 52 compares the magnitude of this triangular wave with the voltage control signal A, and generates a comparator output signal B. As shown in Fig. 6a, when the voltage control signal has a magnitude of A-1, the width is narrow as shown by the dotted line in Fig. 6b, and when the voltage control signal has a magnitude of E-2, the width is wide as shown by the solid line. A pulse is obtained. The output signal L of such a comparator 52 is frequency-divided by a frequency divider (not shown) and used as a gate signal of an inverter.

したがつて、第6図bからも明らかなように電
圧制御の際にΔtを制御しても、インバータの出
力電圧位相は変化しないことが判る。
Therefore, as is clear from FIG. 6b, even if Δt is controlled during voltage control, the output voltage phase of the inverter does not change.

以上のごとく本発明によれば、電圧制御により
位相変化のないインバータを使用することにより
交流フイルタ12の電圧の基準量すなわち電圧偏
差基準46により無効電力量を、またインバータ
11の、出力位相と電力系統14との位相差すな
わち位相差基準47により有効電力をおおよそ制
御することが可能であり、制御回路構成を簡素化
しうると共に高価な各電力トランスジユーサを使
うことなしに経済的な電力系統に連系するインバ
ータの制御方式を提供することが可能となる。
As described above, according to the present invention, by using an inverter with no phase change through voltage control, the amount of reactive power can be determined by the standard amount of voltage of the AC filter 12, that is, the voltage deviation standard 46, and the output phase and power of the inverter 11 can be adjusted. It is possible to roughly control the active power by the phase difference with the power grid 14, that is, the phase difference reference 47, which simplifies the control circuit configuration and creates an economical power system without using expensive power transducers. It becomes possible to provide a control method for interconnected inverters.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電力系統に連系されるインバー
タ制御方式を示す構成図、第2図は第1図の一部
の回路の詳細図、第3図は本発明の一実施例を示
す構成図、第4図は本発明で使用するインバータ
の出力電圧を示す波形図、第5図は電圧制御を行
なう際に位相の変化がないインバータの具体的な
構成例を示す図、第6図はその動作を説明するた
めの波形図である。 10……直流電源、11……インバータ、12
……交流フイルタ、13……サイリスタしや断
器、14……電力系統、20……出力電流、21
……出力電圧、22……電力系統母線電圧、30
……電圧基準、31……無効電力基準、32……
無効電力トランスジユーサ、33……誤差増幅
器、34……電圧制御回路、35……切替スイツ
チ、35a……電圧偏差、35b……無効電力偏
差、40……有効電力基準、41…有効電力トラ
ンスジユーサ、42……誤差増幅器、42a……
有効電力偏差、43……PLL回路、44……分周
器、45……インバータ出力電圧、46……電圧
偏差基準、47……位相差基準。
Fig. 1 is a block diagram showing a conventional inverter control system connected to a power system, Fig. 2 is a detailed diagram of a part of the circuit shown in Fig. 1, and Fig. 3 is a configuration showing an embodiment of the present invention. 4 is a waveform diagram showing the output voltage of the inverter used in the present invention, FIG. 5 is a diagram showing a specific configuration example of an inverter with no phase change when performing voltage control, and FIG. 6 is a waveform diagram showing the output voltage of the inverter used in the present invention. FIG. 3 is a waveform diagram for explaining the operation. 10...DC power supply, 11...Inverter, 12
... AC filter, 13 ... Thyristor circuit breaker, 14 ... Power system, 20 ... Output current, 21
... Output voltage, 22 ... Power system bus voltage, 30
...Voltage reference, 31...Reactive power reference, 32...
Reactive power transducer, 33... Error amplifier, 34... Voltage control circuit, 35... Changeover switch, 35a... Voltage deviation, 35b... Reactive power deviation, 40... Active power reference, 41... Active power transformer Jusa, 42...Error amplifier, 42a...
Active power deviation, 43... PLL circuit, 44... Frequency divider, 45... Inverter output voltage, 46... Voltage deviation reference, 47... Phase difference reference.

Claims (1)

【特許請求の範囲】[Claims] 1 電力系統母線に連系するインバータにより、
無効電力、有効電力を制御するごとく構成したも
のにおいて、前記インバータとして交流電圧制御
を行なう際に位相変化を生じないインバータを用
いると共に、前記インバータの出力側に接続され
た交流フイルタの入出力間電圧差を制御すること
により無効電力を制御し、且つ前記インバータの
出力位相を制御することにより、有効電力を制御
することを特徴とした電力系統に連系するインバ
ータの制御方式。
1. With an inverter connected to the power grid bus,
In a device configured to control reactive power and active power, an inverter that does not cause a phase change when performing AC voltage control is used as the inverter, and the voltage between the input and output of an AC filter connected to the output side of the inverter is 1. A control method for an inverter connected to a power system, characterized in that reactive power is controlled by controlling a difference, and active power is controlled by controlling an output phase of the inverter.
JP423479A 1979-01-18 1979-01-18 Inverter control system connected to electric power system Granted JPS5597147A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP423479A JPS5597147A (en) 1979-01-18 1979-01-18 Inverter control system connected to electric power system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP423479A JPS5597147A (en) 1979-01-18 1979-01-18 Inverter control system connected to electric power system

Publications (2)

Publication Number Publication Date
JPS5597147A JPS5597147A (en) 1980-07-24
JPS6127982B2 true JPS6127982B2 (en) 1986-06-27

Family

ID=11578860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP423479A Granted JPS5597147A (en) 1979-01-18 1979-01-18 Inverter control system connected to electric power system

Country Status (1)

Country Link
JP (1) JPS5597147A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935533A (en) * 1982-08-20 1984-02-27 株式会社日立製作所 power converter
DE3311299A1 (en) * 1983-03-28 1984-10-04 Siemens AG, 1000 Berlin und 8000 München Method and device for stabilising the frequency and voltage of a network which is supplied from a drive set

Also Published As

Publication number Publication date
JPS5597147A (en) 1980-07-24

Similar Documents

Publication Publication Date Title
KR920019054A (en) Inverter system
JPS62147962A (en) Control unit of inverter
US4318055A (en) Digitally controlled phase lock distillator system
JPS6127982B2 (en)
JPS5932974B2 (en) Control method for inverters connected to the power grid
JP2004140909A (en) Control system of parallel connected self-excited AC power supply
JP2626274B2 (en) Inverter
US3710133A (en) Synchronization of static inverters
JP6758242B2 (en) Inverter controller
JP2957613B2 (en) Inverter device
JPH10145977A (en) Inverter
JPH0786931A (en) Frequency synthesizer
JPS6126316B2 (en)
JPS59209073A (en) Starting method of self-excited power converter
JP3220206B2 (en) Phase control circuit
JPS5818865B2 (en) How do you know what to do?
JPH0336114Y2 (en)
JPS604658B2 (en) Inverter control signal method
JPS5858869A (en) Phase synchronization control circuit
KR0150119B1 (en) Drift compensator of free oscillation frequency
JPH0588051B2 (en)
JPS5927189B2 (en) Motor speed control device
JPH03103076A (en) Controller for self-excited power converter
SU951608A1 (en) Stabilized ac voltage converter
JPH0515168A (en) Inverter gate command circuit