Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6128229B2 - - Google Patents
[go: Go Back, main page]

JPS6128229B2 - - Google Patents

Info

Publication number
JPS6128229B2
JPS6128229B2 JP705477A JP705477A JPS6128229B2 JP S6128229 B2 JPS6128229 B2 JP S6128229B2 JP 705477 A JP705477 A JP 705477A JP 705477 A JP705477 A JP 705477A JP S6128229 B2 JPS6128229 B2 JP S6128229B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
hydrogen gas
region
gas
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP705477A
Other languages
Japanese (ja)
Other versions
JPS5392674A (en
Inventor
Toshiaki Taniuchi
Tadashi Serikawa
Tsutomu Wada
Akiteru Ishimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP705477A priority Critical patent/JPS5392674A/en
Publication of JPS5392674A publication Critical patent/JPS5392674A/en
Publication of JPS6128229B2 publication Critical patent/JPS6128229B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、シリコンでなる半導体基板内の、そ
の主面側よりのソース領域及びドレイン領域、及
びそれら間のチヤンネル領域に対応する領域上の
シリコンでなる半導体基板と同じ材料の酸化物で
なるゲート絶縁層:このゲート絶縁層上のゲート
電極などを形成して後、ソース領域、ドレイン領
域及びゲート電極にそれぞれ連結している導電性
層を、不活性ガスを用いたスパツタリング処理に
よつて形成するMOSトランジスタの製法の改良
に関する。
Detailed Description of the Invention The present invention relates to a semiconductor substrate made of silicon on a region corresponding to a source region and a drain region from the main surface side of the semiconductor substrate made of silicon, and a channel region between them. Gate insulating layer made of oxide material: After forming the gate electrode etc. on this gate insulating layer, conductive layers connected to the source region, drain region and gate electrode are separated using an inert gas. This invention relates to improvements in the manufacturing method of MOS transistors formed by sputtering processing.

このようなMOSトランジスタの製法は、ソー
ス領域、ドレイン領域及びゲート電極にそれぞれ
連結している導電性層が、スパツタリング処理に
よつて形成されるため、その導電性層を所期の粗
成を有するものとして形成すること、その導電性
層をそれが得られるべき表面の凹凸に影響される
ことなしに形成することなどが、蒸着処理によつ
て形成する場合に比し、確実、容易である、とい
う特徴を有する。
In the manufacturing method of such a MOS transistor, the conductive layer connected to the source region, drain region, and gate electrode is formed by sputtering treatment, so that the conductive layer has a desired roughness. It is more reliable and easier to form a conductive layer as a material, and to form the conductive layer without being affected by the unevenness of the surface on which it is to be obtained, compared to the case where it is formed by a vapor deposition process. It has the following characteristics.

ところで、従来のMOSトランジスタの製法に
おけるスパツタリング処理は、その処理時に用い
られる不活性ガスとして、アルゴンガスを用いる
のを普通としていた。しかしながら、このような
スパツタリング処理によつて導電性層を形成する
場合、そのスパツタリング処理時、シリコン基板
及びゲート絶縁層間の界面乃至その近傍に、電荷
が不安定に発生する。このため、得られるMOS
トランジスタが、その特性の1つを決定する閾値
電圧をして、所期の値より大なる偏差をするもの
として製造される、というおそれを有していた。
Incidentally, in the sputtering process in the conventional method for manufacturing MOS transistors, argon gas is normally used as an inert gas during the process. However, when a conductive layer is formed by such a sputtering process, charges are unstablely generated at or near the interface between the silicon substrate and the gate insulating layer during the sputtering process. Therefore, the obtained MOS
There was a risk that the transistor would be manufactured with the threshold voltage, which determines one of its characteristics, having a large deviation from the intended value.

このため、不活性ガスとして、アルゴンガスを
用いたスパツタリング処理によつて導電性層を形
成する従来のMOSトランジスタの製法において
は、そのスパツタリング処理によつて導電性層を
形成して後、水素ガス雰囲気を形成して後、水素
ガス雰囲気中での熱処理を行い、スパツタリング
処理時に、シリコンでなる半導体基板及びゲート
絶縁層間の界面乃至その近傍に発生する電荷を消
滅させることが行われている。
For this reason, in the conventional manufacturing method of MOS transistors in which a conductive layer is formed by sputtering using argon gas as an inert gas, hydrogen gas is After the atmosphere is formed, heat treatment is performed in a hydrogen gas atmosphere to eliminate charges generated at or near the interface between the silicon semiconductor substrate and the gate insulating layer during the sputtering process.

しかしながら、このように水素ガス雰囲気中の
熱処理を行う場合、得られるMOSトランジスタ
が、その閾値電圧の所期の値よりの偏差値をし
て、水素ガス雰囲気中での熱処理をしない場合に
比し、小なるものとして製造されるが、その小な
る偏差値が、無視し得るに十分な小なるものとし
て得られないとともに、その小なる偏差値を得る
のに比較的長い水素ガス雰囲気中での熱処理の時
間を必要としていた。
However, when heat treatment is performed in a hydrogen gas atmosphere in this way, the resulting MOS transistor has a threshold voltage with a deviation value from the intended value, compared to when heat treatment is not performed in a hydrogen gas atmosphere. However, the small deviation value cannot be obtained as small enough to be ignored, and it takes a relatively long time in a hydrogen gas atmosphere to obtain the small deviation value. It required time for heat treatment.

ちなみに、第1図Aに示すように、1×
1015atom/cmの不純物濃度を有するP型シリコ
ンでなる半導体基板1を用い、その半導体基板1
内の、主面側よりのN型のソース領域2及びドレ
イン領域3、及びそれら間のチヤンネル領域4;
半導体基板1の主面のチヤンネル領域4に対応す
る領域1の半導体基板1と同じ材料の酸化物即ち
シリコン酸化物でなるゲート絶縁層5;このゲー
ト絶縁層5の半導体基板1と同じ材料の多結晶半
導体即ち多結晶シリコンでなるゲート電極6;半
導体基板1及びゲート電極6上のソース領域2、
ドレイン領域3及びゲート電極6を一部外部に露
呈せしめるべく窓7,8及び9の穿設された半導
体基板1と同じ材料の酸化物、即ちシリコン酸化
物でなるフイールド絶縁層10などを形成し(こ
のようなソース領域2、ドレイン領域3及びチヤ
ンネル領域4;ゲート絶縁層5;ゲート電極6;
フイールド絶縁層10などを形成する順序は問わ
ない)て後、第1図Bに示すように、ソース領域
2、ドレイン領域3及びゲート電極6にフイール
ド絶縁層10の窓7,8及び9を通じてそれぞれ
連結し且つフイールド絶縁層10上に延長してい
る導電性層12,13及び16を、アルゴンガス
を用いたスパツタリング処理によつて(非選択的
なスパツタリング処理によつて)、フイールド絶
縁層10及び半導体基板1の露出面上に一連の導
電性膜を形成し、その後、その導電性膜に対する
選択的エツチング処理を行なうことによつて形成
し、その後、水素ガス雰囲気中での約400℃での
熱処理を行つて目的とするMOSトランジスタM
を製造した場合、得られたMOSトランジスタM
の閾値電圧(ボルト)(半導体基板1に零ボルト
の電圧が与えられている場合の)が、水素ガス雰
囲気中での約400℃での熱処理の時間(分)に対
して、第2図の曲線20上の所期の値を中心とす
る曲線21及び22上の値の範囲内の値で得られ
た。
By the way, as shown in Figure 1A, 1×
A semiconductor substrate 1 made of P-type silicon having an impurity concentration of 10 15 atoms/cm 3 is used.
N-type source region 2 and drain region 3 from the main surface side, and a channel region 4 between them;
A gate insulating layer 5 made of an oxide of the same material as the semiconductor substrate 1 in the region 1 corresponding to the channel region 4 on the main surface of the semiconductor substrate 1, that is, silicon oxide; A gate electrode 6 made of a crystalline semiconductor, that is, polycrystalline silicon; a source region 2 on the semiconductor substrate 1 and the gate electrode 6;
In order to partially expose the drain region 3 and gate electrode 6 to the outside, a field insulating layer 10 made of an oxide of the same material as the semiconductor substrate 1 in which windows 7, 8 and 9 are formed, that is, silicon oxide, is formed. (Such source region 2, drain region 3 and channel region 4; gate insulating layer 5; gate electrode 6;
(The order in which the field insulating layer 10 and the like are formed does not matter) After that, as shown in FIG. The conductive layers 12, 13 and 16 connected and extending over the field insulation layer 10 are formed by a sputtering process using argon gas (by a non-selective sputtering process). A series of conductive films are formed on the exposed surface of the semiconductor substrate 1, and then the conductive films are selectively etched. The target MOS transistor M after heat treatment
When manufacturing MOS transistor M
The threshold voltage (volts) of (when a voltage of zero volts is applied to the semiconductor substrate 1) is as shown in Fig. 2 with respect to the time (minutes) of heat treatment at approximately 400°C in a hydrogen gas atmosphere. Values within the range of values on curves 21 and 22 centered around the intended value on curve 20 were obtained.

このため、本発明者などは、上述したような
MOSトランジスタの製法において、得られる
MOSトランジスタが、その閾値電圧をして、所
期の値より偏差値の無視し得るに十分小なるもの
として得られるべく、種々の実験を行つた結果、
スパツタリング処理を、それに用いる不活性ガス
として、5〜50モル%の水素ガスをアルゴンガス
中に含んでいる、アルゴンガスと水素ガスとの混
合ガスを用いて行つた場合、その混合ガスを構成
している水素ガスが、シリコンでなる半導体基板
に達し、このため、シリコンでなる半導体基板と
ゲート絶縁層との間の界面乃至その近傍に、電荷
が不安定に発生せんとするのが抑圧されると考え
られる理由で、そのスパツタリング処理を行つて
後に前述したような水素ガス雰囲気中での熱処理
を行わなくても得られるMOSトランジスタが、
この閾値電圧の所期の値よりの偏差値をして、無
視し得るに十分小なるものとして得られることを
確認するに到つた。
For this reason, the present inventors and others
Obtained in the manufacturing method of MOS transistors
As a result of conducting various experiments in order to obtain a MOS transistor with a threshold voltage that is sufficiently smaller than the desired value so that the deviation value can be ignored,
When the sputtering process is performed using a mixed gas of argon gas and hydrogen gas containing 5 to 50 mol% hydrogen gas in argon gas as the inert gas used for the sputtering process, the mixed gas constitutes The hydrogen gas generated reaches the semiconductor substrate made of silicon, thereby suppressing the unstable generation of electric charges at or near the interface between the semiconductor substrate made of silicon and the gate insulating layer. For this reason, MOS transistors that can be obtained after the sputtering process without the need for heat treatment in a hydrogen gas atmosphere as described above,
It has been confirmed that the deviation value of this threshold voltage from the intended value can be obtained as a value sufficiently small to be ignored.

なお、混合ガスを構成している水素ガスの量の
下限値が5モル%である理由は、その下限値を境
として、その下限値以下では、得られるMOSト
ランジスタがその閾値電圧の所期の値よりの偏差
値をして無視し得るに十分小なるものとして得ら
れると、という効果が顕著に低下することが確認
されたことに基ずくものである。また、水素ガス
の量の上限値が50モル%である理由は、水素ガス
の量が50モル%以上であつても、得られるMOS
トランジスタが、その閾値電圧の所期の値よりの
偏差値をして無視し得るに十分小なるものとして
得られる。という効果は得られるが、スパツタリ
ング処理によつて形成される導電性層を所期の厚
さを有するものとして形成するのに要する時間
が、50モル%の上限値を境として、その上限値以
上では格段的に長くなることが確認されたことに
基づくものである。
The reason why the lower limit of the amount of hydrogen gas constituting the mixed gas is 5 mol% is that below this lower limit, the resulting MOS transistor will not have the desired threshold voltage. This is based on the fact that it has been confirmed that the effect is significantly reduced when the deviation value from the value is small enough to be ignored. Also, the reason why the upper limit for the amount of hydrogen gas is 50 mol% is that even if the amount of hydrogen gas is 50 mol% or more, the resulting MOS
A transistor is obtained whose threshold voltage has a negligible deviation from its intended value. However, the time required to form the conductive layer formed by sputtering to the desired thickness exceeds the upper limit of 50 mol%. This is based on the fact that it has been confirmed that the length will be significantly longer.

以上にもとづき、本発明者などは、シリコンで
なる半導体基板内の、その主面側よりのソース領
域及びドレイン領域、及びそれら間のチヤンネル
領域;半導体基板の主面のチヤンネル領域に対応
する領域上のシリコンでなる半導体基板と同じ材
料の酸化物でなるゲート絶縁層;このゲート絶縁
層上のゲート電極などを形成して後、ソース領
域、ドレイン領域及びゲート電極にそれぞれ連結
している導電性層を、不活性ガスを用いたスパツ
タリング処理によつて形成するMOSトランジス
タの製法において、そのスパツタリング処理を、
それに用いる不活性ガスとして、5〜50モル%の
水素ガスをアルゴンガス中に含んでいるアルゴン
ガスと水素ガスとよりなる混合ガスを用いて行
う、という新規なMOSトランジスタの製法を提
案するに到つたものである。
Based on the above, the present inventors and others have proposed that the source region and drain region from the main surface side of a semiconductor substrate made of silicon, and the channel region between them; A gate insulating layer made of an oxide of the same material as the semiconductor substrate made of silicon; after forming a gate electrode on this gate insulating layer, conductive layers are connected to the source region, drain region, and gate electrode, respectively. In the manufacturing method of a MOS transistor, which is formed by a sputtering process using an inert gas, the sputtering process is
We have proposed a new method for manufacturing MOS transistors that uses a mixed gas of argon gas and hydrogen gas, in which 5 to 50 mol% of hydrogen gas is contained in argon gas, as an inert gas. It is ivy.

このような本発明の製法によれば、上述したと
ころから明らかなように、スパツタリング処理を
行なつて後に水素ガス雰囲気中での熱処理を行わ
なくても、得られるMOSトランジスタが、その
閾値電圧の所期の値よりの偏差値をして無視し得
るに十分小なるものとして製造され、また、スパ
ツタリング処理を行つて後の水素ガス雰囲気中で
の熱処理を省略し得るか、またはその熱処理を行
うにしても、その時間が極めて短くて済むなどの
大なる特徴を有する。
According to the manufacturing method of the present invention, as is clear from the above, the resulting MOS transistor can have a threshold voltage of It is manufactured so that the deviation value from the expected value is small enough to be ignored, and the subsequent heat treatment in a hydrogen gas atmosphere can be omitted by performing sputtering treatment, or the heat treatment can be performed. However, it has great features such as the fact that it takes only an extremely short amount of time.

このことは、第1図Aで上述したと同様にソー
ス領域、ドレイン領域及びチヤンネル領域ゲート
絶縁層;ゲート電極;フイールド絶縁層などを形
成し、次に、不活性ガスとして、アルゴンガスに
代え、5〜50モル%の水素ガスをアルゴンガス中
に含んでいるアルゴンガスと水素ガスとの混合ガ
スを用いたことを除いて、第1図Bで上述したと
同様に、ソース領域、ドレイン領域及びゲート電
極にそれぞれ連結している導電性層を形成し、そ
の後、水素ガス雰囲気中での約400℃での熱処理
を行うことを本発明の実施例として、目的とする
MOSトランジスタを製造した場合、得られた
MOSトランジスタの閾値電圧(シリコンでなる
半導体基板に零ボルトの電圧が与えられている場
合の)が水素ガス雰囲気中での約400℃での熱処
理の時間に対して、第2図の曲線20に対応して
いる第3図の曲線30上の所期の値を中心とする
曲線31及び32上の値の範囲内の値で得られた
ことからも明らかであろう。
This means that the source region, drain region, channel region, gate insulating layer, gate electrode, field insulating layer, etc. are formed in the same manner as described above in FIG. The source region, drain region and As an embodiment of the present invention, the purpose is to form a conductive layer connected to each gate electrode, and then perform heat treatment at about 400°C in a hydrogen gas atmosphere.
When manufacturing MOS transistors, the obtained
The threshold voltage of a MOS transistor (when a voltage of zero volts is applied to a semiconductor substrate made of silicon) changes as shown by curve 20 in Figure 2 with respect to the time of heat treatment at approximately 400°C in a hydrogen gas atmosphere. It will be clear from the fact that values were obtained within the range of values on curves 31 and 32 centered on the corresponding desired value on curve 30 of FIG.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A及びBは、本発明によるMOSトラン
ジスタの製法の一例を示す断面図である。 第2図は、従来のMOSトランジスタの製法に
より製造されるMOSトランジスタの熱処理の時
間に対する閾値電圧の関係を示す曲線図である。 第3図は、本発明によるMOSトランジスタの
製法により製造されるMOSトランジスタの熱処
理の時間に対する閾値電圧の関係を示す曲線図で
ある。 1………半導体基板、2………ソース領域、3
………ドレイン領域、4………チヤンネル領域、
5………ゲート絶縁層、6………ゲート電極、1
0………フイールド絶縁層、12,13,16…
……導電性層。
FIGS. 1A and 1B are cross-sectional views showing an example of a method for manufacturing a MOS transistor according to the present invention. FIG. 2 is a curve diagram showing the relationship between the threshold voltage and the heat treatment time of a MOS transistor manufactured by a conventional MOS transistor manufacturing method. FIG. 3 is a curve diagram showing the relationship between the threshold voltage and the heat treatment time of a MOS transistor manufactured by the MOS transistor manufacturing method according to the present invention. 1... Semiconductor substrate, 2... Source region, 3
......Drain region, 4......Channel region,
5......Gate insulating layer, 6......Gate electrode, 1
0...Field insulating layer, 12, 13, 16...
...Conductive layer.

Claims (1)

【特許請求の範囲】 1 シリコンでなる半導体基板内の、その主面側
よりのソース領域、及びそれら間のチヤンネル領
域:上記半導体基板の主面の、上記チヤンネル領
域に対応する領域上の上記半導体基板と同じ材料
の酸化物でなるゲート絶縁層のゲート電極などを
形成して後、上記ソース領域、ドレイン領域及び
ゲート電極にそれぞれ連結している導電性層を不
溶性ガスを用いたスパツタリング処理によつて形
成するMOSトランジスタの製法において、 上記スパツタリング処理をそれに用いる不活性
ガスとして、5〜50モル%の水素ガスをアルゴン
ガス中に含んであるアルゴンガスと水素ガスとの
混合ガスを用いて行うことを特徴とするMOSト
ランジスタの製法。
[Claims] 1. A source region from the main surface side of a semiconductor substrate made of silicon, and a channel region therebetween: the semiconductor on a region corresponding to the channel region on the main surface of the semiconductor substrate. After forming the gate electrode of the gate insulating layer made of oxide of the same material as the substrate, the conductive layer connected to the source region, drain region, and gate electrode, respectively, is sputtered using an insoluble gas. In the method for manufacturing a MOS transistor, the sputtering process is performed using a mixed gas of argon gas and hydrogen gas containing 5 to 50 mol% hydrogen gas in argon gas as an inert gas. A manufacturing method for MOS transistors characterized by
JP705477A 1977-01-25 1977-01-25 Manufacture of mos transistor Granted JPS5392674A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP705477A JPS5392674A (en) 1977-01-25 1977-01-25 Manufacture of mos transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP705477A JPS5392674A (en) 1977-01-25 1977-01-25 Manufacture of mos transistor

Publications (2)

Publication Number Publication Date
JPS5392674A JPS5392674A (en) 1978-08-14
JPS6128229B2 true JPS6128229B2 (en) 1986-06-28

Family

ID=11655337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP705477A Granted JPS5392674A (en) 1977-01-25 1977-01-25 Manufacture of mos transistor

Country Status (1)

Country Link
JP (1) JPS5392674A (en)

Also Published As

Publication number Publication date
JPS5392674A (en) 1978-08-14

Similar Documents

Publication Publication Date Title
JPH0523055B2 (en)
JP2764395B2 (en) Method for manufacturing thin film transistor
KR890004982B1 (en) Semiconductor device and manufacturing method
JP2790157B2 (en) Method for manufacturing semiconductor integrated circuit device
JPS6128229B2 (en)
JPH0519979B2 (en)
JPH0329189B2 (en)
JPS6161544B2 (en)
JP2838315B2 (en) Semiconductor device and manufacturing method thereof
JPH0612826B2 (en) Method of manufacturing thin film transistor
JPH0412629B2 (en)
JPS6262468B2 (en)
JP2857170B2 (en) Method for manufacturing semiconductor device
JPS6210033B2 (en)
JP2635086B2 (en) Method for manufacturing semiconductor device
JP2941984B2 (en) Semiconductor device
JPS60192363A (en) Manufacture of schottky barrier junction
KR20240103290A (en) Methods of manufacturing semiconductor devices
JPS61225838A (en) Forming method for electrode wirings
JPS6239833B2 (en)
JPH02237073A (en) Manufacture of semiconductor device
JPH07105494B2 (en) Method for manufacturing semiconductor device
JPH11135801A (en) Method for manufacturing thin film transistor
JPH0260215B2 (en)
JPS6213818B2 (en)