JPS6129187B2

JPS6129187B2 -

Info

Publication number: JPS6129187B2
Application number: JP53030788A
Authority: JP
Inventors: Masao Inaba; Atsumi Sugimoto; Masakazu Tsuji; Nobutake Kayama
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1978-03-16
Filing date: 1978-03-16
Publication date: 1986-07-04
Also published as: JPS54122924A

Description

【発明の詳細な説明】本発明は入力のNTSC方式テレビジヨン信号を
それとは異なる基準同期系の信号に変換するフレ
ームシンクロナイザに関し、特にＶスリツプゲン
ロツクのため入力テレビジヨン信号の１フイール
ド中の水平同期信号の数が正規の数とは異なつて
いる入力テレビジヨン信号を入力した場合に発生
する障害を補正するＶスリツプゲンロツク障害補
正回路付フレームシンクロナイザに関する。

Ｖスリツプゲンロツクは、同期信号発生器の垂
直位相を目的とする他の同期信号の垂直位相に合
せるため、通常垂直ブランキング期間の10H目か
ら21H目迄の間の水平同期信号の数を例えば毎フ
イールドごとに１つづつ間引き続けて位相を合せ
るものである。Ｖスリツプゲンロツクが行なわれ
たテレビジヨン映像信号をフレームシンクロナイ
ザに供給した場合水平同期信号の数が正規の数と
は異つているために障害が生じる。以下フレーム
シンクロナイザの説明とともにこの障害を説明す
る。

第１図は従来のフレームシンクロナイザの系統
図であり、異種同期系入力テレビジヨン画像信号
はビデオ信号入力端子１に入り、入力側ローパス
フイルタ２で入力信号中の5.35MHz以上の周波数
成分は帯域制限されてからアナログデジタル
（A/D）コンバータ４で周波数10.7MHzでサンプ
リングされPCMパラレルｎ（＝８）ビツトデー
タ５に変換される。さらに入力信号のカラーバー
ストに同期した書込クロツクパルス１２が書込ク
ロツク発生器１１で作られさらに、入力信号の同
期信号に同期した書込アドレス信号１４が書込ア
ドレス発生器１３で作られる。そしてパラレルｎ
ビツトデータ５の１フイールド期間の情報は、約
1.5メガ・ビツトの容量のエラステイツク・デジ
タルメモリ６にそれぞれ書込アドレス信号１４に
よつて決められた場所に書込まれる。

一方読出しタイミング基準信号（カラーブラツ
ク信号）１９のカラーパーストに同期した読出し
クロツクパルス１２′が読出しクロツク発生器１
１′で作られ、読出しタイミング基準信号１９の
同期信号に同期した読出しアドレス信号１４′が
読出しアドレス発生器１３′で作られる。そして
これら読出しアドレス信号と読出しクロツクによ
りメモリ６内のPCMデータが読出されD/Aコン
バータ８でPAM信号に変換され、出力側ローバ
スフイルタ２′で5.35MHz以上のスプリアスを除
去することにより、読出しタイミング基準信号に
同期した、すなわち同期変換されたテレビジヨン
信号１０が得られる。

さて、書込みアドレス発生器１３では、入力信
号１から水平同期（Ｈ）パルス２１がＨパルス分
離器２０で作られ、さらに垂直基(V)パルス２５
がＶパルス分離器２４で作られる。そしてＨパル
ス２１と書込みクロツクパルス１２から、Ｈアド
レス・カウンタ２２で、Ｈアドレス信号２３が毎
Ｈごとに交互に０〜227又は０〜226になるように
作られる。

また、Ｖパルス２５とＨパルス２１とからによ
つてＶアドレスカウンタ２６で、Ｖアドレス信号
２７が０〜262又は０〜261になるように作られ
る。Ｈアドレス信号２３とＶアドレス信号２７は
水平・垂直（H/V）アドレス混合器２８でミクス
され書込みアドレス信号１４が作られる。

ここでＨアドレス信号２３が０〜227（又は０
〜226）になるということは、Ｈアドレス・カウ
ンタ２２が１走査線期間に、周波数3.58MHzのサ
ブキヤリア数を228ケ（又は227ケ）カウントして
いるになる。又Ｖアドレス信号２７が０〜262
（又は０〜261）になるということはＶアドレス・
カウンタ２６が１フイールド期間に走査線を263
本（又は262本）カウントしていることになる。
例として、NTSCカラーテレビジヨン入力信号に
対するフレーム・シンクロナイザのＨアドレス・
カウンタ２２及びＶアドレス・カウンタ２６の動
作シーケンスを示すと第２図のようになる。

さらに入力信号１より分離された毎Ｈパルス２
１の位相を縦の実線で表わしＨアドレス・カウン
タ２２の毎Ｈクリア位相及びサブキヤリア波形を
黒点及び正弦波のマーク（〓）で示すと、第３図
のようになる。ビデオ信号入力１が正規NTSC信
号の場合には第２図の動作シーケンスで規定した
各フイールドの走査線数及び各Ｈサブキヤリア数
で、第３図Ａのような位相関係を保つて、入力信
号１がメモリ６に書込まれる。そして当然ながら
読出しタイミング基準の入力信号１９は常時
NTSCの同期信号なので、読取り側のＨアドレ
ス・カウンタ２２′及びＶアドレス・カウンタ２
６′の動作シーケンスは第２図と同じである。読
出しタイミング基準の入力信号１９から分離され
た毎Ｈパルス２１′の位相を同じ縦の実線で表わ
すとＨアドレスカウンタ２２′の毎Ｈクリア位相
は第３図Ａ〜Ｃのように丸印（〓）で示される。

第３図は書き込み及び読出しのシーケンス動作
を説明するための図で、Ａは正規NTSC方式の信
号が入力された場合、Ｂは水平走査線が１本少な
い（１フイールド当り）入力信号が入力された場
合、更にＣは水平走査線が２本少ない入力信号が
入力された場合を示す。ビデオ信号入力１が正規
NTSC信号の場合には第３図Ａに示したように、
書込み側Ｈクリア位相（焦点印）とＨパルス２１
の位相との相対位相関係は読取り側Ｈクリア位相
（丸印）とＨパルス２１′の位相との相対位相関係
に完全に一致する。しかし、入力テレビジヨン信
号に係わる同期信号発生器が他の同期信号にＶス
リツプゲンロツク中であつて１フイールド中の水
平同期信号の数が正規の数に対して、奇数ケだけ
増減している場合には以下のような障害が発生す
る。一例として正規の数より１ケだけ少ない場合
には、第３図Ｂに示すように、Ｈパルス２１，２
１′の位相（縦の実線）に対して＃２及び＃４フ
イールドの読取り時のＨクリア位相（丸印）と、
書込み時Ｈクリア位相（黒点印）は一致しなくな
る。従つて、これらのフイールド期間内のビデオ
信号出力１０の画像をカラーモニタで見ると、
1Hごと正規の情報位相に対して±140ns分だけ変
動するという障害が起こる。

Ｖスリツプゲンロツク中は、通常垂直ブランキ
ング期間の10H目から21H迄の間の水平同期信号
の数を例えば毎フイールドごとに１本づつ間引き
続けられるので、同期信号発生器のＶパルスの位
相が、目的とする他の同期信号のＶパルスの位相
に追い付く迄この障害が続き、回復するまで数秒
かかる場合がある。なお正規の数より偶数本だけ
増減している場合には以上の障害は起らないこと
は、一例として正規の数より２本づつ少ない場合
を示した第３図Ｃから明らかである。

以上説明したように、入力テレビジヨン信号の
同期信号発生器が他の同期信号にＶスリツプゲン
ロツク中の場合には１フイールド中の水平同期信
号の数が正規の数とは異なり、そして奇数ケだけ
増減している場合、従来のフレームシンクロナト
ザでは１走査線ごとに正規の情報位置に対して±
140ns分だけ変動する障害が起こる欠点があつ
た。

したがつて、本発明の目的は前述の障害を除い
たＶスリツプゲンロツク障害補正回路付フレーム
シンクロナイザを提供することである。

本発明によれば、従来のフレームシンクロナト
ザの上記欠点を解決するため、入力テレビジヨン
信号において奇数ケだけ水平走査線が増減してい
るＶフリツプゲンロツク状態の信号を検出し、こ
の検出結果に応じて障害を補正するＶスリツプゲ
ンロツク障害補正回路を具備したＶスリツプゲン
ロツク障害補正回路付フレームシンクロナイザが
得られる。

すなわち入力テレビジヨン信号の１フイールド
中の水平同期信号の数が正規の数より奇数ケ異な
る状態の有無を書込み側で検出する回路と、読取
りタイミング基準信号に同期して上記障害を補正
するのに使用する検出信号をエラステイツクメモ
リに書込む回路と、エラステイツクメモリから読
み出された信号から前記検出信号を読取る回路
と、読取られた検出信号によつて、上記障害を補
正する回路とからなるＶスリツプゲンロツク障害
補正回路を従来のフレームシンクロナイザに具備
させたものである。

次に図面を参照しながら本発明を詳細に説明し
てゆく。第４図は奇数ケだけ増減するＶスリツプ
ゲンロツク状態を検出する原理を示す図面であ
る。そして第５図は本発明の一実施例の系統図で
ある。

第２図で規定した＃フイールドのＶクリア位相
の近くのビデオ信号入力１の垂直ブランキング期
間波形を第４図Ａ―ａに、示しそして、その下に
Ａ―ａに対応したＶアドレス２７を第４図Ａ―ｂ
に示す。第４図Ｂには同様に＃２フイールドのビ
デオ信号入力１における垂直ブランキング期間の
波形とＶアドレス信号２７の変化とを示す。第４
図Ｃ，Ｄ同様に＃３，＃４フイールドのアドレス
を示す図である。

フイールド＃１と＃２とは（あるいは＃３と
＃４とは）、Ｈパルスと２１とＶパルス２５との
位相関係が1/2異なつていることから区別するこ
とができる。そこで＃１（あるいは＃３）フイー
ルドのＶアドレス信号２７のＶクリア位相を例え
ば、第４図Ａ―ａに示すようにビデオ信号入力１
から分離したＶパルス２５位相P₁から4H遅れた
位相としておく。また＃２（あるいは＃４）フイ
ールドのＶアドレス信号２７のＶクリア位相を、
第４図Ｂ―ｂに示すように、Ｖパルス２５位相P₂
から4.5H遅れた位相としておく。本実施例の場
合、位相P₁，P₂はそれぞれ垂直同期信号の始まり
から1Hあととする。

ビデオ信号入力１が正規NTSC信号の場合に
は、Ｖパルス２５の位相は第４図Ａ―ｃ，Ｂ―
ｃ，Ｃ―ｃ，Ｄ―ｃに示すノーマルＮのように
＃１〜＃４フイールド共に常にＶアドレス信号２
７の258（偶数）のところに存在しています。し
かし正規に対して例えば１フイールド内のＨパル
ス２１の数が１ケ少ない場合には＃１〜＃４フイ
ールド共にＶアドレス信号２７のアドレス257
（奇数）のところに移動する。これらは第４図Ａ
―ｃ，Ｂ―ｃ，Ｃ―ｃ，Ｄ―ｃの±1Hで示され
る。第４図から明らかなようにＶパルス２５の位
相でのＶアドレス信号２７のアドレスが奇数であ
るか偶数であるかを判定し、もし奇数アドレスで
あれば正規に比べて奇数ケ増減したＶスリツプゲ
ンロツク状態であることが検出できる。

以上の検出原理を用いてＶスリツプ検出器２９
で検出が行なわれる。この検出にはＶパルス２５
が発生したときアドレス信号２７の最小ビツトの
状態を判断すればよい。かようなＶスリツプ状態
をＶスリツプ検出器２９で検出した場合には、
4Hあるいは4.5H離れた各フイールドのスタート
位相すなわちＶアドレス信号２７のアドレス第１
番に検出の目印として論理レベル「ハイ」のＶス
リツプ・フラグパルス３２をメモリ６に書込む。
Ｖスリツプ・フラグパルス３２はフラグ発生器３
１で作られる。一方、第４図Ａ―ａ，Ｂ―ａに示
したようにＶアドレス２７の第１番目の位相での
ビデオ信号入力１は垂直ブランキング期間なので
A/Dコンバータ４の出力のPCMパラレルデータ
５の最も重みが大きいビツト（MSB）（Most
Significant Bit）は論理レベル「ロー」になつて
いる。そこでＶスリツプフラグパルス３２が発生
した場合ときにはPCMデータ５の論理レベル
「ロー」MSBは、Ｖフリツプ・フラグ付加器３３
で論理レベル「ハイ」のＶスリツプ・フラグパル
ス３２に付け替えられて、メモリ６に書込まれ
る。したがつて、Ｖアドレス信号２７のアドレス
第１番のMSBの状態で、水平同期信号の数が奇
数個ちがつているか否が判断できる。

一方、読出しアドレス信号１４′によつて読出
されたPCMデータ７のうち、MSBの論理レベル
判定を読出しＶアドレス信号２７′のアドレス第
１番で行なえば走査線数が奇数個違う場合Ｖスリ
ツプ・フラグ３２′が読取れる。この判定はＶス
リツプ・フラグ検出器４５で行なわれる。

奇数ケＶスリツプゲンロツク状態では、第３図
Ｂのように、1Hごとに正規情報位置に対して±
140nsずれているが、第２，３図のようにメモリ
コントロールのシーケンスを書込み側、読取り側
共サブキヤリア周期で行なつているので、色相
（MUE）は変化しない。さらに、通常のビデオ信
号の色相変化の急峻度や、クロマレベルはそれ程
高くないので、正規情報位置に対して±140ns変
動した読取りPCMデータ７のうち輝度信号Ｙの
み±140ns補正すれば十分である。従つてPCMデ
ータ７を、輝度信号／クロマイ信号分離器３４で
輝度信号３５Ｙとクロマ信号４３Ｃとに分離す
る。そしてＶスリツプ・フラグ検出器４５でＶス
リツプ・フラグ３２′を検出した場合には、第３
図Ｂの＃２フイールドと＃４フイールドの輝度信
号３５を±140ns位相変調器４１内のスイツチ４
０のポジシヨンを（−140ns），（＋140ns），……
のように切替える。この切替えはＶスリツプ補正
制御器４６からの切替え制御信号４７によつてな
される。したがつて±140ns変動していた輝度信
号３５は、±140位相変調器４１の出力点では±
140nsの変動がキヤンセルされた輝度信号４２と
なる。次に変動を補正された輝度信号４２とクロ
マ信号４３は再び輝度信号／クロマ信号混合器４
４でミツクスされてから、D/Aコンバータ８、ロ
ーパスフイルタ２′を経由して変動補正されたビ
デオ信号出力１０となる。

第５図に示した実施例では、±140nsの補正を
輝度信号のみについて行つたが、画像情報が動き
のない情報の場合は色信号についても補正した方
がより完全な画像を得ることができる。

以上、本発明によれば、従来困難とされていた
Ｖスリツプ・ゲンロツク中のテレビジヨン信号を
も、障害なく、それとは異なる基準同期系の信号
に変換することが可能になつた。なお第５図の±
140ns位相変調器４１をD/Aコンバータ８の後段
でアナログ処理をしても同様効果を得ることは明
らかである。

【図面の簡単な説明】

第１図は従来のフレーム・シンクロナイザの系
統図、第２図は入力信号がNTSCカラーテレビジ
ヨン方式の信号である場合のフレーム・シンクロ
ナトザの動作シーケンスを示す図、第３図は書き
込み及び読出し動作を示しＶスリツプゲンロツク
時に±140nsの変動障害を起す場合があることを
示す図、第４図は奇数ケＶスリツプケンロツク状
態検出の原理を説明するための図、第５図は本発
明の一実施例を示す構成図。図において、１…入力映像信号、２，２′…ロ
ーパフイルタ、３…ローパスフイルタ出力、４…
アナログデジタルコンバータ、５…書き込み
PCMデータ、６…メモリ、７…読み出された
PCMデータ、８…デジタルアナログコンバー
タ、９…D/A変換出力、１０…出力映像信号、１
１…書き込みクロツク発生器、１２…書き込みク
ロツクパルス、１３…書き込みアドレス発生器、
１４…書き込みアドレス信号、１５…書き込み．
読み出し制御回路、１６…書き込み読み出し制御
信号、１７…メモリアドレス選択回路、１８…ア
ドレス信号、１９…読み出しタイミング基準信
号、２０…水平同期パルス分離回路、２１…水平
同期パルス、３２…水平アドレスカウンタ、２３
…水平アドレス信号、２４…垂直同期パルス分離
回路、２５…垂直同期パルス、２６…垂直アドレ
スカウンタ、２７…垂直アドレス信号、２８…水
平垂直アドレス混合器、１１′…読み出しクロツ
ク発生器、１２′…読み出しクロツク、１３′…読
み出しアドレス発生器、１４′…読み出しアドレ
ス信号、２０′水平同期パルス分離回路、２１′…
水平同期パルス、２２′…水平アドレスカウン
タ、２３′水平アドレス信号、２４′…垂直同期パ
ルス分離回路、２５′垂直同期パルス、２６′…垂
直アドレスカウンタ、２７′…垂直アドレス信
号、２８′…水平垂直アドレス混合器、２９…Ｖ
スリツプ検出回路、３０…Ｖスリツプ検出信号、
３１…Ｖスリツプフラグ発生器、３２，３２′…
Ｖスリツプフラグパルス、３３…Ｖスリツプフラ
グパルス付加器、３４…輝度・色度分離器、３５
…輝度信号、３６…140ns遅延回路、３７…
280ns遅延回路、３８…140ns遅れた輝度信号、
３９…280ns遅れた輝度信号、４０…スイツチ回
路、４１…±140ns位相変調器、４２…変調され
た輝度信号、４３…色度信号、４４…輝度・色度
合成器、４５…Ｖスリツプフラグ検出器、４６…
Ｖスリツプ補正制御器、４７…切替え制御信号。

Claims

【特許請求の範囲】

１入力テレビジヨン信号をデジタル信号に変換
してメモリに書き込み、入力テレビジヨン信号の
同期とは独立したタイミングで前記メモリからデ
ータを読み出しこの読み出した出力をアナログ信
号に変換して出力するフレームシンクロナイザに
おいて、入力テレビジヨン信号の１フイールド内
の水平同期信号の数が正規の数よりも奇数個だけ
増減しているのを検出する第一の検出手段と、前
記第一の検出手段の検出結果を前記メモリに書き
込む手段と、読み出し側において前記検出結果を
検出する第二の検出手段と、前記第二の検出手段
により水平同期信号が奇数個だけ増減しているこ
とが検出された場合に前記メモリから読み出され
たデータを位相変調する手段とを具備することを
特徴とするＶスリツプゲンロツク障害補正回路付
フレームシンクロナイザ。