JPS6130738B2 - - Google Patents
Info
- Publication number
- JPS6130738B2 JPS6130738B2 JP54109218A JP10921879A JPS6130738B2 JP S6130738 B2 JPS6130738 B2 JP S6130738B2 JP 54109218 A JP54109218 A JP 54109218A JP 10921879 A JP10921879 A JP 10921879A JP S6130738 B2 JPS6130738 B2 JP S6130738B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- terminal
- storage device
- board
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
この発明は、半導体チツプを試験兼運搬のため
に一時的に収納する半導体チツプの収納装置に関
するものである。
に一時的に収納する半導体チツプの収納装置に関
するものである。
半導体を運搬するための収納装置としては、こ
れまでは、第1図aに示すような、円盤状の半導
体ウエハ1を収納する凹みを設けて成る装置(ウ
エハトレー)2とか、第1図bに示すような、ウ
エハ内から選別された良品チツプ3を収納し運搬
するための装置(チツプトレ−)4等が用いられ
てきたが、半導体装置の組立工程の進歩に伴い、
このような従来の収納装置では不充分となつてき
た。
れまでは、第1図aに示すような、円盤状の半導
体ウエハ1を収納する凹みを設けて成る装置(ウ
エハトレー)2とか、第1図bに示すような、ウ
エハ内から選別された良品チツプ3を収納し運搬
するための装置(チツプトレ−)4等が用いられ
てきたが、半導体装置の組立工程の進歩に伴い、
このような従来の収納装置では不充分となつてき
た。
第2図は、従来の半導体装置の組立工程の一例
の流れ図である。同図にみられるように、半導体
ウエハを検査した後スクライブしてチツプを作り
出す。そして一つのチツプをパツケージに接着
し、次に導体をボンデイングしてチツプから外部
に信号を取り出せるようにする。次にパツケージ
を封止し、検査後、エージングを行ない、更に検
査する。このような組立工程によつているとき
は、各工程において不良品が出たときは、それを
取り除いて廃棄するだけで良かつたから、運搬用
の収納装置として第1図に示す如くものを用いて
も別に問題はなかつた。
の流れ図である。同図にみられるように、半導体
ウエハを検査した後スクライブしてチツプを作り
出す。そして一つのチツプをパツケージに接着
し、次に導体をボンデイングしてチツプから外部
に信号を取り出せるようにする。次にパツケージ
を封止し、検査後、エージングを行ない、更に検
査する。このような組立工程によつているとき
は、各工程において不良品が出たときは、それを
取り除いて廃棄するだけで良かつたから、運搬用
の収納装置として第1図に示す如くものを用いて
も別に問題はなかつた。
第3図は、半導体装置の組立工程の他の例を示
す流れ図である。同図に示すものは、いわゆるフ
リツプチツプ技術によるマルチチツプの半導体装
置の組立工程の流れ図である。先ずウエハを検査
し、スクライブしてチツプを作り出す。次
に、大きな板の上に、チツプの状態で幾つものチ
ツプをボンデイング(接着を兼ねる)し、次に
検査に移る。検査の結果、不良チツプが発見さ
れると、不良チツプの付けかえを行なう。次
に、全体を封止し、検査して組立工程を終了
する。ここで問題となるのは、不良チツプの付け
かえである。第2図の如き工程ならば、不良品
が出ても、それはチツプ1個分であるからそのま
ま廃棄すればよかつた。しかし第3図の場合、チ
ツプ1個が不良であるからと云つて、正常な他の
チツプを含む基板全体を廃棄することは出来ない
ので、工程により不良チツプの付けかえを行な
うわけである。しかし、ボンデイングしてから
不良と分り、付けかえするよりは、ボンデイン
グの前にチツプの不良を発見する方が好まし
い。このため、スクライブとボンデイングの
間に、工程Aを取り入れることが行なわれるよう
になつた。
す流れ図である。同図に示すものは、いわゆるフ
リツプチツプ技術によるマルチチツプの半導体装
置の組立工程の流れ図である。先ずウエハを検査
し、スクライブしてチツプを作り出す。次
に、大きな板の上に、チツプの状態で幾つものチ
ツプをボンデイング(接着を兼ねる)し、次に
検査に移る。検査の結果、不良チツプが発見さ
れると、不良チツプの付けかえを行なう。次
に、全体を封止し、検査して組立工程を終了
する。ここで問題となるのは、不良チツプの付け
かえである。第2図の如き工程ならば、不良品
が出ても、それはチツプ1個分であるからそのま
ま廃棄すればよかつた。しかし第3図の場合、チ
ツプ1個が不良であるからと云つて、正常な他の
チツプを含む基板全体を廃棄することは出来ない
ので、工程により不良チツプの付けかえを行な
うわけである。しかし、ボンデイングしてから
不良と分り、付けかえするよりは、ボンデイン
グの前にチツプの不良を発見する方が好まし
い。このため、スクライブとボンデイングの
間に、工程Aを取り入れることが行なわれるよう
になつた。
工程Aというのは、スクライブして作り出され
たチツプを1個ずつ、収納装置に仮に接着して収
納する工程○イと、次に検査やエージングを行ない
不良品を発見する試験工程○ロと、次に収納装置か
ら取り外す工程○ハとから成るものである。このよ
うにして、ボンデイングの前に、予め不良チツ
プを除去するようにすれば、その後の工程におい
て、不良チツプの付けかえが少なくなり、好都
合である。
たチツプを1個ずつ、収納装置に仮に接着して収
納する工程○イと、次に検査やエージングを行ない
不良品を発見する試験工程○ロと、次に収納装置か
ら取り外す工程○ハとから成るものである。このよ
うにして、ボンデイングの前に、予め不良チツ
プを除去するようにすれば、その後の工程におい
て、不良チツプの付けかえが少なくなり、好都
合である。
この発明は、かかる工程Aにおいて、チツプの
試験兼運搬用に用いられる該チツプの収納装置に
関するものである。
試験兼運搬用に用いられる該チツプの収納装置に
関するものである。
さてフリツプチツプ方式によるチツプの取付接
続では、特に接続部を形成するハンダ部の高さが
その接続部の信頼度に大きくかかわる。複数回の
取りつけ取りはずしに際して、チツプ側の接続端
子部にあるハンダ量を減少させることなく保持で
きることが必要であるが、通常の形状の接続端子
では、取りはずし時に、収納装置側の接続端子の
方にもハンダが残り、チツプ側の接続端子のハン
ダ量が減つてしまう。
続では、特に接続部を形成するハンダ部の高さが
その接続部の信頼度に大きくかかわる。複数回の
取りつけ取りはずしに際して、チツプ側の接続端
子部にあるハンダ量を減少させることなく保持で
きることが必要であるが、通常の形状の接続端子
では、取りはずし時に、収納装置側の接続端子の
方にもハンダが残り、チツプ側の接続端子のハン
ダ量が減つてしまう。
この発明は、上述のような問題点を解決するた
めになされたものであり、従つてこの発明の目的
は、試験兼運搬用のためにチツプを仮に接続され
る収納装置であつて、チツプの取り外し時におい
て、収納装置側の接続端子にチツプ側接続端子の
ハンダが残らないようにした前記収納装置を提供
することにある。
めになされたものであり、従つてこの発明の目的
は、試験兼運搬用のためにチツプを仮に接続され
る収納装置であつて、チツプの取り外し時におい
て、収納装置側の接続端子にチツプ側接続端子の
ハンダが残らないようにした前記収納装置を提供
することにある。
この発明の構成の要点は、収納装置側接続端子
の形状を、ハンダとの接触面積の少ない線条から
成る形状とした点にある。
の形状を、ハンダとの接触面積の少ない線条から
成る形状とした点にある。
次に図を参照して、この発明の一実施例を詳細
に説明する。
に説明する。
第4図は、この発明の一実施例である半導体収
納装置の斜視図を示すものである。aはその表面
の斜視図で、bは裏面の斜視図である。同図にお
いて、印刷基板11は、一般に使われるエポキシ
樹脂、セラミツク板等の材質であればよく、基板
側の接続端子13は、導体パターン12によりス
ルーホール14を介して基板裏面接続端子18に
つながつている。さらに、チツプ17のチツプ側
接続端子(または接続用ハンダ)16のうち、電
源端子に相当する端子と接続する基板側接続端子
は、上記導体パターン12でコネクタ用接続端子
15にも接続している。従つて基板11にチツプ
17を収納した状態、つまりチツプ側接続端子1
6と基板側接続端子13とを接続した状態におい
て、コネクタ用接続端子15に電源を接続すれ
ば、チツプ17のエージングを行なうことができ
る。
納装置の斜視図を示すものである。aはその表面
の斜視図で、bは裏面の斜視図である。同図にお
いて、印刷基板11は、一般に使われるエポキシ
樹脂、セラミツク板等の材質であればよく、基板
側の接続端子13は、導体パターン12によりス
ルーホール14を介して基板裏面接続端子18に
つながつている。さらに、チツプ17のチツプ側
接続端子(または接続用ハンダ)16のうち、電
源端子に相当する端子と接続する基板側接続端子
は、上記導体パターン12でコネクタ用接続端子
15にも接続している。従つて基板11にチツプ
17を収納した状態、つまりチツプ側接続端子1
6と基板側接続端子13とを接続した状態におい
て、コネクタ用接続端子15に電源を接続すれ
ば、チツプ17のエージングを行なうことができ
る。
第5図及び第6図は第4図の基板側接続端子1
3の部分を拡大した図である。第5図a及びb
は、従来よりの接続端子13の形状を示す斜視図
で、導体パターン12は接続端子13と絶縁層1
9の下で接続されている。従来の接続端子13の
形は接続寿命という点からみて、歪の生じにくい
また接続の確実性から図示のような面形の形状を
とつている。第5図cおよびdは、基板側接続端
子13の拡大した側面図で、cはチツプ側接続端
子(ハンダ)16との接続前を、dは接続後を示
す。絶縁層19は、チツプ17を基板11に接着
したときに、ハンダ16が流れ出るのを阻止する
ためのものである。
3の部分を拡大した図である。第5図a及びb
は、従来よりの接続端子13の形状を示す斜視図
で、導体パターン12は接続端子13と絶縁層1
9の下で接続されている。従来の接続端子13の
形は接続寿命という点からみて、歪の生じにくい
また接続の確実性から図示のような面形の形状を
とつている。第5図cおよびdは、基板側接続端
子13の拡大した側面図で、cはチツプ側接続端
子(ハンダ)16との接続前を、dは接続後を示
す。絶縁層19は、チツプ17を基板11に接着
したときに、ハンダ16が流れ出るのを阻止する
ためのものである。
さて、この発明の目的は、前述したごとく、接
続はするが、とりはずした時のチツプ側接続端子
のハンダ量16の減少を防ぐことにあり、従来例
の端子形状では、とりはずし後、基板側接続端子
13にハンダが残つてしまい、チツプ側接続端子
部のハンダ量16は減少し、この目的を達成する
ことができない。
続はするが、とりはずした時のチツプ側接続端子
のハンダ量16の減少を防ぐことにあり、従来例
の端子形状では、とりはずし後、基板側接続端子
13にハンダが残つてしまい、チツプ側接続端子
部のハンダ量16は減少し、この目的を達成する
ことができない。
第6図a乃至cは、この発明による基板側接続
端子13の形状例を示す斜視図である。この形状
は、接触面積の少ない線条で形成されており、接
続寿命という点からみれば、ハンダでぬれる面積
は少ないことから、信頼度的にも短寿命である
が、その代り、チツプ側接続端子16を基板側接
続端子13から取り外したとき、端子13側に残
るハンダが少なくてすむことになる。
端子13の形状例を示す斜視図である。この形状
は、接触面積の少ない線条で形成されており、接
続寿命という点からみれば、ハンダでぬれる面積
は少ないことから、信頼度的にも短寿命である
が、その代り、チツプ側接続端子16を基板側接
続端子13から取り外したとき、端子13側に残
るハンダが少なくてすむことになる。
以上説明した通りであるから、この発明によれ
ば、試験兼運搬用の一時的なチツプ収納装置にお
いて、チツプを取り外したときに、収納装置側の
接続端子に、チツプ側接続端子のハンダが残らな
いですむという利点がある。
ば、試験兼運搬用の一時的なチツプ収納装置にお
いて、チツプを取り外したときに、収納装置側の
接続端子に、チツプ側接続端子のハンダが残らな
いですむという利点がある。
第1図は、従来の運搬用収納装置の斜視図であ
つて、aはウエハを、bはチツプをそれぞれ運搬
するためのものを示す。第2図は従来の半導体装
置の組立工程の一例を示す流れ図、第3図は同じ
く他の例を示す流れ図、第4図はこの発明の一実
施例の斜視図であり、aは表面の、bは裏面の斜
視図、第5図は、基板側接続端子13の拡大図
で、aとbは従来のものの斜視図、cとdは側面
図、第6図a乃至cは、この発明による基板側接
続端子13の形状例を示す斜視図である。 図において、1はウエハ、2は運搬用収納装置
(ウエハトレー)、3はチツプ、4は運搬用収納装
置(チツプトレー)、11は基板、12は導体パ
ターン、13は基板側接続端子、14はスルーホ
ール、15はコネクタ用接続端子、16はチツプ
側接続端子または該端子におけるハンダ、17は
チツプ、18は基板裏面接続端子、を示す。
つて、aはウエハを、bはチツプをそれぞれ運搬
するためのものを示す。第2図は従来の半導体装
置の組立工程の一例を示す流れ図、第3図は同じ
く他の例を示す流れ図、第4図はこの発明の一実
施例の斜視図であり、aは表面の、bは裏面の斜
視図、第5図は、基板側接続端子13の拡大図
で、aとbは従来のものの斜視図、cとdは側面
図、第6図a乃至cは、この発明による基板側接
続端子13の形状例を示す斜視図である。 図において、1はウエハ、2は運搬用収納装置
(ウエハトレー)、3はチツプ、4は運搬用収納装
置(チツプトレー)、11は基板、12は導体パ
ターン、13は基板側接続端子、14はスルーホ
ール、15はコネクタ用接続端子、16はチツプ
側接続端子または該端子におけるハンダ、17は
チツプ、18は基板裏面接続端子、を示す。
Claims (1)
- 1 接続端子上にはんだバンプの如き、ほぼ半球
状の金属による接続部を有する半導体チツプを試
験兼運搬のために一時的に収納する半導体チツプ
の収納装置であつて、チツプ側の前記端子に対応
した接続端子と該端子に試験信号を印加するため
の導体パターンを基板上に形成され、基板側の前
記端子が、前記半球状の接続用金属によつてチツ
プ側端子と接続されることにより前記チツプを基
板上に収納し、該接続を分離することにより不収
納とする如く成つており、かつ基板側端子は、チ
ツプ側端子との接続を分離されたとき、前記接続
用金属が基板側端子に付着したまま多く残留しな
いように、金属との接触面積の少ない線条から成
る形状としたことを特徴とする半導体チツプの収
納装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10921879A JPS5633815A (en) | 1979-08-29 | 1979-08-29 | Mounting device for semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10921879A JPS5633815A (en) | 1979-08-29 | 1979-08-29 | Mounting device for semiconductor chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5633815A JPS5633815A (en) | 1981-04-04 |
| JPS6130738B2 true JPS6130738B2 (ja) | 1986-07-15 |
Family
ID=14504584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10921879A Granted JPS5633815A (en) | 1979-08-29 | 1979-08-29 | Mounting device for semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5633815A (ja) |
-
1979
- 1979-08-29 JP JP10921879A patent/JPS5633815A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5633815A (en) | 1981-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362532B1 (en) | Semiconductor device having ball-bonded pads | |
| US4975765A (en) | Highly integrated circuit and method for the production thereof | |
| US6002178A (en) | Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP) | |
| US6929976B2 (en) | Multi-die module and method thereof | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| US6380615B1 (en) | Chip size stack package, memory module having the same, and method of fabricating the module | |
| US6249052B1 (en) | Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration | |
| US5849608A (en) | Semiconductor chip package | |
| US5814890A (en) | Thin-type semiconductor package | |
| KR19980028019A (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
| US7838336B2 (en) | Method and structure for dispensing chip underfill through an opening in the chip | |
| JPH0777556A (ja) | テストソケット及びそれを用いたkgdの製造方法 | |
| US6177722B1 (en) | Leadless array package | |
| JPH1064952A (ja) | チップスケールパッケージの製造方法 | |
| KR100651125B1 (ko) | 이중 성형된 멀티 칩 패키지 및 그 제조 방법 | |
| US6251695B1 (en) | Multichip module packaging process for known good die burn-in | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| US20030180988A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JPS6130738B2 (ja) | ||
| KR0182506B1 (ko) | 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
| JPWO1999028970A1 (ja) | 半導体装置およびその製造方法 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 |