JPS6131620B2 - - Google Patents
Info
- Publication number
- JPS6131620B2 JPS6131620B2 JP53075786A JP7578678A JPS6131620B2 JP S6131620 B2 JPS6131620 B2 JP S6131620B2 JP 53075786 A JP53075786 A JP 53075786A JP 7578678 A JP7578678 A JP 7578678A JP S6131620 B2 JPS6131620 B2 JP S6131620B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- adhesive layer
- lsi
- main surface
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
- H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9413—Dispositions of bond pads on encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/10—Configurations of laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は電子回路装置に関し、放熱効果の大な
る高密度実装薄形電子回路装置を提供し、特にハ
イパワーの高密度実装薄形電子回路装置の提供を
可能にするものである。
る高密度実装薄形電子回路装置を提供し、特にハ
イパワーの高密度実装薄形電子回路装置の提供を
可能にするものである。
ポリイミドフイルムとメタルフレームを組合せ
た多層配線構造によるLSI高密度実装技術を本出
願人はすでに提案している。すなわち、これは高
密度実装を実現するために、フイルム上に形成さ
れた微細スルーホール（貫通孔）を介してLSI電
極パツドとフイルム上の配線を直接接続するワイ
ヤレスボンデイング技術を用い、さらに多層配線
とするためにメタルフレームを用いたもので、最
小線幅、間隔が50μ程度とでき、LSIチツプ上で
も配線形成を可能にしたもので、高密度でかつ極
めて薄い小型の電子回路実装体を実現したもので
ある。この従来の装置を第１図に示す。
た多層配線構造によるLSI高密度実装技術を本出
願人はすでに提案している。すなわち、これは高
密度実装を実現するために、フイルム上に形成さ
れた微細スルーホール（貫通孔）を介してLSI電
極パツドとフイルム上の配線を直接接続するワイ
ヤレスボンデイング技術を用い、さらに多層配線
とするためにメタルフレームを用いたもので、最
小線幅、間隔が50μ程度とでき、LSIチツプ上で
も配線形成を可能にしたもので、高密度でかつ極
めて薄い小型の電子回路実装体を実現したもので
ある。この従来の装置を第１図に示す。
第１図においてポリイミドフイルム等の絶縁樹
脂フイルム１の第１主面上に形成された導体配線
３と１の第２の主面に接着層６により電子部品
（たとえば半導体集積回路素子）４が取付けられ
ており、更に４の表面電極５は１に形成された貫
通孔２を介して３と電気的に接続がなされ高密度
実装薄形電子回路装置が構成されている。本電子
回路装置の問題点は、半導体チツプ、チツプ抵抗
等の電子部品４が熱伝導率の低い絶縁樹脂フイル
ム１に固着されているために放熱効果が悪く信頼
性の低下をきたし、特にパワー素子を用いたハイ
パワーの高密度実装薄形電子回路の実現が困難で
あつた。
脂フイルム１の第１主面上に形成された導体配線
３と１の第２の主面に接着層６により電子部品
（たとえば半導体集積回路素子）４が取付けられ
ており、更に４の表面電極５は１に形成された貫
通孔２を介して３と電気的に接続がなされ高密度
実装薄形電子回路装置が構成されている。本電子
回路装置の問題点は、半導体チツプ、チツプ抵抗
等の電子部品４が熱伝導率の低い絶縁樹脂フイル
ム１に固着されているために放熱効果が悪く信頼
性の低下をきたし、特にパワー素子を用いたハイ
パワーの高密度実装薄形電子回路の実現が困難で
あつた。
従来、この問題解決策として第１図に示す如く
前記電子部品４のヒートシンクとなる金属層７を
電子部品基体部から接着層６に至る領域に蒸着等
により形成し、電子部品の放熱効果を高める試み
が行なわれている。しかるにこの方法には、 (1) ヒートシンクとなる金属層の面積は実装電子
〓〓〓〓
回路装置の平面面積に制限され大きな放熱効果
を得ることができない。
前記電子部品４のヒートシンクとなる金属層７を
電子部品基体部から接着層６に至る領域に蒸着等
により形成し、電子部品の放熱効果を高める試み
が行なわれている。しかるにこの方法には、 (1) ヒートシンクとなる金属層の面積は実装電子
〓〓〓〓
回路装置の平面面積に制限され大きな放熱効果
を得ることができない。
(2) 外部ヒートシンク装置への接続が考慮されて
いないため、外部ヒートシンク装置への接続が
困難であり、大きな放熱効果を得ることができ
ない。
いないため、外部ヒートシンク装置への接続が
困難であり、大きな放熱効果を得ることができ
ない。
(3) 複数の電子部品を用いた電子回路装置を実施
する際の電子部品基体部相互の絶縁にはフオト
エツチング等の工程が必要となりコストが高く
なる。
する際の電子部品基体部相互の絶縁にはフオト
エツチング等の工程が必要となりコストが高く
なる。
等の欠点がある。
本発明はこのような問題点に鑑み、放熱効果が
極めてすぐれ、複数の半導体チツプを薄くかつ強
固に実装できる電子回路装置を実現したもので、
本発明の構成を第２図及び第３図に示す実施例を
用いて説明する。
極めてすぐれ、複数の半導体チツプを薄くかつ強
固に実装できる電子回路装置を実現したもので、
本発明の構成を第２図及び第３図に示す実施例を
用いて説明する。
第２図は本発明に用いるLSIチツプと放熱板の
要部を示し、第２図Ａは平面図、第２図Ｂは平面
図における−′線間の断面図を示し第１図と
同一のものは同一番号を付している。第２図にお
いて外部リードを兼用する金属枠体８（ステンレ
ス、ニツケル、コバール等の金属よりなる。）に
よつて支えられた絶縁樹脂フイルム本実施例にお
いてはポリイミドフイルム１の第１の主面に導体
配線３が形成されている。第２の主面にFEP等
の接着層６に依り電子部品、本例においてはLSI
チツプ４が接着固定されている。このチツプ４は
たとえば電力用の素子である。ここで導体配線３
はCr、Cu、Al等の金属よりなる。又電子部品と
してはLSIチツプの他にチツプ抵抗、チツプコン
デンサ及びトランジスタチツプ等もしばしば用い
られる。更に前記LSIチツプ４の表面電極５と前
記導体配線３は、ポリイミドフイルムの一部に設
けられた貫通孔２を介して電気的接続がなされて
いる。なお、この貫通孔２は図のごとくテーパー
状をなし、電気的接続の断線を起りにくくし、信
頼性を高めている。
要部を示し、第２図Ａは平面図、第２図Ｂは平面
図における−′線間の断面図を示し第１図と
同一のものは同一番号を付している。第２図にお
いて外部リードを兼用する金属枠体８（ステンレ
ス、ニツケル、コバール等の金属よりなる。）に
よつて支えられた絶縁樹脂フイルム本実施例にお
いてはポリイミドフイルム１の第１の主面に導体
配線３が形成されている。第２の主面にFEP等
の接着層６に依り電子部品、本例においてはLSI
チツプ４が接着固定されている。このチツプ４は
たとえば電力用の素子である。ここで導体配線３
はCr、Cu、Al等の金属よりなる。又電子部品と
してはLSIチツプの他にチツプ抵抗、チツプコン
デンサ及びトランジスタチツプ等もしばしば用い
られる。更に前記LSIチツプ４の表面電極５と前
記導体配線３は、ポリイミドフイルムの一部に設
けられた貫通孔２を介して電気的接続がなされて
いる。なお、この貫通孔２は図のごとくテーパー
状をなし、電気的接続の断線を起りにくくし、信
頼性を高めている。
次にLSIチツプ４の基体部は導電性接着層９に
依つてヒートシンクとなる金属板１０と機械的に
接続されている。ここに用いる導電性接着層とし
て、シリコーン系の銀ペーストを用いると４の基
体部と金属板１０とを容易に機械的に接続するこ
とができる。この接続の方法は、接続を所望する
電子部品の基体部又は接続を所望する電子部品の
基体部位置に対応する金属板１０上に銀ペースト
等の接着剤を塗布したのちに、電子部品基体部と
金属板１０とを貼り合わせれば良い。また金属板
１０には厚さ10〜100μｍ程度のニツケル、コバ
ール又はステンレス等の薄板を用いればよい。
依つてヒートシンクとなる金属板１０と機械的に
接続されている。ここに用いる導電性接着層とし
て、シリコーン系の銀ペーストを用いると４の基
体部と金属板１０とを容易に機械的に接続するこ
とができる。この接続の方法は、接続を所望する
電子部品の基体部又は接続を所望する電子部品の
基体部位置に対応する金属板１０上に銀ペースト
等の接着剤を塗布したのちに、電子部品基体部と
金属板１０とを貼り合わせれば良い。また金属板
１０には厚さ10〜100μｍ程度のニツケル、コバ
ール又はステンレス等の薄板を用いればよい。
更に第２図から明らかなように金属板１０の一
部には外部装置に対する取付部１１が設けられて
いる。この取付部１１の形状大きさは外部装置に
依つて決まり、取付部１１の中央部に取付用の貫
通孔１２を設け、該貫通孔部分をねじ止めして取
付けられる様にしてある。又取付部１１の部分は
ハンダにより外部装置に取付けてもよい。
部には外部装置に対する取付部１１が設けられて
いる。この取付部１１の形状大きさは外部装置に
依つて決まり、取付部１１の中央部に取付用の貫
通孔１２を設け、該貫通孔部分をねじ止めして取
付けられる様にしてある。又取付部１１の部分は
ハンダにより外部装置に取付けてもよい。
このようにして、電子部品、即ちLSIチツプ４
の基体部は金属板１０に接続され、４に依る発熱
量は１０，１１を介して外部装置に伝導される。
ここで外部装置としては放熱板又は電子機器装置
のヒートシンク効果の大きな放熱装置が用いられ
る。尚、図において金属板１０が折曲げてあるの
は、外部装置の形状に合わせたものである。なお
複数の電子部品を用いる電子回路装置における一
部の電子部分の基体部を、他の電子部品基体部と
電気的に絶縁する必要がある場合は、所望の電子
部品基体部を他の電子部品基体部より薄くして接
着層を付さないか、所望の電子部品基体部を絶縁
樹脂で被覆する等の方法がある。また、本実施例
によれば、複数の電子部品を用いた電子回路装置
を実施する際の電子部品基体部相互の絶縁のため
のフオトエツチング等の工程は不要である。
の基体部は金属板１０に接続され、４に依る発熱
量は１０，１１を介して外部装置に伝導される。
ここで外部装置としては放熱板又は電子機器装置
のヒートシンク効果の大きな放熱装置が用いられ
る。尚、図において金属板１０が折曲げてあるの
は、外部装置の形状に合わせたものである。なお
複数の電子部品を用いる電子回路装置における一
部の電子部分の基体部を、他の電子部品基体部と
電気的に絶縁する必要がある場合は、所望の電子
部品基体部を他の電子部品基体部より薄くして接
着層を付さないか、所望の電子部品基体部を絶縁
樹脂で被覆する等の方法がある。また、本実施例
によれば、複数の電子部品を用いた電子回路装置
を実施する際の電子部品基体部相互の絶縁のため
のフオトエツチング等の工程は不要である。
次に第３図にて本発明の一実施例を説明する。
この例は複数のLSIチツプを用い、所定のLSIチ
ツプのみを放熱用金属板と電気的に、かつ薄形か
つ高密度で強固なLSI実装を可能としたものであ
る。
この例は複数のLSIチツプを用い、所定のLSIチ
ツプのみを放熱用金属板と電気的に、かつ薄形か
つ高密度で強固なLSI実装を可能としたものであ
る。
第３図において、金属枠体８に支持されたポリ
イミドフイルム１の第１主面に形成された導体配
線３は、フイルム１に設けられた貫通孔２を介し
てフイルム１の第２主面に固着されたLSIチツプ
４，４′の表面電極５，５′と電気的に接続されて
いる。この点では第２図の場合と同じである。
イミドフイルム１の第１主面に形成された導体配
線３は、フイルム１に設けられた貫通孔２を介し
てフイルム１の第２主面に固着されたLSIチツプ
４，４′の表面電極５，５′と電気的に接続されて
いる。この点では第２図の場合と同じである。
LSIチツプ４及び４′の基本部はFEP等よりな
る絶縁性接着層１３により埋設され、かつ、LSI
チツプ４の基体部裏面の絶縁性接着層１３が除去
され、この除去部１４に銀ペースト等の導電性接
着層９が設置され、金属板１０とチツプ４との電
〓〓〓〓
気的接続がなされている。
る絶縁性接着層１３により埋設され、かつ、LSI
チツプ４の基体部裏面の絶縁性接着層１３が除去
され、この除去部１４に銀ペースト等の導電性接
着層９が設置され、金属板１０とチツプ４との電
〓〓〓〓
気的接続がなされている。
この第３図の構造の製造は、チツプ４，４′を
フイルム１に固着し、配線３とチツプ４，４′の
電極を接続したのち、チツプ４，４′の周囲なら
びに裏面を絶縁性の接着層１３で覆う。この接着
層１３としてはFEPの様な熱可塑性のものがよ
い。すなわち、接着層１３の埋設は300℃程度に
FEPを加熱してFEPを流体化して行い、冷却固
形化した状態とする。そして、この固形の状態で
チツプ４の裏面の接着層１３の一部のみを、酸素
プラズマエツチングで除去する。なお４，４′の
裏面の接着層は薄い方が良く本実施例では10μｍ
程度である。次に、除去部１４に前述の銀ペース
トを設置してチツプ４と金属板１０を接続する。
なおこの実施例のLSIチツプ４′は金属板１０と
は絶縁する必要があるもので絶縁性接着層１３に
て金属板１０とは電気的に絶縁されている。
フイルム１に固着し、配線３とチツプ４，４′の
電極を接続したのち、チツプ４，４′の周囲なら
びに裏面を絶縁性の接着層１３で覆う。この接着
層１３としてはFEPの様な熱可塑性のものがよ
い。すなわち、接着層１３の埋設は300℃程度に
FEPを加熱してFEPを流体化して行い、冷却固
形化した状態とする。そして、この固形の状態で
チツプ４の裏面の接着層１３の一部のみを、酸素
プラズマエツチングで除去する。なお４，４′の
裏面の接着層は薄い方が良く本実施例では10μｍ
程度である。次に、除去部１４に前述の銀ペース
トを設置してチツプ４と金属板１０を接続する。
なおこの実施例のLSIチツプ４′は金属板１０と
は絶縁する必要があるもので絶縁性接着層１３に
て金属板１０とは電気的に絶縁されている。
第３図において、第２図と同じく金属板１０は
絶縁性接着層１３と接続されかつLSIチツプ基体
部と一体化され、本電子回路装置を堅固なものに
している。そして金属板１０は外部装置に対する
取付部１１を有しており、本発明の電子回路装置
の実使用時は、外部リード部８とともに１１が外
部装置に接続される。こうしてLSIチツプ４即ち
発熱素子の基体部は金属板１０即ちヒートシンク
に接続されており、チツプ４による発熱量は１
０，１１を介して外部装置に伝導される。又、
LSIチツプ４′の基体部は、絶縁性接着層１３を
介して金属板１０に接続されているが、接着層１
３が10μｍ程度と薄いため、４′に依る発熱量も
１０，１１を介して外部装置に伝導される。
絶縁性接着層１３と接続されかつLSIチツプ基体
部と一体化され、本電子回路装置を堅固なものに
している。そして金属板１０は外部装置に対する
取付部１１を有しており、本発明の電子回路装置
の実使用時は、外部リード部８とともに１１が外
部装置に接続される。こうしてLSIチツプ４即ち
発熱素子の基体部は金属板１０即ちヒートシンク
に接続されており、チツプ４による発熱量は１
０，１１を介して外部装置に伝導される。又、
LSIチツプ４′の基体部は、絶縁性接着層１３を
介して金属板１０に接続されているが、接着層１
３が10μｍ程度と薄いため、４′に依る発熱量も
１０，１１を介して外部装置に伝導される。
なお、本発明にかかる金属板１０は任意の個数
設け、発熱用素子のみを効果的に放熱させること
ができる。
設け、発熱用素子のみを効果的に放熱させること
ができる。
第３図から明らかなように、半導体集積回路基
体すなわちLSIチツプ４，４′は薄い平板チツプ
状であるため、フイルム１にすべて表面を接着
し、裏面を放熱用金属板１０に接着し、チツプ間
のフイルムと金属板の間を接着層１３にて埋める
構造を採用している。したがつて、薄い多くの
LSIチツプを均一に全体的に厚くなることなくフ
イルム１と金属板１０間に実装でき、かつその実
装状態も強固なものとすることが可能となる。こ
のことは、薄いLSIチツプの特長を損なうことな
く、多くのLSIを高密度かつ薄く強固な実装でき
る点で極めて好都合である。
体すなわちLSIチツプ４，４′は薄い平板チツプ
状であるため、フイルム１にすべて表面を接着
し、裏面を放熱用金属板１０に接着し、チツプ間
のフイルムと金属板の間を接着層１３にて埋める
構造を採用している。したがつて、薄い多くの
LSIチツプを均一に全体的に厚くなることなくフ
イルム１と金属板１０間に実装でき、かつその実
装状態も強固なものとすることが可能となる。こ
のことは、薄いLSIチツプの特長を損なうことな
く、多くのLSIを高密度かつ薄く強固な実装でき
る点で極めて好都合である。
以上のように本発明によれば、ヒートシンクと
なる金属板の面積はLSIチツプの平面面積ならび
に数に制限されず任意に選択できるため、大きな
放熱効果を得ることができる。さらに本発明では
ヒートシンクとなる金属板の一部が外部装置に対
する取付部を有するため、大きな放熱効果を得る
ことができ、特にハイパワーの高密度実装薄形電
子回路装置の提供が可能となる。また、本発明は
多くのLSIチツプの放熱構造を有しながらも、均
一かつ強固な薄形実装が可能となり、LSIチツプ
を含む高密度薄形電子回路実装体の応用範囲の拡
大に大きく寄与するものである。
なる金属板の面積はLSIチツプの平面面積ならび
に数に制限されず任意に選択できるため、大きな
放熱効果を得ることができる。さらに本発明では
ヒートシンクとなる金属板の一部が外部装置に対
する取付部を有するため、大きな放熱効果を得る
ことができ、特にハイパワーの高密度実装薄形電
子回路装置の提供が可能となる。また、本発明は
多くのLSIチツプの放熱構造を有しながらも、均
一かつ強固な薄形実装が可能となり、LSIチツプ
を含む高密度薄形電子回路実装体の応用範囲の拡
大に大きく寄与するものである。
第１図は従来のフイルム実装の電子回路装置の
構造断面図、第２図Ａは本発明に用いるフイルム
実装電子回路装置の要部平面図、同ＢはＡの−
′線断面図、第３図は本発明の一実施例にかか
るフイルム実装電子回路装置の構造断面図であ
る。 １……絶縁樹脂フイルム、２……絶縁樹脂フイ
ルム貫通孔、３……導体配線、４，４′……電子
部品（LSIチツプ）、５……電子部品の表面電
極、６……接着層、８……金属枠体、９……導電
性接着層、１０……金属板、１１……取付部、１
２……取付部貫通孔、１３……絶縁性接着層。 〓〓〓〓
構造断面図、第２図Ａは本発明に用いるフイルム
実装電子回路装置の要部平面図、同ＢはＡの−
′線断面図、第３図は本発明の一実施例にかか
るフイルム実装電子回路装置の構造断面図であ
る。 １……絶縁樹脂フイルム、２……絶縁樹脂フイ
ルム貫通孔、３……導体配線、４，４′……電子
部品（LSIチツプ）、５……電子部品の表面電
極、６……接着層、８……金属枠体、９……導電
性接着層、１０……金属板、１１……取付部、１
２……取付部貫通孔、１３……絶縁性接着層。 〓〓〓〓
Claims (1)
- １ 一方の主面に配線用金属層が選択的に形成さ
れた耐熱性絶縁基板の他方の主面に、接着層を介
して電極を有する複数の半導体集積回路基体の一
方の主面が固着され、前記基体の電極と前記配線
用金属層とが前記絶縁基板に形成された貫通孔を
介して電気的に接続され、前記複数の半導体集積
回路基体の他方の主面が放熱用金属板に固着さ
れ、この金属板の一部に外部への接続用取付部を
設け、前記複数の半導体集積回路基体と金属板間
に絶縁性又は導電性接着層が充填されて、前記複
数の半導体集積回路基体の間の前記絶縁基板と金
属板間に、絶縁性接着層が設置されてなることを
特徴とする電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7578678A JPS553657A (en) | 1978-06-21 | 1978-06-21 | Electronic circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7578678A JPS553657A (en) | 1978-06-21 | 1978-06-21 | Electronic circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS553657A JPS553657A (en) | 1980-01-11 |
| JPS6131620B2 true JPS6131620B2 (ja) | 1986-07-21 |
Family
ID=13586235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7578678A Granted JPS553657A (en) | 1978-06-21 | 1978-06-21 | Electronic circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS553657A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021192172A1 (ja) * | 2020-03-26 | 2021-09-30 | 太陽誘電株式会社 | パワーモジュールおよびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722441Y2 (ja) * | 1974-02-27 | 1982-05-15 | ||
| JPS52152672U (ja) * | 1976-05-14 | 1977-11-18 | ||
| JPS52141566A (en) * | 1976-05-20 | 1977-11-25 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
-
1978
- 1978-06-21 JP JP7578678A patent/JPS553657A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS553657A (en) | 1980-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| JP3544757B2 (ja) | 半導体装置及びその製造方法 | |
| JP3284969B2 (ja) | 多層配線基板 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP2003007937A (ja) | 電子部品実装モジュール及びその製造方法 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2783882B2 (ja) | 混成集積回路およびその製造方法 | |
| JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6227544B2 (ja) | ||
| JPS6131620B2 (ja) | ||
| JPH05211256A (ja) | 半導体装置 | |
| US6706624B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPS6041853B2 (ja) | 電子回路装置 | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
| JPS61272956A (ja) | ハイブリツド型半導体装置 | |
| JP3036484B2 (ja) | 半導体装置とその製造方法 | |
| JPH0414852A (ja) | 半導体装置 |