JPS6132827B2 - - Google Patents
Info
- Publication number
- JPS6132827B2 JPS6132827B2 JP51142157A JP14215776A JPS6132827B2 JP S6132827 B2 JPS6132827 B2 JP S6132827B2 JP 51142157 A JP51142157 A JP 51142157A JP 14215776 A JP14215776 A JP 14215776A JP S6132827 B2 JPS6132827 B2 JP S6132827B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- voltage
- type
- dielectric breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、PN接合の表面端部での絶縁破壊を
防止することによつて耐圧を高めた半導体装置に
関するものである。
防止することによつて耐圧を高めた半導体装置に
関するものである。
半導体装置のPN接合に逆方向電圧を印加する
と、所定電圧（耐圧）で絶縁破壊が生じる。この
絶縁破壊が生じる電圧は、半導体基体（バルク）
内部とPN接合が終端する表面とで異なり、一般
にはバルク内の絶縁破壊電圧に達する以前に表面
で絶縁破壊が生じてしまう。したがつて半導体装
置の耐圧は上記表面の絶縁破壊電圧となり、低耐
圧である。また表面での絶縁破壊は不安定であ
り、半導体装置に及ぼす悪影響も大きい。
と、所定電圧（耐圧）で絶縁破壊が生じる。この
絶縁破壊が生じる電圧は、半導体基体（バルク）
内部とPN接合が終端する表面とで異なり、一般
にはバルク内の絶縁破壊電圧に達する以前に表面
で絶縁破壊が生じてしまう。したがつて半導体装
置の耐圧は上記表面の絶縁破壊電圧となり、低耐
圧である。また表面での絶縁破壊は不安定であ
り、半導体装置に及ぼす悪影響も大きい。
このためPN接合表面端部の表面形状を斜めに
加工するベベル構造（メサ形も含む）により、上
記表面での絶縁破壊を向上させることが周知であ
るが、半導体基体の一主面（表面）にPN接合を
終端させて形成されるたとえばプレーナ構造の半
導体装置に比べて製造に手間がかかり、またパシ
ーベーシヨンも困難であるため全体として信頼性
が低いという欠点を有する。
加工するベベル構造（メサ形も含む）により、上
記表面での絶縁破壊を向上させることが周知であ
るが、半導体基体の一主面（表面）にPN接合を
終端させて形成されるたとえばプレーナ構造の半
導体装置に比べて製造に手間がかかり、またパシ
ーベーシヨンも困難であるため全体として信頼性
が低いという欠点を有する。
本発明はこのような実情に鑑みてなされたもの
であり、プレーナ構造等のように製造容易で高信
頼性を有し、耐圧はメサ型（ベベル構造）と同等
となるような半導体装置の提供を目的とする。
であり、プレーナ構造等のように製造容易で高信
頼性を有し、耐圧はメサ型（ベベル構造）と同等
となるような半導体装置の提供を目的とする。
すなわち、本発明に係る半導体装置は半導体基
体の一主面に臨む第１導電型の第１領域と反対導
電型の第２領域との間に形成され半導体基体内に
設けられた第１のPN接合と、上記主面に臨んで
形成される反対導電型の第３領域と上記第１領域
との間に形成され上記主面にて終わる第２のPN
接合を有し、上記第３領域は上記第２領域よりも
高い不純物濃度で形成され、上記第１のPN接合
から上記第１領域内部で全厚みにわたつて成長す
る空乏層が上記第２のPN接合近傍で上記主面ま
で達することにより上記第１のPN接合で上記第
２のPN接合の絶縁破壊電圧より低い電圧で絶縁
破壊が起きるよう構成したことを特徴としている
ため、上記一主面（表面）に端部を有する第２の
PN接合の絶縁破壊電圧を越えても、第２のPN接
合では絶縁破壊が起らず、さらに高い第１のPN
接合の絶縁破壊電圧に達して初めて絶縁破壊が起
こる。したがつて耐圧が高くなるとともに、絶縁
破壊はバルク内の第１のPN接合で起こるため比
較的安定であり、半導体装置に与える影響も少な
い。またプレーナ構造をとることができるため、
パシベーシヨン等の表面処理も容易に行なえ、信
頼性及び特性の向上が図れる。
体の一主面に臨む第１導電型の第１領域と反対導
電型の第２領域との間に形成され半導体基体内に
設けられた第１のPN接合と、上記主面に臨んで
形成される反対導電型の第３領域と上記第１領域
との間に形成され上記主面にて終わる第２のPN
接合を有し、上記第３領域は上記第２領域よりも
高い不純物濃度で形成され、上記第１のPN接合
から上記第１領域内部で全厚みにわたつて成長す
る空乏層が上記第２のPN接合近傍で上記主面ま
で達することにより上記第１のPN接合で上記第
２のPN接合の絶縁破壊電圧より低い電圧で絶縁
破壊が起きるよう構成したことを特徴としている
ため、上記一主面（表面）に端部を有する第２の
PN接合の絶縁破壊電圧を越えても、第２のPN接
合では絶縁破壊が起らず、さらに高い第１のPN
接合の絶縁破壊電圧に達して初めて絶縁破壊が起
こる。したがつて耐圧が高くなるとともに、絶縁
破壊はバルク内の第１のPN接合で起こるため比
較的安定であり、半導体装置に与える影響も少な
い。またプレーナ構造をとることができるため、
パシベーシヨン等の表面処理も容易に行なえ、信
頼性及び特性の向上が図れる。
次に第１図を参照しながら本発明に係る第１の
実施例について説明する。半導体基体の一主面
（表面）に臨む第１導電型たとえばＰ型の第１領
域１は、反対導電型たとえばＮ型の半導体結晶基
板である第２領域２上にエピタキシヤル成長させ
たものであり、これら第１、第２領域の境界面に
第１のPN接合４が形成されている。また上記第
１領域１の周囲には、表面から第２領域に達する
ように反対導電型たとえばＮ型の不純物を高濃度
拡散することにより、第３領域３が形成される。
これら第１、第３領域により、表面で終端する第
２のPN接合５が形成されている。
実施例について説明する。半導体基体の一主面
（表面）に臨む第１導電型たとえばＰ型の第１領
域１は、反対導電型たとえばＮ型の半導体結晶基
板である第２領域２上にエピタキシヤル成長させ
たものであり、これら第１、第２領域の境界面に
第１のPN接合４が形成されている。また上記第
１領域１の周囲には、表面から第２領域に達する
ように反対導電型たとえばＮ型の不純物を高濃度
拡散することにより、第３領域３が形成される。
これら第１、第３領域により、表面で終端する第
２のPN接合５が形成されている。
さらに、上記Ｐ型の第１領域１の表面上には
SiO2のごとき絶縁層６が安定化のために被着形
成され、この絶縁層６の窓部を介してアノード電
極取出用のP+型領域７が拡散により形成され
る。また上記Ｎ型の第２領域２の下部には、カソ
ード電極取出用のN+型領域８が形成される。
SiO2のごとき絶縁層６が安定化のために被着形
成され、この絶縁層６の窓部を介してアノード電
極取出用のP+型領域７が拡散により形成され
る。また上記Ｎ型の第２領域２の下部には、カソ
ード電極取出用のN+型領域８が形成される。
このような構造を有する半導体装置（本実施例
ではダイオード）において、さらに第１領域１の
厚さx1、および第１、第２領域１，２の不純物濃
度N1，N2を下記の条件を満足するように選定す
る。すなわち、第1PN接合４に逆方向電圧を印加
するとき第１領域１の全域が空乏層化するための
電圧V0は、 V0＝ｑ／２ε・Ｘ２ １・N1・（１＋Ｎ１／Ｎ２）……
であり、この電圧V0を第2PN接合５の絶縁破壊電
圧BV2よりも低く設定すること（BV2＞V0）が必
要とされる。上記電圧V0を低くするには、式
より第１領域１の厚さx1および不純物濃度N1を
小さく、第２領域２の不純物濃度N2を比較的大
きくすれば良い。ところで、第1PN接合４での絶
縁破壊電圧BV1は、 BV1≒ｑ／２ε・N2・｛（ε／ｑＮ２・Ecrit＋xo）2
− （１＋Ｎ１／Ｎ２）ｘ２ ０｝ …… ただしEcrit：PN接合で絶縁破壊が生じる電界 x0：P+型領域７の下面から第1PN接
合４まで巾 であるから、N2をあまり大きくとるとBV1を低
下させることになる。このことによりN2の好ま
しい範囲は、N1の1/100〜10倍程度である。
ではダイオード）において、さらに第１領域１の
厚さx1、および第１、第２領域１，２の不純物濃
度N1，N2を下記の条件を満足するように選定す
る。すなわち、第1PN接合４に逆方向電圧を印加
するとき第１領域１の全域が空乏層化するための
電圧V0は、 V0＝ｑ／２ε・Ｘ２ １・N1・（１＋Ｎ１／Ｎ２）……
であり、この電圧V0を第2PN接合５の絶縁破壊電
圧BV2よりも低く設定すること（BV2＞V0）が必
要とされる。上記電圧V0を低くするには、式
より第１領域１の厚さx1および不純物濃度N1を
小さく、第２領域２の不純物濃度N2を比較的大
きくすれば良い。ところで、第1PN接合４での絶
縁破壊電圧BV1は、 BV1≒ｑ／２ε・N2・｛（ε／ｑＮ２・Ecrit＋xo）2
− （１＋Ｎ１／Ｎ２）ｘ２ ０｝ …… ただしEcrit：PN接合で絶縁破壊が生じる電界 x0：P+型領域７の下面から第1PN接
合４まで巾 であるから、N2をあまり大きくとるとBV1を低
下させることになる。このことによりN2の好ま
しい範囲は、N1の1/100〜10倍程度である。
一方、カソード組の高不純物濃度領域８の濃度
は、オーミツクコンタクトのためだけでなく、第
２領域２中に拡大する空乏層を止めるためにも、
できるだけ高い方が良い。その結果、第１領域１
側の空乏層を、第1PN接合４の耐圧を高く保ちな
がら、促進することができる。
は、オーミツクコンタクトのためだけでなく、第
２領域２中に拡大する空乏層を止めるためにも、
できるだけ高い方が良い。その結果、第１領域１
側の空乏層を、第1PN接合４の耐圧を高く保ちな
がら、促進することができる。
このように、第2PN接合５の絶縁破壊電圧BV2
より低い所定の電圧V0で、第１領域１内部のほ
ぼ全域にわたつて空乏層が形成されるため、上記
電圧V0以上の電圧を印加しても第2PN接合５の電
界の上昇率はわずかとなる。したがつて従来の耐
圧BV2でも第2PN接合５で絶縁破壊が生じず、さ
らに高い電圧BV1に達したときに第1PN接合４の
電界がEcritとなり、このバルク内の第1PN接合
４で絶縁破壊が生じる。
より低い所定の電圧V0で、第１領域１内部のほ
ぼ全域にわたつて空乏層が形成されるため、上記
電圧V0以上の電圧を印加しても第2PN接合５の電
界の上昇率はわずかとなる。したがつて従来の耐
圧BV2でも第2PN接合５で絶縁破壊が生じず、さ
らに高い電圧BV1に達したときに第1PN接合４の
電界がEcritとなり、このバルク内の第1PN接合
４で絶縁破壊が生じる。
アノード側の高不純物濃度領域７の濃度は、オ
ーミツクコンタクトのためだけでなく、その中に
空乏層が入りこまないためにも高い濃度であるこ
とが要求される。
ーミツクコンタクトのためだけでなく、その中に
空乏層が入りこまないためにも高い濃度であるこ
とが要求される。
以上の説明から明らかなように、本実施例に係
る半導体装置であるダイオードの耐圧は、従来の
表面絶縁破壊電圧BV2から、バルク内の絶縁破壊
電圧BV2にまで実質的に高められる。しかも半導
体装置としては、PN接合が露出するプレーナ型
構造が可能であるため、製造および特性の点でメ
サ型構造（ベベル構造）よりも有利である。ま
た、絶縁破壊はバルク内で生じるため、表面絶縁
破壊に比べて安定であり、素子に与える悪影響も
少ない。さらに、従来と同一耐圧を構成した場合
には、不純物濃度をその分だけ高めることができ
るため、電流容量を大きくできる。
る半導体装置であるダイオードの耐圧は、従来の
表面絶縁破壊電圧BV2から、バルク内の絶縁破壊
電圧BV2にまで実質的に高められる。しかも半導
体装置としては、PN接合が露出するプレーナ型
構造が可能であるため、製造および特性の点でメ
サ型構造（ベベル構造）よりも有利である。ま
た、絶縁破壊はバルク内で生じるため、表面絶縁
破壊に比べて安定であり、素子に与える悪影響も
少ない。さらに、従来と同一耐圧を構成した場合
には、不純物濃度をその分だけ高めることができ
るため、電流容量を大きくできる。
第２図は第２の実施例を示し、上記第１の実施
例の構成において、さらに第３領域３に接続され
た電極１１を、絶縁層６を介して、第2PN接合５
および第１領域１の一部上に形成している。他の
構成は第１の実施例と同様であるから、同一の参
照番号を付して省略する。
例の構成において、さらに第３領域３に接続され
た電極１１を、絶縁層６を介して、第2PN接合５
および第１領域１の一部上に形成している。他の
構成は第１の実施例と同様であるから、同一の参
照番号を付して省略する。
この第２の実施例では、電極１１で覆われた第
１領域１の表面部分からも空乏層が成長してゆく
ため、第１領域１全域が空乏層化する電圧が低く
とれ、半導体基体の不純物濃度等の条件が緩和さ
れる。また第2PN接合５上に金属電極１１がある
ため、外部イオンの害が防げ、第２導接合５を横
切つて流れるリーク電流が減少する。
１領域１の表面部分からも空乏層が成長してゆく
ため、第１領域１全域が空乏層化する電圧が低く
とれ、半導体基体の不純物濃度等の条件が緩和さ
れる。また第2PN接合５上に金属電極１１がある
ため、外部イオンの害が防げ、第２導接合５を横
切つて流れるリーク電流が減少する。
第３図は第３の実施例として本発明をエピタキ
シヤルベース型のプレーナトランジスタに適用し
た例を示している。このトランジスタの製法の一
例を第４図Ａ〜Ｅに示す。
シヤルベース型のプレーナトランジスタに適用し
た例を示している。このトランジスタの製法の一
例を第４図Ａ〜Ｅに示す。
すなわち第４図Ａにおいて、第１領域であるＰ
型エピタキシヤルベース層１と、第２領域である
Ｎ型シリコン結晶基板２との間に第１のPN接合
４が形成されており、Ｐ型エピタキシヤル層１の
表面は熱酸化によりSiO2絶縁層６が、Ｎ型基板
２下面にはコレクタ電極取出用の高濃度Ｎ型層８
がそれぞれ形成されている。
型エピタキシヤルベース層１と、第２領域である
Ｎ型シリコン結晶基板２との間に第１のPN接合
４が形成されており、Ｐ型エピタキシヤル層１の
表面は熱酸化によりSiO2絶縁層６が、Ｎ型基板
２下面にはコレクタ電極取出用の高濃度Ｎ型層８
がそれぞれ形成されている。
次に第４図Ｂに示すように、Ｐ型エピタキシヤ
ル層１の周囲に第３領域となるN+拡散領域３を
Ｎ型基板２まで達するように形成し、これら第
１、第３領域間に第２のPN接合５を得る。もち
ろん第2PN接合５はその下端で、上記第1PN接合
４と連結する。
ル層１の周囲に第３領域となるN+拡散領域３を
Ｎ型基板２まで達するように形成し、これら第
１、第３領域間に第２のPN接合５を得る。もち
ろん第2PN接合５はその下端で、上記第1PN接合
４と連結する。
次に、第４図Ｃでは、エミツタ拡散用の同一の
窓部から順次Ｐ型、Ｎ型不純物を拡散し、Ｐ型領
域７１およびエミツタ領域としての高濃度Ｎ型領
域９を形成する。上記Ｐ型領域７１はエミツタの
パンチスルーを防止するためのもので、不純物濃
度はＰ型エピタキシヤル層１よりも高めにとつて
いる。ベース領域は第１領域１と、Ｐ型領域７１
とにより構成される。
窓部から順次Ｐ型、Ｎ型不純物を拡散し、Ｐ型領
域７１およびエミツタ領域としての高濃度Ｎ型領
域９を形成する。上記Ｐ型領域７１はエミツタの
パンチスルーを防止するためのもので、不純物濃
度はＰ型エピタキシヤル層１よりも高めにとつて
いる。ベース領域は第１領域１と、Ｐ型領域７１
とにより構成される。
第４図Ｄでは、ベースの窓部からの高納度Ｐ型
不純物を拡散して、ベース電極取出用のP+拡散
領域７２を形成する。このとき、Ｐ型領域７１と
７２との距離は、その中間のＰ型エピタキシヤル
層１の一部が空乏化されずに残るように小さい値
とするのが好ましい。
不純物を拡散して、ベース電極取出用のP+拡散
領域７２を形成する。このとき、Ｐ型領域７１と
７２との距離は、その中間のＰ型エピタキシヤル
層１の一部が空乏化されずに残るように小さい値
とするのが好ましい。
次に、第４図Ｅにおいて、上記P+領域７２、
N+領域９上に電極取出用の窓開けを行ない、さ
らにＡ等の金属層を蒸着してフオトエツチング
処理することにより、第３図に示すようなベー
ス、エミツタ電極を有するエピタキシヤルベース
型トランジスタが得られる。
N+領域９上に電極取出用の窓開けを行ない、さ
らにＡ等の金属層を蒸着してフオトエツチング
処理することにより、第３図に示すようなベー
ス、エミツタ電極を有するエピタキシヤルベース
型トランジスタが得られる。
この第３の実施例において、第１、第２のPN
接合４，５への逆方向電圧を上昇させた場合に
は、低濃度領域側にほど、より速い速度でこれら
のPN接合から空乏層が成長してゆく。そして、
第2PN接合５の表面端部ａの絶縁破壊電圧以下の
所定電圧V0で、第１領域１の全域が空乏層で満
たされる。ただし、高不純物濃度の領域３，７
１，７２の内部および領域７１，７２間の表面部
は空乏層化されずに残る。さらに上記電圧V0以
上の逆方向電圧を印加しても、上記第2PN接合５
の表面端部ａでの電界はほぼ変化しない。これに
対して第1PN接合４の電界は、逆方向電圧の上昇
に伴ない上昇するため、所定の絶縁破壊電圧BV1
に達したとき、この第1PN接合４の部分ｂ近傍に
おいて絶縁破壊が生じる。
接合４，５への逆方向電圧を上昇させた場合に
は、低濃度領域側にほど、より速い速度でこれら
のPN接合から空乏層が成長してゆく。そして、
第2PN接合５の表面端部ａの絶縁破壊電圧以下の
所定電圧V0で、第１領域１の全域が空乏層で満
たされる。ただし、高不純物濃度の領域３，７
１，７２の内部および領域７１，７２間の表面部
は空乏層化されずに残る。さらに上記電圧V0以
上の逆方向電圧を印加しても、上記第2PN接合５
の表面端部ａでの電界はほぼ変化しない。これに
対して第1PN接合４の電界は、逆方向電圧の上昇
に伴ない上昇するため、所定の絶縁破壊電圧BV1
に達したとき、この第1PN接合４の部分ｂ近傍に
おいて絶縁破壊が生じる。
このように、第2PN接合５の絶縁破壊電圧以下
の電圧で、第１領域１のほぼ全域が空乏層化する
ための条件は、前述した第１の実施例と同様であ
る。
の電圧で、第１領域１のほぼ全域が空乏層化する
ための条件は、前述した第１の実施例と同様であ
る。
したがつて、トランジスタの耐圧は、素子内部
の第1PN接合の絶縁破壊電圧まで高められる。こ
れは表面での絶縁破壊を防止したメサ型トランジ
スタの耐圧に相当する。しかも構造はプレーナ型
であるため、製造が容易で信頼性も高い。さらに
従来のプレーナ型トランジスタの同一耐圧のもの
と比較すると、Ｎ型基板２の不純物濃度を高くで
きることになり、電流容量が大きくとれる。また
エミツタ領域９下部のＰ型拡散領域７１による内
部ベース抵抗は小さく、Ｐ型エピタキシヤル層１
による外部ベース低抗は大きく、しかもそれぞれ
制御できるため、たとえば大電流動作時において
も電流密度をより均一にすることができ、安全動
作領域（ASO：Area of Safe Operation）の拡
大が図れる。
の第1PN接合の絶縁破壊電圧まで高められる。こ
れは表面での絶縁破壊を防止したメサ型トランジ
スタの耐圧に相当する。しかも構造はプレーナ型
であるため、製造が容易で信頼性も高い。さらに
従来のプレーナ型トランジスタの同一耐圧のもの
と比較すると、Ｎ型基板２の不純物濃度を高くで
きることになり、電流容量が大きくとれる。また
エミツタ領域９下部のＰ型拡散領域７１による内
部ベース抵抗は小さく、Ｐ型エピタキシヤル層１
による外部ベース低抗は大きく、しかもそれぞれ
制御できるため、たとえば大電流動作時において
も電流密度をより均一にすることができ、安全動
作領域（ASO：Area of Safe Operation）の拡
大が図れる。
次に第５図は第４の実施例を示し、第３の実施
例の説明中で、第４図ＢのＰ型エピタキシヤルベ
ース層１に、高濃度Ｐ型の拡散ベース層７３を形
成し、さらにこのP+ベース層７３中に高濃度Ｎ
型の拡散エミツタ層を形成したものである。
例の説明中で、第４図ＢのＰ型エピタキシヤルベ
ース層１に、高濃度Ｐ型の拡散ベース層７３を形
成し、さらにこのP+ベース層７３中に高濃度Ｎ
型の拡散エミツタ層を形成したものである。
この第４の実施例の動作も上記第３の実施例と
ほぼ同様であり、高耐圧、高信頼性、ASOの向
上等の効果があることは明らかであろう。さらに
第３図実施例のＰ型領域７１，７２が連結するた
めベース抵抗の絶対値は小さくなり、たとえばス
イツチング速度等は向上する。
ほぼ同様であり、高耐圧、高信頼性、ASOの向
上等の効果があることは明らかであろう。さらに
第３図実施例のＰ型領域７１，７２が連結するた
めベース抵抗の絶対値は小さくなり、たとえばス
イツチング速度等は向上する。
これら第３、第４の実施例についても、前述し
た第２の実施例と同様にはみ出し電極構造をとる
ことができ、その一例として第３の実施例につい
て第３領域３に対し、はみ出し電極構造を採用し
たものを第５の実施例として第６図に示す。構
成、作用および効果は第２、第３の実施例と同様
であるから、第６図の参照番号を第２、第３の実
施例と同一にすることで説明は省略する。
た第２の実施例と同様にはみ出し電極構造をとる
ことができ、その一例として第３の実施例につい
て第３領域３に対し、はみ出し電極構造を採用し
たものを第５の実施例として第６図に示す。構
成、作用および効果は第２、第３の実施例と同様
であるから、第６図の参照番号を第２、第３の実
施例と同一にすることで説明は省略する。
なお、本発明は上記第１ないし第５の実施例の
みに限定されるものでなく、たとえばＰ型、Ｎ型
を互換してもよい。また、半導体装置としては、
ダイオード、トランジスタに限定されずFET
（電界効果トランジスタ）やバイポーラIC等種々
のものに適用できることは勿論である。
みに限定されるものでなく、たとえばＰ型、Ｎ型
を互換してもよい。また、半導体装置としては、
ダイオード、トランジスタに限定されずFET
（電界効果トランジスタ）やバイポーラIC等種々
のものに適用できることは勿論である。
第１図は本発明に係る第１の実施例を示す断面
図、第２図は第２の実施例を示す断面図、第３図
は第３の実施例を示す断面図、第４図Ａ〜Ｅは上
記第３の実施例の製造工程に沿つた断面図、第５
図は第４の実施例を示す断面図、第６図は第５の
実施例を示す断面図である。 １……第１領域、２……第２領域、３……第３
領域、４……第１のPN接合、５……第２のPN接
合、６……絶縁層。
図、第２図は第２の実施例を示す断面図、第３図
は第３の実施例を示す断面図、第４図Ａ〜Ｅは上
記第３の実施例の製造工程に沿つた断面図、第５
図は第４の実施例を示す断面図、第６図は第５の
実施例を示す断面図である。 １……第１領域、２……第２領域、３……第３
領域、４……第１のPN接合、５……第２のPN接
合、６……絶縁層。
Claims (1)
- 【特許請求の範囲】 １ 半導体基体の一主面に臨む第１導電型の第１
領域と反対導電型の第２領域との間に形成され半
導体基体内に設けられた第１のPN接合と、 上記主面に臨んで形成される反対導電型の第３
領域と上記第１領域との間に形成され上記主面に
て終わる第２のPN接合を有し、 上記第３領域は上記第２領域よりも高い不純物
濃度で形成され、 上記第１のPN接合から上記第１領域内部で全
厚みにわたつて成長する空乏層が上記第２のPN
接合近傍で上記主面まで達することにより上記第
１のPN接合で上記第２のPN接合の絶縁破壊電圧
より低い電圧で絶縁破壊が起こることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14215776A JPS5367367A (en) | 1976-11-29 | 1976-11-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14215776A JPS5367367A (en) | 1976-11-29 | 1976-11-29 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5367367A JPS5367367A (en) | 1978-06-15 |
| JPS6132827B2 true JPS6132827B2 (ja) | 1986-07-29 |
Family
ID=15308678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14215776A Granted JPS5367367A (en) | 1976-11-29 | 1976-11-29 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5367367A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228937A (ja) * | 1988-07-19 | 1990-01-31 | Matsushita Electron Corp | 半導体装置 |
| JP5755939B2 (ja) * | 2011-05-24 | 2015-07-29 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
-
1976
- 1976-11-29 JP JP14215776A patent/JPS5367367A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5367367A (en) | 1978-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172260A (en) | Insulated gate field effect transistor with source field shield extending over multiple region channel | |
| US3226613A (en) | High voltage semiconductor device | |
| US4729001A (en) | Short-channel field effect transistor | |
| US4607270A (en) | Schottky barrier diode with guard ring | |
| US4024564A (en) | Semiconductor device having at least one PN junction and channel stopper surrounder by a protecture conducting layer | |
| US5591991A (en) | Semiconductor device and method of manufacturing the same | |
| US4929991A (en) | Rugged lateral DMOS transistor structure | |
| JPH0457111B2 (ja) | ||
| US5677562A (en) | Planar P-N junction semiconductor structure with multilayer passivation | |
| EP0071335B1 (en) | Field effect transistor | |
| JP3545633B2 (ja) | 高耐圧型半導体装置及びその製造方法 | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| US6255692B1 (en) | Trench-gate semiconductor device | |
| KR0134887B1 (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
| US4933740A (en) | Insulated gate transistor with vertical integral diode and method of fabrication | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US3087099A (en) | Narrow web mesa transistor structure | |
| JPH05235014A (ja) | 半導体装置 | |
| US4165516A (en) | Semiconductor device and method of manufacturing same | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS6097659A (ja) | 半導体集積回路 | |
| JPS6132827B2 (ja) | ||
| US6635926B2 (en) | Field effect transistor with high withstand voltage and low resistance | |
| JPH07245418A (ja) | 半導体装置 | |
| KR100505562B1 (ko) | 다층 버퍼 구조를 갖는 절연게이트 바이폴라 트랜지스터 및 그제조방법 |