JPS6132867B2 - - Google Patents
Info
- Publication number
- JPS6132867B2 JPS6132867B2 JP8226980A JP8226980A JPS6132867B2 JP S6132867 B2 JPS6132867 B2 JP S6132867B2 JP 8226980 A JP8226980 A JP 8226980A JP 8226980 A JP8226980 A JP 8226980A JP S6132867 B2 JPS6132867 B2 JP S6132867B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- shift
- bits
- circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/419—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information in which encoding of the length of a succession of picture-elements of the same value along a scanning line is the only encoding step
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明は圧縮データの等長化されたランレング
スから画像データを復元するためのシフトレジス
タに２nビツトのシフト機能をもたせることによ
り、復元処理時間を短縮した圧縮データ復元回路
に関するものである。
スから画像データを復元するためのシフトレジス
タに２nビツトのシフト機能をもたせることによ
り、復元処理時間を短縮した圧縮データ復元回路
に関するものである。
従来、１次元符号化または２次元符号化方式は
圧縮データから求めた等長化されたランレングス
（以下単に等長ランレングスという）を実際の画
像データに直すために、復元回路として該当する
白黒モードに従つて１ビツトずつシフトするので
シフト動作に時間がかかつた。
圧縮データから求めた等長化されたランレングス
（以下単に等長ランレングスという）を実際の画
像データに直すために、復元回路として該当する
白黒モードに従つて１ビツトずつシフトするので
シフト動作に時間がかかつた。
第１図は従来の復元回路の１例を示す。まず、
等長ランレングスをRLラツチ回路１４にストア
するとともに、RLカウンタ１６をクリアする。
次にランレングスの白黒モードに対応してフリツ
プフロツプ１０により指定し、白か黒に対応する
“０”，“１”をシフトレジスタ１１に等長ランレ
ングスのビツト数分つめてゆき、画像データを復
元する。次の復号走査線メモリ１２は復元された
シフトレジスタ１１の内容を１ライン分以上格納
しておくバツフアである。シフトレジスタ１１の
ビツト数は復号走査線メモリ１２の１ワードのビ
ツト数と同じに設定される。
等長ランレングスをRLラツチ回路１４にストア
するとともに、RLカウンタ１６をクリアする。
次にランレングスの白黒モードに対応してフリツ
プフロツプ１０により指定し、白か黒に対応する
“０”，“１”をシフトレジスタ１１に等長ランレ
ングスのビツト数分つめてゆき、画像データを復
元する。次の復号走査線メモリ１２は復元された
シフトレジスタ１１の内容を１ライン分以上格納
しておくバツフアである。シフトレジスタ１１の
ビツト数は復号走査線メモリ１２の１ワードのビ
ツト数と同じに設定される。
そして、シフト数カウンタ１３はシフトレジス
タ１１のシフト回数をカウントし、シフトレジス
タ１１が一杯になると、制御パルス発生回路１７
に制御信号を送り、制御パルス発生回路１７がシ
フトレジスタ１１の内容を復号走査線メモリ１２
に書込む。復号走査線メモリ１２への書込みが終
ると、シフト数カウンタ１３はクリアされる。そ
してシフトレジスタ１１が再びシフトを開始する
とともに、シフト数カウンタ１３はシフト数をカ
ウントする手順を繰返す。また、RLカウンタ１
６はシフトレジスタ１１で復元したランレングス
のビツト数をカウントしており、このカウント数
がRLラツチ回路１４の内容と一致すると、一つ
の等長ランレングスの復元が終了する。
タ１１のシフト回数をカウントし、シフトレジス
タ１１が一杯になると、制御パルス発生回路１７
に制御信号を送り、制御パルス発生回路１７がシ
フトレジスタ１１の内容を復号走査線メモリ１２
に書込む。復号走査線メモリ１２への書込みが終
ると、シフト数カウンタ１３はクリアされる。そ
してシフトレジスタ１１が再びシフトを開始する
とともに、シフト数カウンタ１３はシフト数をカ
ウントする手順を繰返す。また、RLカウンタ１
６はシフトレジスタ１１で復元したランレングス
のビツト数をカウントしており、このカウント数
がRLラツチ回路１４の内容と一致すると、一つ
の等長ランレングスの復元が終了する。
以上説明したように、従来の復元回路では１ビ
ツトずつのシフトであるから画像データの復元時
間がかかり過ぎるという欠点があつた。
ツトずつのシフトであるから画像データの復元時
間がかかり過ぎるという欠点があつた。
本発明の目的は圧縮データの等長ランレングス
から画像データを復元するための処理時間を短縮
した圧縮データ復元回路を提供することである。
から画像データを復元するための処理時間を短縮
した圧縮データ復元回路を提供することである。
前記目的を達成するため、本発明の圧縮データ
復元回路は帯域圧縮された画像データを復元して
シフトするシフトレジスタと該シフトレジスタの
内容の１ライン以上を格納する復号走査線メモリ
を具えた圧縮データ復元回路において、あらかじ
め定めた２nビツト毎のシフトと１ビツト毎のシ
フトが可能なシフトレジスタと、画像データの復
元すべきランレングスのビツト長が２nビツト以
上のときは前記シフトレジスタを２nずつシフト
させ、ランレングスのビツト長が２nビツト以下
のときは１ビツトずつのシフトを行ない、画像デ
ータがシフトレジスタに一杯になるとこれを前記
復号走査線メモリに書込むように制御する手段と
を備えたことを特徴とするものである。
復元回路は帯域圧縮された画像データを復元して
シフトするシフトレジスタと該シフトレジスタの
内容の１ライン以上を格納する復号走査線メモリ
を具えた圧縮データ復元回路において、あらかじ
め定めた２nビツト毎のシフトと１ビツト毎のシ
フトが可能なシフトレジスタと、画像データの復
元すべきランレングスのビツト長が２nビツト以
上のときは前記シフトレジスタを２nずつシフト
させ、ランレングスのビツト長が２nビツト以下
のときは１ビツトずつのシフトを行ない、画像デ
ータがシフトレジスタに一杯になるとこれを前記
復号走査線メモリに書込むように制御する手段と
を備えたことを特徴とするものである。
以下本発明を実施例につき詳述する。
第２図は本発明の実施例の構成を示す説明図で
ある。
ある。
同図において、フリツプフロツプ（FF）１０
は復元すべきランレングスが白か黒かを記憶し対
応する“０”か“１”をシフトレジスタ２１に指
定する。
は復元すべきランレングスが白か黒かを記憶し対
応する“０”か“１”をシフトレジスタ２１に指
定する。
シフトレジスタ２１は第３図に詳細な回路例を
示すように、FF１０の出力を初段のシフトレジ
スタ（SR）２１―１にシリアル入力で１ビツト
ずつ逐次各段SR２１―２〜２１―４へシフトす
る機能と、パラレル入力で２ビツトずつSR２１
―２〜２１―４へシフトする機能を有する。この
機能は後述の制御パルス発生回路２４からの１ビ
ツトシフト信号３１か、２ビツトシフト信号３２
によつて選択される。さらにこれらの信号３１，
３２を所定クロツクと共にAND回路を通して同
期させてシフトクロツクを作りシフト動作が行な
われ、１ビツト出力または２ビツト出力として復
号走査線メモリ１２に送られる。
示すように、FF１０の出力を初段のシフトレジ
スタ（SR）２１―１にシリアル入力で１ビツト
ずつ逐次各段SR２１―２〜２１―４へシフトす
る機能と、パラレル入力で２ビツトずつSR２１
―２〜２１―４へシフトする機能を有する。この
機能は後述の制御パルス発生回路２４からの１ビ
ツトシフト信号３１か、２ビツトシフト信号３２
によつて選択される。さらにこれらの信号３１，
３２を所定クロツクと共にAND回路を通して同
期させてシフトクロツクを作りシフト動作が行な
われ、１ビツト出力または２ビツト出力として復
号走査線メモリ１２に送られる。
第２図に戻り、シフト数計数回路２２はシフト
レジスタ２１のシフト数をカウントし、RL計数
回路２３は復元したランレングスのビツト数をカ
ウントする。これらの計数回路２２，２３は最小
桁（LSB）であるフリツプフロツプ（FF）２２
―１，２３―１とその上位桁のカウンタ２２―
２，２３―２から構成されている。この構成で、
一定クロツクをFF２２―１，２３―１とカウン
タ２２―２，２３―２に同時に入れると１つずつ
カウントし、またカウンタ２２―２，２３―２だ
けにクロツクを入れると２つずつカウントする。
また、FF２２―１，２３―１の内容によつて値
が奇数か偶数かがわかる。RLラツチ回路１４は
等長ランレングスをストアしておき、比較回路１
５によりRL計数回路２３の内容とを比較し一致
信号を出力する。制御パルス発生回路２４は、前
述のシフト計数回路２２のFF２２―１とカウン
タ２２―２の出力すなわち１ビツトカウントか２
ビツトカウントかの計数値と、比較回路１５の一
致信号すなわちランレングスの終了信号を入力
し、シフトレジスタ２１に対し１ビツトシフト信
号３１と２ビツトシフト信号３２を送り、復号走
査線メモリ１２に対し書き込み信号３３を送り、
画像データを復元するために必要な制御を行な
う。
レジスタ２１のシフト数をカウントし、RL計数
回路２３は復元したランレングスのビツト数をカ
ウントする。これらの計数回路２２，２３は最小
桁（LSB）であるフリツプフロツプ（FF）２２
―１，２３―１とその上位桁のカウンタ２２―
２，２３―２から構成されている。この構成で、
一定クロツクをFF２２―１，２３―１とカウン
タ２２―２，２３―２に同時に入れると１つずつ
カウントし、またカウンタ２２―２，２３―２だ
けにクロツクを入れると２つずつカウントする。
また、FF２２―１，２３―１の内容によつて値
が奇数か偶数かがわかる。RLラツチ回路１４は
等長ランレングスをストアしておき、比較回路１
５によりRL計数回路２３の内容とを比較し一致
信号を出力する。制御パルス発生回路２４は、前
述のシフト計数回路２２のFF２２―１とカウン
タ２２―２の出力すなわち１ビツトカウントか２
ビツトカウントかの計数値と、比較回路１５の一
致信号すなわちランレングスの終了信号を入力
し、シフトレジスタ２１に対し１ビツトシフト信
号３１と２ビツトシフト信号３２を送り、復号走
査線メモリ１２に対し書き込み信号３３を送り、
画像データを復元するために必要な制御を行な
う。
以下上述の構成につき動作を説明する。
まず、ランレングスをRLラツチ回路１４にス
トアし、カウンタ２３―２とFF２３―１をクリ
アする。次に、比較回路１５により、RLラツチ
回路１４の内容のLSBを除く値とカウンタ２３―
２の値を比較する。
トアし、カウンタ２３―２とFF２３―１をクリ
アする。次に、比較回路１５により、RLラツチ
回路１４の内容のLSBを除く値とカウンタ２３―
２の値を比較する。
もし、RLラツチ回路１４のLSBを除く値とカ
ウンタ２３―２の値が一致しない場合には、これ
らの値が一致するまで２ビツトシフト信号３２が
出力する。この２ビツト信号によつてFF１０の
白黒モードに従いシフトレジスタ２１に２ビツト
ずつシフトしながらつめると同時に、この２ビツ
トのシフト回数をカウンタ２２―２，２３―２に
よつてカウントする。この際、シフトレジスタ２
１は第３図に示す配線によりパラレル入力を用い
て画像データを２ビツトずつシフトしながら復元
し、計数回路２２，２３は２つずつカウントする
ことになる。
ウンタ２３―２の値が一致しない場合には、これ
らの値が一致するまで２ビツトシフト信号３２が
出力する。この２ビツト信号によつてFF１０の
白黒モードに従いシフトレジスタ２１に２ビツト
ずつシフトしながらつめると同時に、この２ビツ
トのシフト回数をカウンタ２２―２，２３―２に
よつてカウントする。この際、シフトレジスタ２
１は第３図に示す配線によりパラレル入力を用い
て画像データを２ビツトずつシフトしながら復元
し、計数回路２２，２３は２つずつカウントする
ことになる。
もし、シフト数計数回路２２の値がシフトレジ
スタ２１のビツト数より１つ少ない値になると、
次に制御パルス発生回路２４は１ビツトシフト信
号３１を出す。この１ビツトシフト信号３１によ
つてシフトレジスタ２１はシリアル入力を用い
て、画像データを１ビツトシフトして復元し、同
時に、各計数回路２２，２３はFF２２―１，２
３―１を含めて１つカウントする。これによつ
て、シフト数計数回路２２の値はシフトレジスタ
２１の値と一致する。
スタ２１のビツト数より１つ少ない値になると、
次に制御パルス発生回路２４は１ビツトシフト信
号３１を出す。この１ビツトシフト信号３１によ
つてシフトレジスタ２１はシリアル入力を用い
て、画像データを１ビツトシフトして復元し、同
時に、各計数回路２２，２３はFF２２―１，２
３―１を含めて１つカウントする。これによつ
て、シフト数計数回路２２の値はシフトレジスタ
２１の値と一致する。
もし、シフト数計数回路２２の値が、シフトレ
ジスタ２１のビツト数になれば、次に制御パルス
発生回路２４は復元走査線メモリ１２に書込み信
号３３を出して、シフトレジスタ２１の内容を書
込む。次に書込み終了後、カウンタ２２―２と
FF２２―１をクリアし、最初からの動作を繰返
す。
ジスタ２１のビツト数になれば、次に制御パルス
発生回路２４は復元走査線メモリ１２に書込み信
号３３を出して、シフトレジスタ２１の内容を書
込む。次に書込み終了後、カウンタ２２―２と
FF２２―１をクリアし、最初からの動作を繰返
す。
そして、RLラツチ回路１４のLSBを除く値
と、カウンタ２３―２の値が一致すると、RLラ
ツチ回路１４のLSBとFF２３―１の値を比較
し、この両方が一致すればランレングスの復元が
終了する。もし一致していなければ、制御パルス
発生回路２４は１ビツトシフト信号３１を出し、
シフトレジスタ２１を１ビツトシフトするととも
に、計数回路２２，２３がこのシフト数を１つカ
ウントする。この１ビツトシフトにより前述の値
が一致し、ランレングスの復元が終了する。
と、カウンタ２３―２の値が一致すると、RLラ
ツチ回路１４のLSBとFF２３―１の値を比較
し、この両方が一致すればランレングスの復元が
終了する。もし一致していなければ、制御パルス
発生回路２４は１ビツトシフト信号３１を出し、
シフトレジスタ２１を１ビツトシフトするととも
に、計数回路２２，２３がこのシフト数を１つカ
ウントする。この１ビツトシフトにより前述の値
が一致し、ランレングスの復元が終了する。
従来の復元回路に比べると、本発明の実施例で
は計数回路がフリツプフロツプとカウンタとに分
離するだけである。
は計数回路がフリツプフロツプとカウンタとに分
離するだけである。
通常、画像のランレングスは２以上のものが殆
どなので、従来回路の約２倍の速さでデータ復元
処理が行なえる。実施例では２ビツト毎にシフト
したが一般的には２nビツトとすることができ
る。
どなので、従来回路の約２倍の速さでデータ復元
処理が行なえる。実施例では２ビツト毎にシフト
したが一般的には２nビツトとすることができ
る。
なお、本実施例では、１次元符号化または２次
元符号化より求めた等長化されたランレングスを
復元しているが、この等長ランレングスの代り
に、走査線の画素に付けた変化点のアドレスを用
いて復元してもよい。
元符号化より求めた等長化されたランレングスを
復元しているが、この等長ランレングスの代り
に、走査線の画素に付けた変化点のアドレスを用
いて復元してもよい。
以上説明したように、本発明によれば、圧縮デ
ータの等長化されたランレングスから画像データ
を復元するためのシフトレジスタに２nビツトと
１ビツトのシフト機能をもたせることにより、復
元処理を前述のように約２倍程度まで高速化する
ことができるものである。
ータの等長化されたランレングスから画像データ
を復元するためのシフトレジスタに２nビツトと
１ビツトのシフト機能をもたせることにより、復
元処理を前述のように約２倍程度まで高速化する
ことができるものである。
第１図は従来例の説明図、第２図は本発明の実
施例の構成を示す説明図、第３図は第２図の実施
例の要部の詳細回路例であり、図中、１０はフリ
ツプフロツプ、１２は復号走査線メモリ、１４は
RLラツチ回路、１５は比較回路、２１はシフト
レジスタ、２２はシフト数計数回路、２３はRL
計数回路、２２―１，２３―１はフリツプフロツ
プ、２２―２，２３―２はカウンタ、２４は制御
パルス発生回路を示す。
施例の構成を示す説明図、第３図は第２図の実施
例の要部の詳細回路例であり、図中、１０はフリ
ツプフロツプ、１２は復号走査線メモリ、１４は
RLラツチ回路、１５は比較回路、２１はシフト
レジスタ、２２はシフト数計数回路、２３はRL
計数回路、２２―１，２３―１はフリツプフロツ
プ、２２―２，２３―２はカウンタ、２４は制御
パルス発生回路を示す。
Claims (1)
- １ 帯域圧縮された画像データを復元してシフト
するシフトレジスタと該シフトレジスタの内容の
１ライン以上を格納する復号走査線メモリを具え
た圧縮データ復元回路において、あらかじめ定め
た２nビツト毎のシフトと１ビツト毎のシフトが
可能なシフトレジスタと、画像データの復元すべ
きランレングスのビツト長が２nビツト以上のと
きは前記シフトレジスタを２nビツトずつシフト
させ、ランレングスのビツト長が２nビツト以下
のときは１ビツトずつのシフトを行ない、画像デ
ータがシフトレジスタに一杯になるとこれを前記
復号走査線メモリに書込むように制御する手段と
を具えたことを特徴とする圧縮データ復元回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8226980A JPS579171A (en) | 1980-06-18 | 1980-06-18 | Restoration circit for compressed data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8226980A JPS579171A (en) | 1980-06-18 | 1980-06-18 | Restoration circit for compressed data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS579171A JPS579171A (en) | 1982-01-18 |
| JPS6132867B2 true JPS6132867B2 (ja) | 1986-07-30 |
Family
ID=13769757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8226980A Granted JPS579171A (en) | 1980-06-18 | 1980-06-18 | Restoration circit for compressed data |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS579171A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109563U (ja) * | 1985-12-26 | 1987-07-13 | ||
| JPS62127642U (ja) * | 1986-02-04 | 1987-08-13 |
-
1980
- 1980-06-18 JP JP8226980A patent/JPS579171A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS579171A (en) | 1982-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800440A (en) | Digital image signal coding/decoding circuit with buffer memory storing reference line as compression codes | |
| US5345316A (en) | Image data encoding/decoding apparatus for concurrent processing of multiple image data streams | |
| JPS5854695B2 (ja) | 信号制御方式 | |
| JPH088647B2 (ja) | ランレングス符号化法および装置 | |
| JPS6326588B2 (ja) | ||
| JPS6132867B2 (ja) | ||
| JPS60502082A (ja) | ファクシミリ受信機のための画素発生器 | |
| JP3116989B2 (ja) | 圧縮された２値画像データの復元装置 | |
| JPS5888971A (ja) | 画信号符号化方式 | |
| JP3195427B2 (ja) | データ変換／逆変換装置 | |
| US20020024525A1 (en) | Image encoding apparatus and method | |
| JPS6333350B2 (ja) | ||
| JPS58225779A (ja) | 画信号の復号方式 | |
| JP2933029B2 (ja) | デジタル信号符号化／復号化回路 | |
| JPS6341276B2 (ja) | ||
| JPH0149072B2 (ja) | ||
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JP3293382B2 (ja) | データ圧縮装置及びデータ伸長装置 | |
| JPS6366113B2 (ja) | ||
| JPH10341351A (ja) | データ処理方法および装置 | |
| JPS60256274A (ja) | ２次元圧縮符号化装置 | |
| JPS5926691Y2 (ja) | ファクシミリ信号の伝送装置 | |
| JPS6342472B2 (ja) | ||
| JPS63275276A (ja) | ディジタル画信号符号化方式及び同符号化装置 | |
| JPS6235775A (ja) | 画像コ−ドの復号装置 |