JPS6133366B2 - - Google Patents
Info
- Publication number
- JPS6133366B2 JPS6133366B2 JP14433178A JP14433178A JPS6133366B2 JP S6133366 B2 JPS6133366 B2 JP S6133366B2 JP 14433178 A JP14433178 A JP 14433178A JP 14433178 A JP14433178 A JP 14433178A JP S6133366 B2 JPS6133366 B2 JP S6133366B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- frequency
- signal
- modulation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Control Of Position Or Direction (AREA)
Description
【発明の詳細な説明】
本発明は磁気スケール装置等において変位を電
気信号の変化として検出する変位量検出回路の改
良に関する。
気信号の変化として検出する変位量検出回路の改
良に関する。
第１図に従来の変位量検出回路を示す。同図に
おいて発振器１はキヤリア周波数cのｎ倍の周
波数の基準信号を発生し、該基準信号は、逓降器
２及び分割回路１５に与えられる。逓降器２は基
準信号の周波数を１／２ｎとなし、チヤンネル１の磁 気ヘツド７にはπ／４の移相器３及び増幅器４を介し て供給すると共にチヤンネル２の磁気ヘツド８に
は増幅器５を介して供給することにより励磁す
る。
おいて発振器１はキヤリア周波数cのｎ倍の周
波数の基準信号を発生し、該基準信号は、逓降器
２及び分割回路１５に与えられる。逓降器２は基
準信号の周波数を１／２ｎとなし、チヤンネル１の磁 気ヘツド７にはπ／４の移相器３及び増幅器４を介し て供給すると共にチヤンネル２の磁気ヘツド８に
は増幅器５を介して供給することにより励磁す
る。
磁気スケール６と両ヘツド７．８間の相対変位
により得られる平衡変調信号は前置増幅器９，１
０を介して加算器１１によつて加算され、前記変
位に対応した位相変化を有する位相変調信号に変
換された後、帯域フイルタ１２、増幅器１３及び
波形整形回路１４を介して分割回路１５に与えら
れる。分割回路１５は例えば特公昭50―28032号
公報に記載されたような所謂内挿回路であつて、
前記変位量に応じて方向弁別された正方向移動パ
ルスＰ＋及び負方向移動パルスＰ−を発生する。
により得られる平衡変調信号は前置増幅器９，１
０を介して加算器１１によつて加算され、前記変
位に対応した位相変化を有する位相変調信号に変
換された後、帯域フイルタ１２、増幅器１３及び
波形整形回路１４を介して分割回路１５に与えら
れる。分割回路１５は例えば特公昭50―28032号
公報に記載されたような所謂内挿回路であつて、
前記変位量に応じて方向弁別された正方向移動パ
ルスＰ＋及び負方向移動パルスＰ−を発生する。
しかるに上述した従来の方式によると、高い分
解精度を得ようとした場合、位相変調信号の一波
長はスケール記録波長（ピツチ）に対応している
ため、必然的に分割（内挿）のためのクロツクパ
ルスの周波数を上げなければならない。また位相
変調信号の周波数を下げることは応答速度の低下
をもたらす等の制約がある。従つて従来の方式で
は、通常、分解能に応じて10KHz及び50KHzの位
相変調信号を用いている。このため磁気ヘツド
７，８の出力信号の不要成分を除去する帯域フイ
ルタ１２としては前記位相変調信号の周波数10K
Hz及び50KHzに各々対応したものが必要となるの
で、必然的にコイル及びコンデンサを用いた受動
型フイルタを用いなければならず、該フイルタは
大型かつ高い価となり、コスト及びスペースの点
で極めて不利であつた。
解精度を得ようとした場合、位相変調信号の一波
長はスケール記録波長（ピツチ）に対応している
ため、必然的に分割（内挿）のためのクロツクパ
ルスの周波数を上げなければならない。また位相
変調信号の周波数を下げることは応答速度の低下
をもたらす等の制約がある。従つて従来の方式で
は、通常、分解能に応じて10KHz及び50KHzの位
相変調信号を用いている。このため磁気ヘツド
７，８の出力信号の不要成分を除去する帯域フイ
ルタ１２としては前記位相変調信号の周波数10K
Hz及び50KHzに各々対応したものが必要となるの
で、必然的にコイル及びコンデンサを用いた受動
型フイルタを用いなければならず、該フイルタは
大型かつ高い価となり、コスト及びスペースの点
で極めて不利であつた。
そこで例えば特願昭52―95552号で提案したよ
うに、帯域フイルタの入力周波数をｍ／ｎcと
なるようにすると共にそのフイルタ通過信号及び
ｍ相クロツク信号をｍ段の位相比較器に与えるよ
うにしたものがある。
うに、帯域フイルタの入力周波数をｍ／ｎcと
なるようにすると共にそのフイルタ通過信号及び
ｍ相クロツク信号をｍ段の位相比較器に与えるよ
うにしたものがある。
第２図は上記提案に基づく回路で、同図におい
て第１図のものと相異する点は１／ｍ及びｍ／２ｎの逓
降器 １６，１７及びｍ相クロツクパルス発生器２０が
用いられ、かつ加算器１１と帯域フイルタ１９間
に平衡変調器１８が、また波形整形回路１４と分
割回路２２間にｍ段の位相比較器２１が夫々挿入
されている点にある。
て第１図のものと相異する点は１／ｍ及びｍ／２ｎの逓
降器 １６，１７及びｍ相クロツクパルス発生器２０が
用いられ、かつ加算器１１と帯域フイルタ１９間
に平衡変調器１８が、また波形整形回路１４と分
割回路２２間にｍ段の位相比較器２１が夫々挿入
されている点にある。
即ち加算器１１からの位相変調信号e1＝Esin
（２πcｔ＋２π／λｘ）は逓降器１６からの周波数 ｎ／ｍcの信号と共に平衡変調器１８に与えら
れて、 平衡変調波信号e2＝Ｅ／２｛cos2π（（ｎ／ｍ−１）c ｔ−ｘ／λ）−cos2π（（ｎ／ｍ＋１）cｔ＋ｘ／
λ）｝に 変換される。但しλはスケールのピツチ、ｘは変
位量をあらわす。
（２πcｔ＋２π／λｘ）は逓降器１６からの周波数 ｎ／ｍcの信号と共に平衡変調器１８に与えら
れて、 平衡変調波信号e2＝Ｅ／２｛cos2π（（ｎ／ｍ−１）c ｔ−ｘ／λ）−cos2π（（ｎ／ｍ＋１）cｔ＋ｘ／
λ）｝に 変換される。但しλはスケールのピツチ、ｘは変
位量をあらわす。
次に帯域フイルタ１９として上記平衡変調波信
号の下側帯波（ｎ／ｍ−１）c又は上側帯波
（ｎ／ｍ＋１）cを通過帯域とするものを使用
し、平衡変調波信号を通すと、位相変化２π／λｘは 保存され、キヤリア周波数のみが（ｎ／ｍ−１）
又は（ｎ／ｍ＋１）倍された位相変調信号が得ら
れる。この信号は更に増幅器１３、波形整形回路
１４を介してｍ段の位相比較器２１に与えられ
る。この位相比較器２１は例えばｍ個のＤフリツ
プフロツプから成り、各フリツプフロツプのＤ端
子D1〜Ｄnに同時に波形整形回路１４からの位相
変調信号が与えられ、また各クロツク端子CK1〜
CKnには夫々ｍ相クロツク発生器２０からの各ク
ロツク信号φ１〜φnが与えられる。位相比較器
２１は前記平衡変調波の何れかの側帯波と各々２
π／ｍだけ位相の異なるｍ相のｎ／ｍcの周波
数のクロツク信号とを位相比較することにより、
ほぼ２π／ｍだけ位相のずれたｍ相の周波数c
のパルス化された位相変調信号S1〜Ｓnを発生す
る。該位相変調信号S1〜Ｓnは夫々前記各クロツ
ク信号と共に分割回路２２に与えられ、該回路は
前記変位量に応じて方向弁別された正方向移動パ
ルスＰ＋及び負方向移動パルスＰ−を発生する。
号の下側帯波（ｎ／ｍ−１）c又は上側帯波
（ｎ／ｍ＋１）cを通過帯域とするものを使用
し、平衡変調波信号を通すと、位相変化２π／λｘは 保存され、キヤリア周波数のみが（ｎ／ｍ−１）
又は（ｎ／ｍ＋１）倍された位相変調信号が得ら
れる。この信号は更に増幅器１３、波形整形回路
１４を介してｍ段の位相比較器２１に与えられ
る。この位相比較器２１は例えばｍ個のＤフリツ
プフロツプから成り、各フリツプフロツプのＤ端
子D1〜Ｄnに同時に波形整形回路１４からの位相
変調信号が与えられ、また各クロツク端子CK1〜
CKnには夫々ｍ相クロツク発生器２０からの各ク
ロツク信号φ１〜φnが与えられる。位相比較器
２１は前記平衡変調波の何れかの側帯波と各々２
π／ｍだけ位相の異なるｍ相のｎ／ｍcの周波
数のクロツク信号とを位相比較することにより、
ほぼ２π／ｍだけ位相のずれたｍ相の周波数c
のパルス化された位相変調信号S1〜Ｓnを発生す
る。該位相変調信号S1〜Ｓnは夫々前記各クロツ
ク信号と共に分割回路２２に与えられ、該回路は
前記変位量に応じて方向弁別された正方向移動パ
ルスＰ＋及び負方向移動パルスＰ−を発生する。
第３図及び第４図は４相クロツク発生器の一例
及びそのタイムチヤートを示す。同図において２
３〜２６はＤフリツプフロツプ、２７はノアゲー
トである。各Ｄフリツプフロツプのクロツク端子
CKには発振器１からの周波数ｎcのクロツク信
号が与えられ、ほぼ90゜位相のずれた４相のクロ
ツク信号φ１〜φ４が発生される。
及びそのタイムチヤートを示す。同図において２
３〜２６はＤフリツプフロツプ、２７はノアゲー
トである。各Ｄフリツプフロツプのクロツク端子
CKには発振器１からの周波数ｎcのクロツク信
号が与えられ、ほぼ90゜位相のずれた４相のクロ
ツク信号φ１〜φ４が発生される。
第５図及び第６図は特に上述した回路に好適な
ように構成された分割回路（1/40内挿、分解能５
μｍ）及びそのタイムチヤートを示す。この分割
回路は各相に対応した４つの同一構成の回路２８
〜３１から成り、その１つの回路２８は例えばＤ
フリツプフロツプ３２，３３、４ビツトシフトレ
ジスタ３４、ノアゲート３５，３６、アンドゲー
ト３７，３８，３９から構成されており、各回路
２８〜３１からの出力U1〜U4，D1〜D4はオアゲ
ート４０，４１に与えられる。
ように構成された分割回路（1/40内挿、分解能５
μｍ）及びそのタイムチヤートを示す。この分割
回路は各相に対応した４つの同一構成の回路２８
〜３１から成り、その１つの回路２８は例えばＤ
フリツプフロツプ３２，３３、４ビツトシフトレ
ジスタ３４、ノアゲート３５，３６、アンドゲー
ト３７，３８，３９から構成されており、各回路
２８〜３１からの出力U1〜U4，D1〜D4はオアゲ
ート４０，４１に与えられる。
今、キヤリア周波数cを50KHz、φ１〜φ４
のクロツク周波数を500KHzとすれば位相変調信
号S1の１周期に含まれる分割用クロツクパルスφ
１の数は10パルスである。ところでＤフリツプフ
ロツプ３２及びノアゲート３５により、位相変調
信号S1の立下りに同期してクロツクパルスφ１の
１周期分だけφ１が差し引かれる。次にＤフリツ
プフロツプ３３及びノアゲート３６によりクロツ
クパルスφ１の次の一周期間に、シフトレジスタ
３４のロードパルスを発生し、φ１に同期してシ
フトレジスタ３４の端子ＱA〜ＱDには、０，
011，０のパターンがロードされる。
のクロツク周波数を500KHzとすれば位相変調信
号S1の１周期に含まれる分割用クロツクパルスφ
１の数は10パルスである。ところでＤフリツプフ
ロツプ３２及びノアゲート３５により、位相変調
信号S1の立下りに同期してクロツクパルスφ１の
１周期分だけφ１が差し引かれる。次にＤフリツ
プフロツプ３３及びノアゲート３６によりクロツ
クパルスφ１の次の一周期間に、シフトレジスタ
３４のロードパルスを発生し、φ１に同期してシ
フトレジスタ３４の端子ＱA〜ＱDには、０，
011，０のパターンがロードされる。
その後、シフトレジスタ３４は次のクロツクパ
ルスφ１よりシフトを開始し、その列のφ１のパ
ルス数が定常より多いと、次の位相変調信号S1の
立下がりに同期して、アンドゲート３７を開き、
加算側オアゲート４０より正方向移動パルスＰ＋
を発生する。同様にクロツクパルスφ１の数が定
数より少ない時、アンドゲート３８が次の位相変
調信号S1の立下がりで開かれ、減算側オアゲート
４１より負方向移動パルスＰ−を発生する。回路
２９〜３１の動作も上述した所と全く同様であ
る。またここではｍ＝４としたが、回路２８，３
０又は２９，３１のみの２相の形で使用して、分
解能を例えば10μｍに、更には１回路のみを使用
することにより20μｍとすることもできる。
ルスφ１よりシフトを開始し、その列のφ１のパ
ルス数が定常より多いと、次の位相変調信号S1の
立下がりに同期して、アンドゲート３７を開き、
加算側オアゲート４０より正方向移動パルスＰ＋
を発生する。同様にクロツクパルスφ１の数が定
数より少ない時、アンドゲート３８が次の位相変
調信号S1の立下がりで開かれ、減算側オアゲート
４１より負方向移動パルスＰ−を発生する。回路
２９〜３１の動作も上述した所と全く同様であ
る。またここではｍ＝４としたが、回路２８，３
０又は２９，３１のみの２相の形で使用して、分
解能を例えば10μｍに、更には１回路のみを使用
することにより20μｍとすることもできる。
上述したように第２図の変位量検出回路は周波
数cとｎ／ｍcの信号から平衡変調波を生成す
ることによつて得られた（ｎ／ｍ−１）c又は
（ｎ／ｍ＋１）cの周波数を有する側帯波を周波
数ｎ／ｍcで、夫々２π／ｍだけ位相のずれた
ｍ相の信号により位相比較して、ほぼ２π／ｍだ
け位相のずれたｍ相の周波数cのパルス化され
た位相変調信号を得ることができ、ｎ分割を行な
つた場合の１パルス当りの変化が各相に対し順次
ｍ倍されて検出し得、このｍを変えることによつ
て分解能の変更が可能である。
数cとｎ／ｍcの信号から平衡変調波を生成す
ることによつて得られた（ｎ／ｍ−１）c又は
（ｎ／ｍ＋１）cの周波数を有する側帯波を周波
数ｎ／ｍcで、夫々２π／ｍだけ位相のずれた
ｍ相の信号により位相比較して、ほぼ２π／ｍだ
け位相のずれたｍ相の周波数cのパルス化され
た位相変調信号を得ることができ、ｎ分割を行な
つた場合の１パルス当りの変化が各相に対し順次
ｍ倍されて検出し得、このｍを変えることによつ
て分解能の変更が可能である。
しかるにここで、周波数cとｎ／ｍcの信号
から平衡変調波を生成することによつて得られた
周波数（ｎ／ｍ−１）c又は（ｎ／ｍ＋１）c
の側帯波が、磁気スケールの静止の瞬間又は静止
状態において、ジツタや回路系に雑音が重畳する
ことによつて動揺する場合、カウンタの表示の最
下位桁が不安定となる現象を呈する。
から平衡変調波を生成することによつて得られた
周波数（ｎ／ｍ−１）c又は（ｎ／ｍ＋１）c
の側帯波が、磁気スケールの静止の瞬間又は静止
状態において、ジツタや回路系に雑音が重畳する
ことによつて動揺する場合、カウンタの表示の最
下位桁が不安定となる現象を呈する。
本発明はかかる現象を除去するためになされた
もので、正又は負方向移動信号に応じて周波数
（ｎ／ｍ−１）c又は（ｎ／ｍ＋１）cの側帯
波の位相を、周波数（ｎ／ｍ−１）ｎc又は
（ｎ／ｍ＋１）ｎcのクロツク信号で変化させた
後、上記正又は負方向移動信号により上記側帯波
の位相を元に戻すように正、負移動方向（加算又
は減算方向）にヒステリシスをもたせて、前述し
た表示のちらつきを防止するようにしたことを特
徴とする なおここでクロツク信号の動作速度を下げるた
めに、前記側帯波の位相を、ｍ相の各々において
夫々の相の正又は負方向移動信号に応じて、周波
数（ｎ／ｍ−１）ｎ／ｍc又は（ｎ／ｍ＋１）ｎ／ｍ
c のクロツク信号で変化させた後、全相からの正又
は負方向移動信号により側帯波の位相を元に戻す
ようにしてもよい。
もので、正又は負方向移動信号に応じて周波数
（ｎ／ｍ−１）c又は（ｎ／ｍ＋１）cの側帯
波の位相を、周波数（ｎ／ｍ−１）ｎc又は
（ｎ／ｍ＋１）ｎcのクロツク信号で変化させた
後、上記正又は負方向移動信号により上記側帯波
の位相を元に戻すように正、負移動方向（加算又
は減算方向）にヒステリシスをもたせて、前述し
た表示のちらつきを防止するようにしたことを特
徴とする なおここでクロツク信号の動作速度を下げるた
めに、前記側帯波の位相を、ｍ相の各々において
夫々の相の正又は負方向移動信号に応じて、周波
数（ｎ／ｍ−１）ｎ／ｍc又は（ｎ／ｍ＋１）ｎ／ｍ
c のクロツク信号で変化させた後、全相からの正又
は負方向移動信号により側帯波の位相を元に戻す
ようにしてもよい。
以下図面に示す実施例を参照して本発明を更に
説明すると、第７図は第５図に示した分割回路の
各相に本発明による表示ちらつき防止回路（フイ
ードバツク回路）を設けた実施例を示す。同図に
おいて４２及び４８はＤフリツプフロツプ、４
３，４４及び４５はナンド回路、４６及び４７は
ナンド回路でフリツプフロツプを構成している。
またＤフリツプフロツプ４２には周波数（ｎ／ｍ
−１）ｎ／ｍc又は（ｎ／ｍ＋１）ｎ／ｍcのクロツ
ク 信号CKが供給されている。更にナンド回路４６
には正方向移動パルス＋Ｐ、ナンド回路４７には
各相の回路２８からの出力D1が与えられ、夫々
の出力でナンド回路４３，４４を開閉するように
なつている。
説明すると、第７図は第５図に示した分割回路の
各相に本発明による表示ちらつき防止回路（フイ
ードバツク回路）を設けた実施例を示す。同図に
おいて４２及び４８はＤフリツプフロツプ、４
３，４４及び４５はナンド回路、４６及び４７は
ナンド回路でフリツプフロツプを構成している。
またＤフリツプフロツプ４２には周波数（ｎ／ｍ
−１）ｎ／ｍc又は（ｎ／ｍ＋１）ｎ／ｍcのクロツ
ク 信号CKが供給されている。更にナンド回路４６
には正方向移動パルス＋Ｐ、ナンド回路４７には
各相の回路２８からの出力D1が与えられ、夫々
の出力でナンド回路４３，４４を開閉するように
なつている。
今、位相変調信号S1（側帯波）がＤフリツプフ
ロツプ４２に入ると、クロツク信号CK1によつて
該Ｄフリツプフロツプ４２において位相がずらさ
れる。この時前記出力D1によりナンド回路４３
は閉じ、ナンド回路４４が開かれて、位相をずら
された上記信号S1はＤフリツプフロツプ４８に与
えられ、前述したように周波数ｎ／ｍcなるク
ロツク信号φ１で位相比較し、周波数cの位相
変調信号が得られる。
ロツプ４２に入ると、クロツク信号CK1によつて
該Ｄフリツプフロツプ４２において位相がずらさ
れる。この時前記出力D1によりナンド回路４３
は閉じ、ナンド回路４４が開かれて、位相をずら
された上記信号S1はＤフリツプフロツプ４８に与
えられ、前述したように周波数ｎ／ｍcなるク
ロツク信号φ１で位相比較し、周波数cの位相
変調信号が得られる。
次に正方向移動パルス＋Ｐによりナンド回路４
４が閉じナンド回路４３が開くことによつて、元
の信号S1、即ち位相を元に戻した信号S1がＤフリ
ツプフロツプ４８に与えられる。
４が閉じナンド回路４３が開くことによつて、元
の信号S1、即ち位相を元に戻した信号S1がＤフリ
ツプフロツプ４８に与えられる。
かくして正、負移動方向にヒステリシスをもた
せることができる。
せることができる。
第８図に上述した動作を示すタイミングチヤー
トで、同図において＋Ｈは正方向（加算方向）の
ヒステリシス、−Ｈは負方向（減算方向）のヒス
テリシスをあらわし、その最大値は最小分解能の
1/2の変位量に相当する。
トで、同図において＋Ｈは正方向（加算方向）の
ヒステリシス、−Ｈは負方向（減算方向）のヒス
テリシスをあらわし、その最大値は最小分解能の
1/2の変位量に相当する。
以上説明した所から明らかなように、本発明に
よればキヤリア周波数cなる位相変調信号の生
成に際し、分割数ｎに対してｍを適当に選定する
ことにより分解能を変更できるシステムにおい
て、従来必要であつた分解能に合わせての加減算
方向のヒステリシスの量を決めるための定数変更
が不要になる。
よればキヤリア周波数cなる位相変調信号の生
成に際し、分割数ｎに対してｍを適当に選定する
ことにより分解能を変更できるシステムにおい
て、従来必要であつた分解能に合わせての加減算
方向のヒステリシスの量を決めるための定数変更
が不要になる。
また従来は例えばシユミツト回路のDCレベル
を変化させることによつて位相変調信号のパルス
幅を変化させるアナログ的な方法をとつていた
が、本発明では平衡変調波生成により得られた側
帯波の位相を最小分解能に相当するクロツクパル
スで変動させ、正、負移動方向にヒステリシスを
もたせるためのフイードバツク回路を含めて内挿
回路をデイジタル信号で処理でき、更には動作周
波数を下げても使用できるので回路のLSI化等に
も有利である。
を変化させることによつて位相変調信号のパルス
幅を変化させるアナログ的な方法をとつていた
が、本発明では平衡変調波生成により得られた側
帯波の位相を最小分解能に相当するクロツクパル
スで変動させ、正、負移動方向にヒステリシスを
もたせるためのフイードバツク回路を含めて内挿
回路をデイジタル信号で処理でき、更には動作周
波数を下げても使用できるので回路のLSI化等に
も有利である。
第１図は従来の変位量検出回路の一例を示すブ
ロツク図、第２図は本発明の対象とする変位量検
出回路を示すブロツク図、第３図は該回路に使用
される４相クロツク発生回路の一例を示すブロツ
ク図、第４図はその動作説明用タイムチヤート、
第５図は第２図の回路に使用される分割回路の一
構成例を示すブロツク図、第６図はその動作説明
用タイムチヤート、第７図は本発明の一実施例を
示すブロツク図、第８図はその動作説明用タイム
チヤートである。 １：発振器、６：磁気スケール、７，８：磁気
ヘツド、４３〜４７：ナンド回路、４２，４８：
Ｄフリツプフロツプ。
ロツク図、第２図は本発明の対象とする変位量検
出回路を示すブロツク図、第３図は該回路に使用
される４相クロツク発生回路の一例を示すブロツ
ク図、第４図はその動作説明用タイムチヤート、
第５図は第２図の回路に使用される分割回路の一
構成例を示すブロツク図、第６図はその動作説明
用タイムチヤート、第７図は本発明の一実施例を
示すブロツク図、第８図はその動作説明用タイム
チヤートである。 １：発振器、６：磁気スケール、７，８：磁気
ヘツド、４３〜４７：ナンド回路、４２，４８：
Ｄフリツプフロツプ。
Claims (1)
- 【特許請求の範囲】 １ 変位量に対応した位相を有する周波数cの
位相変調信号を発生する回路と、該回路からの位
相変調信号と周波数ｎ／ｍcのクロツク信号が
与えられる平衡変調器と、該平衡変調器からの周
波数（ｎ／ｍ−１）c又は（ｎ／ｍ＋１）cの
平衡変調信号を通過させる帯域フイルタと、該フ
イルタを通過した信号とｍ相のクロツクパルスが
与えられるｍ段の位相比較器と、該位相比較器か
らの周波数cのｍ相の位相変調信号とｍ相の前
記クロツクパルスより正又は負方向移動パルスを
発生する分割回路と、上記平衡変調信号の位相を
正又は負方向移動パルスに応じて（ｎ−ｍ−ｎ）
ｎc又は（ｎ／ｍ＋１）ｎcなる周波数のクロ
ツク信号で変化させてから正又は負方向移動パル
スによりその位相を元に戻す回路とを備えたこと
を特徴とする変位量検出回路。 ２ 変位量に対応した位相を有する周波数cの
位相変調信号を発生する回路と、該回路からの位
相変調信号と周波数ｎ／ｍcのクロツク信号が
与えられる平衡変調器と、該平衡変調器からの周
波数（ｎ／ｍ−１）c又は（ｎ／ｍ＋１）cの
平衡変調信号を通過させる帯域フイルタと、該フ
イルタを通過した信号とｍ相のクロツクパルスが
与えられるｍ段の位相比較器と、該位相比較器か
らの周波数cｍ相の位相変調信号とｍ相の前記
クロツクパルスより正又は負方向移動パルスを発
生する分割回路と、ｍ相の各相において正又は負
方向移動パルスに応じて上記平衡変調信号の位相
を、（ｎ／ｍ−１）ｎ／ｍc又は（ｎ／ｍ＋１）ｎ／
ｍc なる周波数のクロツク信号で変化させてから全相
からの正又は負方向移動パルスによりその位相を
元に戻す回路とを備えたことを特徴とする変位量
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14433178A JPS5571906A (en) | 1978-11-24 | 1978-11-24 | Displacement detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14433178A JPS5571906A (en) | 1978-11-24 | 1978-11-24 | Displacement detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5571906A JPS5571906A (en) | 1980-05-30 |
| JPS6133366B2 true JPS6133366B2 (ja) | 1986-08-01 |
Family
ID=15359616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14433178A Granted JPS5571906A (en) | 1978-11-24 | 1978-11-24 | Displacement detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5571906A (ja) |
-
1978
- 1978-11-24 JP JP14433178A patent/JPS5571906A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5571906A (en) | 1980-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954824A (en) | Sample rate conversion system having interpolation function with phase locked clock | |
| US4066978A (en) | Digital phase-locked loop filter | |
| JP2718311B2 (ja) | 時間軸補正装置 | |
| JPH0763124B2 (ja) | 直接デジタル周波数シンセサイザ | |
| EP0810736A1 (en) | PLL frequency synthesizer | |
| JPS6139602B2 (ja) | ||
| US4390801A (en) | Circuit for reproducing a clock signal | |
| JPH08255433A (ja) | ディジタル信号記録装置 | |
| JPS62213412A (ja) | 周波数逓倍回路 | |
| JPS6133366B2 (ja) | ||
| US4573024A (en) | PLL having two-frequency VCO | |
| JP3357208B2 (ja) | 同期信号発生装置 | |
| KR920010565A (ko) | 드럼서보계 | |
| JPS6048685B2 (ja) | 変位量検出回路 | |
| JP2841935B2 (ja) | 位相復調器 | |
| JP2924326B2 (ja) | トラッキング誤差検出装置 | |
| US7468601B2 (en) | Direct phase and frequency demodulation | |
| US4757520A (en) | FM signal demodulating apparatus | |
| SU1358103A1 (ru) | Цифровое устройство фазовой синхронизации | |
| JPS639164B2 (ja) | ||
| SU748779A1 (ru) | Цифровое фазосдвигающее устройство | |
| JP2634092B2 (ja) | 回路の評価方法および評価装置 | |
| SU1704163A1 (ru) | Устройство синхронизации информации, воспроизводимой с магнитного носител | |
| JPS5837483B2 (ja) | 位相検出回路 | |
| JPH0435536A (ja) | ビット同期回路 |