JPS6136383B2 - - Google Patents
Info
- Publication number
- JPS6136383B2 JPS6136383B2 JP7173678A JP7173678A JPS6136383B2 JP S6136383 B2 JPS6136383 B2 JP S6136383B2 JP 7173678 A JP7173678 A JP 7173678A JP 7173678 A JP7173678 A JP 7173678A JP S6136383 B2 JPS6136383 B2 JP S6136383B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- transistor
- semiconductor layer
- switching
- leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は横型トランジスタを使用したスイツ
チング回路を半導体集積回路化してリーク電流を
補償するリーク電流補償回路付スイツチング回路
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching circuit with a leakage current compensation circuit that compensates for leakage current by integrating a switching circuit using lateral transistors into a semiconductor integrated circuit.
第1図は従来の横型トランジスタを使用したス
イツチング回路を示す回路図である。同図におい
て、Q1はスイツチング用横型トランジスタ、Q2
は出力トランジスタ、INは入力端子、OUTは出
力端子、R1は抵抗、R2は負荷抵抗である。 FIG. 1 is a circuit diagram showing a conventional switching circuit using lateral transistors. In the figure, Q 1 is a lateral switching transistor, Q 2
is the output transistor, IN is the input terminal, OUT is the output terminal, R 1 is the resistor, and R 2 is the load resistor.
次に上記構成に係るスイツチング回路の動作に
ついて説明する。まず、入力端子INにスイツチ
ング用横型トランジスタQ1のベース電流を引き
込む信号が入つたとき、このスイツチング用横型
トランジスタQ1は導通し、そのコレクタ電流は
出力トランジスタQ2のベースに流れる。このた
め、出力トランジスタQ2も導通する。このた
め、負荷抵抗R2の両端に電位差が生じ、出力端
子OUTから出力信号が出る。しかし、スイツチ
ング用横型トランジスタQ1の遮断時リーク電流
ICEOがある場合、入力側のベース電流を引き込
む信号がなくても、リーク電流は出力トランジス
タQ2のベース電流となり、この出力トランジス
タQ2は導通状態になり、誤動作する。 Next, the operation of the switching circuit according to the above configuration will be explained. First, when a signal that draws the base current of the switching lateral transistor Q1 is input to the input terminal IN, the switching lateral transistor Q1 becomes conductive, and its collector current flows to the base of the output transistor Q2 . Therefore, output transistor Q2 also becomes conductive. Therefore, a potential difference is generated across the load resistor R2 , and an output signal is output from the output terminal OUT. However, if there is a leakage current I CEO when the switching lateral transistor Q 1 is cut off, even if there is no signal to draw the base current on the input side, the leakage current becomes the base current of the output transistor Q 2 , and this output transistor Q 2 becomes It becomes conductive and malfunctions.
そこで、従来はリーク電流を補償するために、
第2図に示す回路が提案されている。すなわち、
第2図は従来のリーク電流補償回路付スイツチン
グ回路を示す回路図である。同図において、Q3
はトランジスタ、Q4はダイオード、R3は抵抗で
ある。 Therefore, in order to compensate for leakage current, conventionally,
A circuit shown in FIG. 2 has been proposed. That is,
FIG. 2 is a circuit diagram showing a conventional switching circuit with a leakage current compensation circuit. In the same figure, Q 3
is a transistor, Q4 is a diode, and R3 is a resistor.
なお、トランジスタQ3、ダイオードQ4および
抵抗R3により電流吸込回路を構成する。 Note that the transistor Q 3 , the diode Q 4 and the resistor R 3 constitute a current sink circuit.
次に上記構成に係る従来のリーク電流補償回路
付スイツチング回路の動作について説明する。 Next, the operation of the conventional switching circuit with leakage current compensation circuit having the above configuration will be explained.
まず、スイツチング用横型トランジスタQ1の
遮断時リーク電流ICEOが生じたとき、このリー
ク電流は出力トランジスタQ2のベース電流には
ならず、トランジスタQ3により吸収される。ま
た、入力端子INに信号が入つたとき、スイツチ
ング用横型トランジスタQ1の遮断時リーク電流
よりも十分大きな信号電流が、このスイツチング
用横型トランジスタQ1のコレクタに流れる。そ
のうち、トランジスタQ3のコレクタ電流には一
定量だけ引込まれるが、このコレクタ電流よりも
十分大きな電流が出力トランジスタQ2のベース
電流となり、この出力トランジスタQ2は導通す
る。このため出力端子OUTから信号出力をとり
出すことができる。 First, when a leakage current I CEO occurs when the switching lateral transistor Q1 is cut off, this leakage current does not become the base current of the output transistor Q2 , but is absorbed by the transistor Q3 . Further, when a signal is input to the input terminal IN, a signal current that is sufficiently larger than the leakage current of the switching lateral transistor Q 1 when cut off flows to the collector of the switching lateral transistor Q 1 . A certain amount of the current is drawn into the collector current of the transistor Q3 , but a current that is sufficiently larger than this collector current becomes the base current of the output transistor Q2 , and the output transistor Q2 becomes conductive. Therefore, a signal output can be taken out from the output terminal OUT.
しかしながら、従来のリーク電流補償回路付ス
イツチング回路ではスイツチング用横型トランジ
スタQ1の遮断時リーク電流ICEOの絶対量に合わ
せたトランジスタQ3の吸い込み電流が必要とな
るが、この遮断時リーク電流ICEOは温度の変化
により変化すること、および製造時のバラツキが
大きいことを考慮すると、トランジスタQ3の吸
い込み電流設定値は大きく設定する必要が生じ、
低信号レベルでの動作が下可能になると共に、ス
イツチング用横型トランジスタQ1の遮断時リー
ク電流ICEOとトランジスタQ3の吸い込み電流I3
が独立に変動するため、スイツチング用横型トラ
ンジスタQ1の遮断リーク電流を完全に補償する
ことができる。しかも、このスイツチング用横型
トランジスタを半導体集積回路化した場合、遮断
時リーク電流が、他の個別部品トランジスタ、、
または半導体集積回路化した縦型トランジスタに
比べて大きく、初段に横型トランジスタ(一般に
はPNPトランジスタ)を用いて、スイツチング動
作を行なう場合、特に動作信号レベルの低いと
き、または高温動作のときに、無信号にもかかわ
らず、スイツチング用横型トランジスタが導通す
るなどの欠点があつた。 However, in the conventional switching circuit with a leakage current compensation circuit, the sink current of the transistor Q3 is required to match the absolute amount of the leakage current ICEO at the time of interruption of the horizontal transistor Q1 for switching ; Considering that Q changes due to changes in temperature and that there are large variations during manufacturing, it becomes necessary to set the sink current setting value of transistor Q 3 to a large value.
Operation at low signal levels is possible, and the leakage current I CEO of the switching lateral transistor Q 1 when cut off and the sink current I 3 of the transistor Q 3 are reduced.
Since they vary independently, it is possible to completely compensate for the cut-off leakage current of the switching lateral transistor Q1 . Moreover, when this switching lateral transistor is integrated into a semiconductor integrated circuit, the leakage current at the time of cut-off is much larger than that of other individual component transistors,
Or, when using a horizontal transistor (generally a PNP transistor) in the first stage, which is larger than a vertical transistor in a semiconductor integrated circuit, to perform a switching operation, it becomes unnecessary, especially when the operating signal level is low or when operating at high temperatures. There were drawbacks such as the switching lateral transistor becoming conductive despite the signal.
したがつて、この発明の目的は半導体集積回路
の同一チツプ上の同一構造(同じ横型トランジス
タなど)のトランジスタは製造上のリーク電流発
生モードが類似し、ほぼ同一のリーク電流特性を
もつことに着目して、スイツチング用横型トラン
ジススタと同一構造のリーク補償用横型トランジ
スタを使用することにより、製造時のバラツキお
よび温度特性が同一モードで変わることを利用し
てリーク電流の完全な補償を行なうリーク電流補
償回路付スイツチング回路を提供するものであ
る。 Therefore, the purpose of the present invention is to focus on the fact that transistors with the same structure (such as the same lateral transistor) on the same chip of a semiconductor integrated circuit have similar leakage current generation modes during manufacturing and have almost the same leakage current characteristics. By using a leakage compensation lateral transistor with the same structure as the switching lateral transistor, the leakage current can be completely compensated by taking advantage of manufacturing variations and temperature characteristics that change in the same mode. A switching circuit with a compensation circuit is provided.
このような目的を達成するため、この発明はP
型(N型)の半導体基板と、この半導体基板上に
結晶成長させたN型(P型)の第2半導体層と、
この第2半導体層内に形成したP型(N型)の第
3半導体層と、この第3半導体層を境にしてその
第2半導体層内にそれぞれエミツタ、コレクタお
よびベースとして働らくP型(N型)の第4半導
体層、P型(N型)の第5半導体層、およびN+
型(P+型)の第6半導体層とからなる横型トラ
ンジスタを複数個形成するとともに、前記第3半
導体層を境にして第2半導体層内にそれぞれベー
スおよびコレクタとして働らくP型(N型)の第
7半導体層、N+型(P+型)の第8半導体層、第
4半導体層内にエミツタとして働らくN+型(P+
型)の第9半導体層からなる縦型トランジスタを
形成し、第1の横型トランジスタを入力信号の印
加によりスイツチングするスイツチング用トラン
ジスタとし、第2の横型トランジスタをオープン
ベースとするリーク補償用トランジスタとして用
いるものであり、以下、実施例を用いて詳細に説
明する。 In order to achieve such an objective, this invention
an N-type (N-type) semiconductor substrate, an N-type (P-type) second semiconductor layer crystal-grown on the semiconductor substrate,
A P-type (N-type) third semiconductor layer formed within this second semiconductor layer, and a P-type (N-type) third semiconductor layer formed within the second semiconductor layer with this third semiconductor layer as a boundary, which act as an emitter, collector, and base, respectively. N type) fourth semiconductor layer, P type (N type) fifth semiconductor layer, and N +
A plurality of lateral transistors each having a P type (P + type) sixth semiconductor layer are formed, and P type (N type ), a seventh semiconductor layer of N+ type (P+ type), an eighth semiconductor layer of N + type (P + type), and an N + type (P + type) serving as an emitter in the fourth semiconductor layer.
A vertical transistor is formed from a ninth semiconductor layer of type (type), the first horizontal transistor is used as a switching transistor that performs switching by application of an input signal, and the second horizontal transistor is used as an open-base leakage compensation transistor. This will be described in detail below using examples.
第3図はこの発明に係るリーク電流補償回路付
スイツチング回路を説明するための半導体集積回
路構造の断面図である。同図において、1は通常
P型の半導体基板、2はこの半導体基板1上に、
この基板とは反対導電型(n型)を結晶成長させ
た第2半導体層、3は素子間の電気的絶縁をとる
ために拡散した半導体基板1と同型の第3半導体
層、4および5はこの第2半導体層2上に形成
し、この半導体層2とは逆の導電型(p型)の第
4半導体層および第5半導体層、6および7はそ
れぞれ第2半導体層2内および第4半導体層4内
に形成した第2半導体層2と同じ導電型の第6半
導体層および第7半導体層である。そして、これ
らの半導体上面には表面保護膜を形成して、半導
体上面を保護したのち、電極を形成し、そして、
アルミ結線により所定の電子回路を形成するが、
同種類の横型トランジスタを複数個同一チツプ上
に形成する。そして、その1つをスイツチング用
横型トランジスタとして用いると共に他の1つを
リーク補償用横型トランジスタとして用いる。そ
して、このリーク補償用横型トランジスタをオー
プンベースとすると共にスイツチング用横型トラ
ンジスタのベース・エミツタ間に直列、あるいは
並列に接続する。 FIG. 3 is a sectional view of a semiconductor integrated circuit structure for explaining a switching circuit with a leakage current compensation circuit according to the present invention. In the figure, 1 is a normal P-type semiconductor substrate, 2 is on this semiconductor substrate 1,
A second semiconductor layer in which a crystal of a conductivity type opposite to that of the substrate (n type) is grown; 3 is a third semiconductor layer of the same type as the semiconductor substrate 1, which is diffused to provide electrical insulation between elements; 4 and 5 are A fourth semiconductor layer and a fifth semiconductor layer, 6 and 7, formed on the second semiconductor layer 2 and having a conductivity type opposite to that of the semiconductor layer 2 (p type), 6 and 7, are formed in the second semiconductor layer 2 and the fourth semiconductor layer, respectively. The sixth semiconductor layer and the seventh semiconductor layer have the same conductivity type as the second semiconductor layer 2 formed in the semiconductor layer 4. Then, a surface protection film is formed on the top surfaces of these semiconductors to protect the top surfaces of the semiconductors, and then electrodes are formed, and
A predetermined electronic circuit is formed using aluminum connections, but
A plurality of lateral transistors of the same type are formed on the same chip. One of them is used as a lateral transistor for switching, and the other one is used as a lateral transistor for leakage compensation. The leakage compensation lateral transistor has an open base and is connected in series or in parallel between the base and emitter of the switching lateral transistor.
なお、第4半導体層4をエミツタ、第5半導体
層5をコレクタ、第6半導体層6をベースとして
横型トランジスタを形成し、第4半導体層4をベ
ース、第6半導体層6をコレクタ、第7半導体層
7をエミツタとする縦型トランジスタを形成す
る。 Note that a lateral transistor is formed using the fourth semiconductor layer 4 as an emitter, the fifth semiconductor layer 5 as a collector, and the sixth semiconductor layer 6 as a base. A vertical transistor is formed using the semiconductor layer 7 as an emitter.
このように、スイツチング用横型トランジスタ
とリーク補償用横型トランジスタを同一チツプ上
に形成し、そして、このリーク補償用横型トラン
ジスタをオープンベースとすると共にスイツチン
グ用横型トランジスタのベース・エミツタ間に直
列に接続することにより、リーク補償用横型トラ
ンジスタの遮断時リーク電流ICEOをスイツチン
グ用横型トランジスタのベース・エミツタ間バイ
アス電流として利用することができる。このよう
に、同一製造条件で同一半導体基板上に、同時に
製造されたスイツチング用横型トランジスタとリ
ーク補償用横型トランジスタの製造上のリーク電
流値ICEOが同じ場合、スイツチング用横型トラ
ンジスタのコレクタに生ずる実際のリーク電流は
リーク補償用横型トランジスタによりバイパスさ
れるため、リーク補償用横型トランジスタのリー
ク電流よりも小さくなり、無信号時、スイツチン
グ用横型トランジスタのリーク電流により誤動作
する割合は大幅に軽減する。一般に、横型トラジ
スタのコレクタ・エミツタ間のリーク電流がベー
ス・エミツタ間無バイアス状態ICEOよりも、ベ
ース・エミツタ間バイアス状態ICERの方がリー
ク電流が小さいことにより、スイツチング用横型
トランジスタの無信号時におけるコレクタ・エミ
ツタ間のリーク電流の絶対量をへらすことができ
る。 In this way, the switching lateral transistor and the leakage compensation lateral transistor are formed on the same chip, and the leakage compensation lateral transistor is used as an open base and is connected in series between the base and emitter of the switching lateral transistor. As a result, the leakage current I CEO of the leakage compensating lateral transistor when cut off can be used as the base-emitter bias current of the switching lateral transistor. In this way, when the manufacturing leakage current value I CEO of a switching lateral transistor and a leakage compensation lateral transistor manufactured at the same time on the same semiconductor substrate under the same manufacturing conditions is the same, the actual leakage current that occurs in the collector of the switching lateral transistor is Since the leakage current is bypassed by the leakage compensation lateral transistor, it becomes smaller than the leakage current of the leakage compensation lateral transistor, and the rate of malfunction due to the leakage current of the switching lateral transistor when there is no signal is greatly reduced. In general, the leakage current between the collector and emitter of a lateral transistor is smaller in the base-emitter bias state I CER than in the base-emitter non-bias state I It is possible to reduce the absolute amount of leakage current between the collector and emitter.
また、一般に、半導体集積回路化した場合、2
個の横型トランジスタの特性は耐圧、hjeなど固
有パラメータに関して良好な双対性をもつものが
得られると共に、横型トランジスタの遮断時リー
ク電流ICEOに関しても、同一チツプ上の隣接し
た位置に配置すればより双対性のものがえられ
る。 Additionally, in general, when fabricated into a semiconductor integrated circuit, 2
Characteristics of lateral transistors can be obtained that have good duality with respect to inherent parameters such as withstand voltage and hje, and the leakage current I CEO when lateral transistors are cut off can be improved by placing them in adjacent positions on the same chip. You get something of duality.
第4図はこの発明に係るリーク電流補償回路付
スイツチング回路の一実施例を示す回路図であ
る。同図において、Q5はオープンベース形のリ
ーク電流補償用横型トランジスタ、R4およびR5
はそれぞれスイツチング用横型トランジスタQ1
および出力トランジスタQ2のコレクタ電流の電
圧変換用の抵抗、R6はスイツチング用横型トラ
ンジスタQ1のベース・エミツタ間に接続すると
共にリーク電流補償用横型トランジスタQ5に直
列に接続する抵抗、COMはスイツチング用横型
トランジスタQ1のコレクタ電流とリーク電流補
償用横型トランジスタQ5のコレクタ電流とを差
動的に出力する比較器である。 FIG. 4 is a circuit diagram showing an embodiment of a switching circuit with a leakage current compensation circuit according to the present invention. In the figure, Q 5 is an open-base type lateral transistor for leakage current compensation, R 4 and R 5
are horizontal transistors for switching Q 1
and a resistor for voltage conversion of the collector current of the output transistor Q2 , R6 is a resistor connected between the base and emitter of the switching horizontal transistor Q1 , and is also connected in series with the leakage current compensation horizontal transistor Q5, and COM is a resistor connected in series to the leakage current compensation horizontal transistor Q5 . This is a comparator that differentially outputs the collector current of the switching lateral transistor Q1 and the collector current of the leakage current compensation lateral transistor Q5 .
次に上記構成に係るリーク電流補償回路付スイ
ツチング回路の動作について説明する。 Next, the operation of the switching circuit with leakage current compensation circuit according to the above configuration will be explained.
まず、スイツチング用横型トランジスタQ1お
よびリーク電流補償用横型トランジスタQ5の固
有の(共にベースオープン時の)遮断時リーク電
流がほぼ同じ量の場合、リーク電流補償用横型ト
ランジスタQ5のリーク電流ICEO5が抵抗R6に流
れることにより、この抵抗R6の両端間に電圧が
生じ、この電圧はスイツチング用横型トランジス
タQ1を非導通のままのバイアスであり、浅くエ
ミツタ・ベース間をバイアスする。このため、ス
イツチング用横型トランジスタQ1の無信号時の
リーク電流ICER1はオープンベース時ICEOより
少なくなる(ICEO5>ICER1)Oしたがつて、抵抗
R5の端子間の電圧は抵抗R4の端子間の電圧より
も小となり、比較器COMの出力は“低”電圧と
なる。このため、出力トランジスタQ2は導通し
ない。この状態はスイツチング用横型トランジス
タQ1およびリーク補償用横型トランジスタQ5の
固有のリーク電流が大幅に増大しても、また温度
変化により遮断リーク電流が増大した場合にも、
スイツチング用横型トランジスタQ1およびリー
ク補償用横型トランジスタQ5のリーク電流は共
に増大し、バイアスによりICER1<ICEO5の条件
が保持できるため、スイツチング用横型トランジ
スタQ1およびリーク補償用横型トランジスタQ5
のリーク量の絶対量にはほとんど影響しない。 First, if the inherent leakage currents of the switching lateral transistor Q 1 and the leakage current compensation lateral transistor Q 5 (both when their bases are open) at cut-off are approximately the same amount, then the leakage current I of the leakage current compensation lateral transistor Q 5 is approximately the same amount. When CEO5 flows through the resistor R6 , a voltage is generated across the resistor R6 , and this voltage biases the switching lateral transistor Q1 to remain non-conductive, and shallowly biases the emitter to the base. Therefore, the leakage current I CER1 of the switching lateral transistor Q 1 when there is no signal is smaller than I CEO when it is open base (I CEO5 > I CER1 ).
The voltage across R 5 will be less than the voltage across resistor R 4 , and the output of comparator COM will be a "low" voltage. Therefore, output transistor Q2 does not conduct. This state remains true even if the inherent leakage currents of the switching lateral transistor Q 1 and the leakage compensation lateral transistor Q 5 increase significantly, or even if the cutoff leakage current increases due to temperature changes.
The leakage currents of both the switching lateral transistor Q 1 and the leakage compensation lateral transistor Q 5 increase, and the condition of I CER1 < I CEO5 can be maintained due to the bias, so the switching lateral transistor Q 1 and the leakage compensation lateral transistor Q 5
It has almost no effect on the absolute amount of leakage.
一方、信号時には、スイツチング用横型トラン
ジスタQ1のベースに入力信号が入力するため、
リーク補償用横型トランジスタQ5の出力、すな
わち、抵抗R4の電圧降下は変化しないのに比
べ、スイツチング用横型トランジスタQ1の出
力、すなわち、抵抗R5の電圧降下は信号入力の
大小に従つて増減するため、比較器COMの出力
は信号大の状態で、出力トランジスタQ2を導通
させる。 On the other hand, in the signal mode, the input signal is input to the base of the switching horizontal transistor Q1 , so
The output of the leakage compensation horizontal transistor Q5 , that is, the voltage drop across the resistor R4 , does not change, whereas the output of the switching horizontal transistor Q1 , that is, the voltage drop across the resistor R5 , changes depending on the magnitude of the signal input. In order to increase or decrease, the output of the comparator COM is in a high signal state and makes the output transistor Q2 conductive.
以上はリーク補償用横型トランジスタQ5のリ
ーク電流をスイツチング用横型トランジスタのベ
ース・エミツタ間バイアスとして利用し、リーク
補償用横型トランジスタのオープンベース時の遮
断時リーク電流ICBOとスイツチング用横型トラ
ンジスタのエミツタ・ベース間バイアス時のリー
ク電流ICERとを比較する方法について説明した
が、リーク補償用横型トランジスタQ5およびス
イツチング用横型トランジスタの遮断時リーク電
流ICBOで比較する方法として第5図に示す。す
なわち、同一製造工程で最もリーク電流の大き
い、オープンベース形式のリーク補償用横型トラ
ンジスタQ5(ICBO動作)をスイツチング用横型
トランジスタQ1と並列に接続し、これらのコレ
クタ出力の差動出力をとり、この差動出力で出力
トランジスタQ2を制御するものである。 In the above, the leakage current of the lateral transistor for leakage compensation Q5 is used as the bias between the base and emitter of the lateral transistor for switching, and the leakage current at cut-off when the lateral transistor for leakage compensation is open base, I CBO , and the emitter of the lateral transistor for switching are calculated.・Although the method of comparing the leakage current I CER during base-to-base biasing has been explained, FIG. 5 shows a method of comparing the leakage current I CBO at the time of cut-off of the leakage compensation lateral transistor Q 5 and the switching lateral transistor Q 5 . In other words, an open-base leakage compensation lateral transistor Q 5 (I CBO operation), which has the largest leakage current in the same manufacturing process, is connected in parallel with the switching lateral transistor Q 1 , and the differential output of their collector outputs is This differential output controls the output transistor Q2 .
第5図はこの発明に係るリーク電流補償回路付
スイツチング回路の他の実施例を示す回路図であ
る。スイツチング横型トランジスタQ1とリーク
補償用横型トランジスタQ5はエミツタ共通で、
並列に接続し、入力信号はスイツチング用横型ト
ランジスタQ1のベースに入力する。また、リー
ク補償用横型トランジスタQ5のベースはオープ
ンである。 FIG. 5 is a circuit diagram showing another embodiment of the switching circuit with leakage current compensation circuit according to the present invention. The switching lateral transistor Q 1 and the leakage compensation lateral transistor Q 5 have a common emitter.
They are connected in parallel, and the input signal is input to the base of the switching horizontal transistor Q1 . Further, the base of the leakage compensation lateral transistor Q5 is open.
次に、上記構成に係るリーク電流補償回路付ス
イツチング回路の動作について説明する。まず、
無信号時にはスイツチング用横型トランジスタ
Q1およびリーク補償用横型トランジスタQ5は共
にオープンベースであるため、遮断時リーク電流
ICEO1およびICEO5はほぼ同じである。このた
め、抵抗R4およびR5の端子間の電圧降下は同じ
になるため、比較器COMの出力は主じない。し
たがつて、遮断時リーク電流ICEO1およびICEO5
のバラツキに対する動作の余裕度があるため、抵
抗R4とR5の設定値をnR5=R4にすると、ICEO1は
n倍のICEO5まで、リーク電流を補償することが
できる。 Next, the operation of the switching circuit with leakage current compensation circuit according to the above configuration will be explained. first,
Horizontal transistor for switching when there is no signal
Since both Q 1 and the leakage compensation lateral transistor Q 5 have open bases, the leakage currents I CEO1 and I CEO5 at the time of interruption are approximately the same. Therefore, the voltage drop across the terminals of resistors R 4 and R 5 will be the same, so the output of the comparator COM will be insignificant. Therefore, the leakage currents at cut-off I CEO1 and I CEO5
Since there is a margin for the operation against variations in , if the set values of resistors R 4 and R 5 are set to nR 5 = R 4 , leakage current can be compensated for I CEO1 up to n times I CEO5 .
なお、スイツチング用横型トランジスタQ1お
よびリーク補償用横型トランジスタQ5を同一半
導体基板上に同一構造とするため、製造のバラツ
キ、および温度変化に対して、遮断時リーク電流
ICEO1およびICEO5は同じ傾向で共に増減するた
め、無信号時、リーク電流で出力トランジスタ
Q2が誤動作することはない。 In addition, since the switching lateral transistor Q 1 and the leakage compensation lateral transistor Q 5 have the same structure on the same semiconductor substrate, the leakage currents I CEO1 and I CEO5 at cut-off are the same despite manufacturing variations and temperature changes. Since they both increase and decrease according to the trend, when there is no signal, the leakage current causes the output transistor to
Q2 never malfunctions.
また、信号時には、入力信号がスイツチング用
横型トランジスタQ1のベースに入力するため、
抵抗R4の電圧降下が一定であるのに比べ、抵抗
R5の両端電圧は信号印加により増大し、比較器
COMの出力は出力トランジスタQ2を導通させ
る。 Also, in the signal mode, the input signal is input to the base of the switching horizontal transistor Q1 , so
Compared to the constant voltage drop across resistor R 4 , resistor
The voltage across R 5 increases with signal application, and the comparator
The output of COM makes output transistor Q2 conductive.
このように、単純に、スイツチング用横型トラ
ンジスタQ1がリークしただけではスイツチング
出力は生じない。そして、リーク補償用横型トラ
ンジスタQ5のリーク電流量以上のリーク電流が
スイツチング用横型トラジスタQ1にリークとし
て発生したときのみ動作するため、個々のトラン
ジスタのリーク電流ICBOの絶対値の大小によつ
てはスイツチング出力は生じないため、リーク電
流による誤動作は大幅に改善することができる。 In this way, a switching output is not generated simply by leakage from the switching lateral transistor Q1 . Since it operates only when a leakage current greater than the leakage current of the leakage compensation horizontal transistor Q5 occurs as a leak in the switching horizontal transistor Q1 , it depends on the magnitude of the absolute value of the leakage current I CBO of each transistor. In this case, no switching output occurs, so malfunctions caused by leakage current can be significantly improved.
以上、詳細に説明したように、この発明に係る
リーク電流補償回路付スイツチング回路によれ
ば、半導体集積回路化の製造上、リーク電流の絶
対量のコントロールの必要性がなく、リーク量の
相対量のみで誤動作するか否かが決定されるの
で、製造上容易になるだけでなく、歩留りも大幅
に改善することができる。しかも、無信号時、リ
ーク電流の小さいことが要求される低電流動作回
路、広い動作温度範囲にわたり、誤動作のない安
定な動作を要求される高信頼性の省力化機器、ガ
ス機器、家電機器などに広く使用することができ
る効果がある。 As described above in detail, according to the switching circuit with leakage current compensation circuit according to the present invention, there is no need to control the absolute amount of leakage current in the manufacturing of semiconductor integrated circuits, and the relative amount of leakage amount can be controlled. Since it is determined whether or not a malfunction will occur based on only one test, it is not only easier to manufacture, but also the yield can be significantly improved. In addition, low-current operation circuits that require low leakage current when there is no signal, highly reliable labor-saving equipment, gas appliances, and home appliances that require stable operation without malfunction over a wide operating temperature range. It has an effect that can be widely used.
第1図は従来の横型トランジスタを使用したス
イツチング回路を示す回路図、第2図は従来のリ
ーク電流補償回路付スイツチング回路を示す回路
図、第3図はこの発明に係るリーク電流補償回路
付スイツチング回路を説明するための半導体集積
回路構造の断面図、第4図はこの発明に係るリー
ク電流補償回路付スイツチング回路の一実施例を
示す回路図、第5図はこの発明に係るリーク電流
補償回路付スイツチング回路の他の実施例を示す
回路図である。
Q1……スイツチング用横型トランジスタ、Q2
……出力トランジスタ、IN……入力端子、OUT
……出力端子、R1……抵抗、R2……負荷抵抗、
Q3……トランジスタ、Q4……ダイオード、R3…
…抵抗、1……半導体基板、2……第2半導体
層、3……第3半導体層、4……第4半導体層、
5……第5半導体層、6……第6半導体層、7…
…第7半導体層、Q5……リーク電流補償用横型
トランジスタ、R4,R5およびR6……抵抗、COM
……比較器。なお、同一符号は同一または相当部
分を示す。
Fig. 1 is a circuit diagram showing a conventional switching circuit using horizontal transistors, Fig. 2 is a circuit diagram showing a conventional switching circuit with a leakage current compensation circuit, and Fig. 3 is a circuit diagram showing a switching circuit with a leakage current compensation circuit according to the present invention. A sectional view of a semiconductor integrated circuit structure for explaining the circuit, FIG. 4 is a circuit diagram showing an embodiment of a switching circuit with a leak current compensation circuit according to the present invention, and FIG. 5 is a circuit diagram showing an embodiment of the switching circuit with a leak current compensation circuit according to the present invention. FIG. 7 is a circuit diagram showing another embodiment of the switching circuit with the switch. Q 1 ... Horizontal transistor for switching, Q 2
...Output transistor, IN...Input terminal, OUT
...output terminal, R1 ...resistance, R2 ...load resistance,
Q 3 ... Transistor, Q 4 ... Diode, R 3 ...
...Resistor, 1... Semiconductor substrate, 2... Second semiconductor layer, 3... Third semiconductor layer, 4... Fourth semiconductor layer,
5...Fifth semiconductor layer, 6...Sixth semiconductor layer, 7...
...Seventh semiconductor layer, Q 5 ... Horizontal transistor for leakage current compensation, R 4 , R 5 and R 6 ... Resistor, COM
...Comparator. Note that the same reference numerals indicate the same or equivalent parts.
Claims (1)
板上に結晶成長させたN型(P型)の第2半導体
層と、この第2半導体層内に形成したP型(N
型)の第3半導体層と、この第3半導体層を境に
してその第2半導体層内にそれぞれエミツタ、コ
レクタおよびベースとして働らくP型(N型)の
第4半導体層、P型(N型)の第5半導体層、お
よびN+型(P+型)の第6半導体層とからなる横
型トランジスタを複数個形成するとともに、前記
第3半導体層を境にして第2半導体層内に、それ
ぞれベースおよびコレクタとして働らくP型(N
型)の第7半導体層、N+型(P+型)の第8半導
体層、第7半導体層内にエミツタとして働らく
N+型(P+型)の第9半導体層からなる縦型トラ
ンジスタを形成し、第1の横型トランジスタを入
力信号の印加によりスイツチングするスイツチン
グ用トランジスタとし、第2の縦型トランジスタ
をオープンベースとするリーク補償用トランジス
タとして用いることを特徴とするリーク電流補償
回路付スイツチング回路。 2 リーク補償用トランジスタのベース・エミツ
タ間にスイツチング用トランジスタを直列に接続
し、スイツチング用トランジスタのコレクタ出力
とリーク補償用トランジスタのコレクタ出力との
減算出力をスイツチング出力として用いることを
特徴とする特許請求の範囲第1項記載のリーク電
流補償回路付スイツチング回路。 3 リーク補償用トランジスタとスイツチング用
トランジスタを並列に接続し、それぞれのトラン
ジスタのコレクタ出力の差動出力をスイツチング
出力として用いることを特徴とする特許請求の範
囲第1項記載のリーク電流補償回路付スイツチン
グ回路。[Claims] 1. A P-type (N-type) semiconductor substrate, an N-type (P-type) second semiconductor layer crystal-grown on this semiconductor substrate, and a P-type (P-type) semiconductor layer formed in this second semiconductor layer. Type (N
A P-type (N-type) fourth semiconductor layer, a P-type (N-type) fourth semiconductor layer that serves as an emitter, a collector, and a base, respectively, are located within the second semiconductor layer with this third semiconductor layer as a boundary. Forming a plurality of lateral transistors each including a fifth semiconductor layer of N + type (P + type) and a sixth semiconductor layer of N + type (P + type), and in the second semiconductor layer with the third semiconductor layer as a border, P type (N
A seventh semiconductor layer of N+ type (P+ type), an eighth semiconductor layer of N + type (P + type), and an emitter in the seventh semiconductor layer.
A vertical transistor is formed from an N + type (P + type) ninth semiconductor layer, the first horizontal transistor is a switching transistor that performs switching by application of an input signal, and the second vertical transistor is an open base transistor. A switching circuit with a leakage current compensation circuit characterized in that it is used as a leakage compensation transistor. 2. A patent claim characterized in that a switching transistor is connected in series between the base and emitter of a leakage compensation transistor, and the subtraction output between the collector output of the switching transistor and the collector output of the leakage compensation transistor is used as the switching output. A switching circuit with a leakage current compensation circuit according to item 1. 3. A switching device with a leak current compensation circuit according to claim 1, characterized in that a leak compensation transistor and a switching transistor are connected in parallel, and the differential output of the collector output of each transistor is used as a switching output. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173678A JPS54162487A (en) | 1978-06-13 | 1978-06-13 | Switching circuit with leak current compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173678A JPS54162487A (en) | 1978-06-13 | 1978-06-13 | Switching circuit with leak current compensation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54162487A JPS54162487A (en) | 1979-12-24 |
| JPS6136383B2 true JPS6136383B2 (en) | 1986-08-18 |
Family
ID=13469096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7173678A Granted JPS54162487A (en) | 1978-06-13 | 1978-06-13 | Switching circuit with leak current compensation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54162487A (en) |
-
1978
- 1978-06-13 JP JP7173678A patent/JPS54162487A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54162487A (en) | 1979-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| KR0153846B1 (en) | Semiconductor integrated circuit | |
| US4543593A (en) | Semiconductor protective device | |
| US4103181A (en) | Monolithic integrated transistor and protective circuit therefor | |
| USRE35486E (en) | Circuital arrangement for preventing latchup in transistors with insulated collectors | |
| US4398142A (en) | Kelvin-connected buried zener voltage reference circuit | |
| CA1097752A (en) | Current mirror circuit | |
| US5578862A (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
| US4382195A (en) | Monolithically integrable semiconductor circuit | |
| JPS58170112A (en) | Voltage converting circuit | |
| US3260900A (en) | Temperature compensating barrier layer semiconductor | |
| JPS6136383B2 (en) | ||
| JPS62229967A (en) | Equivalent npn structure with breadown voltage higher than specific breakdown voltage of npn transistor | |
| CA1051982A (en) | Inverter stage in an integrated injection logic | |
| US4558286A (en) | Symmetrical diode clamp | |
| JP4838421B2 (en) | Analog switch | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| JP3331523B2 (en) | Current mirror circuit | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| JPS6211787B2 (en) | ||
| JPS6322686B2 (en) | ||
| EP0607474B1 (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
| JPS6410101B2 (en) | ||
| JPS5823471A (en) | Semiconductor device | |
| KR790000896B1 (en) | Muting circuit |