JPS6136383B2 - - Google Patents
Info
- Publication number
- JPS6136383B2 JPS6136383B2 JP7173678A JP7173678A JPS6136383B2 JP S6136383 B2 JPS6136383 B2 JP S6136383B2 JP 7173678 A JP7173678 A JP 7173678A JP 7173678 A JP7173678 A JP 7173678A JP S6136383 B2 JPS6136383 B2 JP S6136383B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- transistor
- semiconductor layer
- switching
- leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は横型トランジスタを使用したスイツ
チング回路を半導体集積回路化してリーク電流を
補償するリーク電流補償回路付スイツチング回路
に関するものである。
チング回路を半導体集積回路化してリーク電流を
補償するリーク電流補償回路付スイツチング回路
に関するものである。
第１図は従来の横型トランジスタを使用したス
イツチング回路を示す回路図である。同図におい
て、Q1はスイツチング用横型トランジスタ、Q2
は出力トランジスタ、INは入力端子、OUTは出
力端子、R1は抵抗、R2は負荷抵抗である。
イツチング回路を示す回路図である。同図におい
て、Q1はスイツチング用横型トランジスタ、Q2
は出力トランジスタ、INは入力端子、OUTは出
力端子、R1は抵抗、R2は負荷抵抗である。
次に上記構成に係るスイツチング回路の動作に
ついて説明する。まず、入力端子INにスイツチ
ング用横型トランジスタQ1のベース電流を引き
込む信号が入つたとき、このスイツチング用横型
トランジスタQ1は導通し、そのコレクタ電流は
出力トランジスタQ2のベースに流れる。このた
め、出力トランジスタQ2も導通する。このた
め、負荷抵抗R2の両端に電位差が生じ、出力端
子OUTから出力信号が出る。しかし、スイツチ
ング用横型トランジスタQ1の遮断時リーク電流
ＩCEOがある場合、入力側のベース電流を引き込
む信号がなくても、リーク電流は出力トランジス
タQ2のベース電流となり、この出力トランジス
タQ2は導通状態になり、誤動作する。
ついて説明する。まず、入力端子INにスイツチ
ング用横型トランジスタQ1のベース電流を引き
込む信号が入つたとき、このスイツチング用横型
トランジスタQ1は導通し、そのコレクタ電流は
出力トランジスタQ2のベースに流れる。このた
め、出力トランジスタQ2も導通する。このた
め、負荷抵抗R2の両端に電位差が生じ、出力端
子OUTから出力信号が出る。しかし、スイツチ
ング用横型トランジスタQ1の遮断時リーク電流
ＩCEOがある場合、入力側のベース電流を引き込
む信号がなくても、リーク電流は出力トランジス
タQ2のベース電流となり、この出力トランジス
タQ2は導通状態になり、誤動作する。
そこで、従来はリーク電流を補償するために、
第２図に示す回路が提案されている。すなわち、
第２図は従来のリーク電流補償回路付スイツチン
グ回路を示す回路図である。同図において、Q3
はトランジスタ、Q4はダイオード、R3は抵抗で
ある。
第２図に示す回路が提案されている。すなわち、
第２図は従来のリーク電流補償回路付スイツチン
グ回路を示す回路図である。同図において、Q3
はトランジスタ、Q4はダイオード、R3は抵抗で
ある。
なお、トランジスタQ3、ダイオードQ4および
抵抗R3により電流吸込回路を構成する。
抵抗R3により電流吸込回路を構成する。
次に上記構成に係る従来のリーク電流補償回路
付スイツチング回路の動作について説明する。
付スイツチング回路の動作について説明する。
まず、スイツチング用横型トランジスタQ1の
遮断時リーク電流ＩCEOが生じたとき、このリー
ク電流は出力トランジスタQ2のベース電流には
ならず、トランジスタQ3により吸収される。ま
た、入力端子INに信号が入つたとき、スイツチ
ング用横型トランジスタQ1の遮断時リーク電流
よりも十分大きな信号電流が、このスイツチング
用横型トランジスタQ1のコレクタに流れる。そ
のうち、トランジスタQ3のコレクタ電流には一
定量だけ引込まれるが、このコレクタ電流よりも
十分大きな電流が出力トランジスタQ2のベース
電流となり、この出力トランジスタQ2は導通す
る。このため出力端子OUTから信号出力をとり
出すことができる。
遮断時リーク電流ＩCEOが生じたとき、このリー
ク電流は出力トランジスタQ2のベース電流には
ならず、トランジスタQ3により吸収される。ま
た、入力端子INに信号が入つたとき、スイツチ
ング用横型トランジスタQ1の遮断時リーク電流
よりも十分大きな信号電流が、このスイツチング
用横型トランジスタQ1のコレクタに流れる。そ
のうち、トランジスタQ3のコレクタ電流には一
定量だけ引込まれるが、このコレクタ電流よりも
十分大きな電流が出力トランジスタQ2のベース
電流となり、この出力トランジスタQ2は導通す
る。このため出力端子OUTから信号出力をとり
出すことができる。
しかしながら、従来のリーク電流補償回路付ス
イツチング回路ではスイツチング用横型トランジ
スタQ1の遮断時リーク電流ＩCEOの絶対量に合わ
せたトランジスタQ3の吸い込み電流が必要とな
るが、この遮断時リーク電流ＩCEOは温度の変化
により変化すること、および製造時のバラツキが
大きいことを考慮すると、トランジスタQ3の吸
い込み電流設定値は大きく設定する必要が生じ、
低信号レベルでの動作が下可能になると共に、ス
イツチング用横型トランジスタQ1の遮断時リー
ク電流ＩCEOとトランジスタQ3の吸い込み電流I3
が独立に変動するため、スイツチング用横型トラ
ンジスタQ1の遮断リーク電流を完全に補償する
ことができる。しかも、このスイツチング用横型
トランジスタを半導体集積回路化した場合、遮断
時リーク電流が、他の個別部品トランジスタ、、
または半導体集積回路化した縦型トランジスタに
比べて大きく、初段に横型トランジスタ（一般に
はPNPトランジスタ）を用いて、スイツチング動
作を行なう場合、特に動作信号レベルの低いと
き、または高温動作のときに、無信号にもかかわ
らず、スイツチング用横型トランジスタが導通す
るなどの欠点があつた。
イツチング回路ではスイツチング用横型トランジ
スタQ1の遮断時リーク電流ＩCEOの絶対量に合わ
せたトランジスタQ3の吸い込み電流が必要とな
るが、この遮断時リーク電流ＩCEOは温度の変化
により変化すること、および製造時のバラツキが
大きいことを考慮すると、トランジスタQ3の吸
い込み電流設定値は大きく設定する必要が生じ、
低信号レベルでの動作が下可能になると共に、ス
イツチング用横型トランジスタQ1の遮断時リー
ク電流ＩCEOとトランジスタQ3の吸い込み電流I3
が独立に変動するため、スイツチング用横型トラ
ンジスタQ1の遮断リーク電流を完全に補償する
ことができる。しかも、このスイツチング用横型
トランジスタを半導体集積回路化した場合、遮断
時リーク電流が、他の個別部品トランジスタ、、
または半導体集積回路化した縦型トランジスタに
比べて大きく、初段に横型トランジスタ（一般に
はPNPトランジスタ）を用いて、スイツチング動
作を行なう場合、特に動作信号レベルの低いと
き、または高温動作のときに、無信号にもかかわ
らず、スイツチング用横型トランジスタが導通す
るなどの欠点があつた。
したがつて、この発明の目的は半導体集積回路
の同一チツプ上の同一構造（同じ横型トランジス
タなど）のトランジスタは製造上のリーク電流発
生モードが類似し、ほぼ同一のリーク電流特性を
もつことに着目して、スイツチング用横型トラン
ジススタと同一構造のリーク補償用横型トランジ
スタを使用することにより、製造時のバラツキお
よび温度特性が同一モードで変わることを利用し
てリーク電流の完全な補償を行なうリーク電流補
償回路付スイツチング回路を提供するものであ
る。
の同一チツプ上の同一構造（同じ横型トランジス
タなど）のトランジスタは製造上のリーク電流発
生モードが類似し、ほぼ同一のリーク電流特性を
もつことに着目して、スイツチング用横型トラン
ジススタと同一構造のリーク補償用横型トランジ
スタを使用することにより、製造時のバラツキお
よび温度特性が同一モードで変わることを利用し
てリーク電流の完全な補償を行なうリーク電流補
償回路付スイツチング回路を提供するものであ
る。
このような目的を達成するため、この発明はＰ
型（Ｎ型）の半導体基板と、この半導体基板上に
結晶成長させたＮ型（Ｐ型）の第２半導体層と、
この第２半導体層内に形成したＰ型（Ｎ型）の第
３半導体層と、この第３半導体層を境にしてその
第２半導体層内にそれぞれエミツタ、コレクタお
よびベースとして働らくＰ型（Ｎ型）の第４半導
体層、Ｐ型（Ｎ型）の第５半導体層、およびN+
型（P+型）の第６半導体層とからなる横型トラ
ンジスタを複数個形成するとともに、前記第３半
導体層を境にして第２半導体層内にそれぞれベー
スおよびコレクタとして働らくＰ型（Ｎ型）の第
７半導体層、N+型（P+型）の第８半導体層、第
４半導体層内にエミツタとして働らくN+型（P+
型）の第９半導体層からなる縦型トランジスタを
形成し、第１の横型トランジスタを入力信号の印
加によりスイツチングするスイツチング用トラン
ジスタとし、第２の横型トランジスタをオープン
ベースとするリーク補償用トランジスタとして用
いるものであり、以下、実施例を用いて詳細に説
明する。
型（Ｎ型）の半導体基板と、この半導体基板上に
結晶成長させたＮ型（Ｐ型）の第２半導体層と、
この第２半導体層内に形成したＰ型（Ｎ型）の第
３半導体層と、この第３半導体層を境にしてその
第２半導体層内にそれぞれエミツタ、コレクタお
よびベースとして働らくＰ型（Ｎ型）の第４半導
体層、Ｐ型（Ｎ型）の第５半導体層、およびN+
型（P+型）の第６半導体層とからなる横型トラ
ンジスタを複数個形成するとともに、前記第３半
導体層を境にして第２半導体層内にそれぞれベー
スおよびコレクタとして働らくＰ型（Ｎ型）の第
７半導体層、N+型（P+型）の第８半導体層、第
４半導体層内にエミツタとして働らくN+型（P+
型）の第９半導体層からなる縦型トランジスタを
形成し、第１の横型トランジスタを入力信号の印
加によりスイツチングするスイツチング用トラン
ジスタとし、第２の横型トランジスタをオープン
ベースとするリーク補償用トランジスタとして用
いるものであり、以下、実施例を用いて詳細に説
明する。
第３図はこの発明に係るリーク電流補償回路付
スイツチング回路を説明するための半導体集積回
路構造の断面図である。同図において、１は通常
Ｐ型の半導体基板、２はこの半導体基板１上に、
この基板とは反対導電型（ｎ型）を結晶成長させ
た第２半導体層、３は素子間の電気的絶縁をとる
ために拡散した半導体基板１と同型の第３半導体
層、４および５はこの第２半導体層２上に形成
し、この半導体層２とは逆の導電型（ｐ型）の第
４半導体層および第５半導体層、６および７はそ
れぞれ第２半導体層２内および第４半導体層４内
に形成した第２半導体層２と同じ導電型の第６半
導体層および第７半導体層である。そして、これ
らの半導体上面には表面保護膜を形成して、半導
体上面を保護したのち、電極を形成し、そして、
アルミ結線により所定の電子回路を形成するが、
同種類の横型トランジスタを複数個同一チツプ上
に形成する。そして、その１つをスイツチング用
横型トランジスタとして用いると共に他の１つを
リーク補償用横型トランジスタとして用いる。そ
して、このリーク補償用横型トランジスタをオー
プンベースとすると共にスイツチング用横型トラ
ンジスタのベース・エミツタ間に直列、あるいは
並列に接続する。
スイツチング回路を説明するための半導体集積回
路構造の断面図である。同図において、１は通常
Ｐ型の半導体基板、２はこの半導体基板１上に、
この基板とは反対導電型（ｎ型）を結晶成長させ
た第２半導体層、３は素子間の電気的絶縁をとる
ために拡散した半導体基板１と同型の第３半導体
層、４および５はこの第２半導体層２上に形成
し、この半導体層２とは逆の導電型（ｐ型）の第
４半導体層および第５半導体層、６および７はそ
れぞれ第２半導体層２内および第４半導体層４内
に形成した第２半導体層２と同じ導電型の第６半
導体層および第７半導体層である。そして、これ
らの半導体上面には表面保護膜を形成して、半導
体上面を保護したのち、電極を形成し、そして、
アルミ結線により所定の電子回路を形成するが、
同種類の横型トランジスタを複数個同一チツプ上
に形成する。そして、その１つをスイツチング用
横型トランジスタとして用いると共に他の１つを
リーク補償用横型トランジスタとして用いる。そ
して、このリーク補償用横型トランジスタをオー
プンベースとすると共にスイツチング用横型トラ
ンジスタのベース・エミツタ間に直列、あるいは
並列に接続する。
なお、第４半導体層４をエミツタ、第５半導体
層５をコレクタ、第６半導体層６をベースとして
横型トランジスタを形成し、第４半導体層４をベ
ース、第６半導体層６をコレクタ、第７半導体層
７をエミツタとする縦型トランジスタを形成す
る。
層５をコレクタ、第６半導体層６をベースとして
横型トランジスタを形成し、第４半導体層４をベ
ース、第６半導体層６をコレクタ、第７半導体層
７をエミツタとする縦型トランジスタを形成す
る。
このように、スイツチング用横型トランジスタ
とリーク補償用横型トランジスタを同一チツプ上
に形成し、そして、このリーク補償用横型トラン
ジスタをオープンベースとすると共にスイツチン
グ用横型トランジスタのベース・エミツタ間に直
列に接続することにより、リーク補償用横型トラ
ンジスタの遮断時リーク電流ＩCEOをスイツチン
グ用横型トランジスタのベース・エミツタ間バイ
アス電流として利用することができる。このよう
に、同一製造条件で同一半導体基板上に、同時に
製造されたスイツチング用横型トランジスタとリ
ーク補償用横型トランジスタの製造上のリーク電
流値ＩCEOが同じ場合、スイツチング用横型トラ
ンジスタのコレクタに生ずる実際のリーク電流は
リーク補償用横型トランジスタによりバイパスさ
れるため、リーク補償用横型トランジスタのリー
ク電流よりも小さくなり、無信号時、スイツチン
グ用横型トランジスタのリーク電流により誤動作
する割合は大幅に軽減する。一般に、横型トラジ
スタのコレクタ・エミツタ間のリーク電流がベー
ス・エミツタ間無バイアス状態ＩCEOよりも、ベ
ース・エミツタ間バイアス状態ＩCERの方がリー
ク電流が小さいことにより、スイツチング用横型
トランジスタの無信号時におけるコレクタ・エミ
ツタ間のリーク電流の絶対量をへらすことができ
る。
とリーク補償用横型トランジスタを同一チツプ上
に形成し、そして、このリーク補償用横型トラン
ジスタをオープンベースとすると共にスイツチン
グ用横型トランジスタのベース・エミツタ間に直
列に接続することにより、リーク補償用横型トラ
ンジスタの遮断時リーク電流ＩCEOをスイツチン
グ用横型トランジスタのベース・エミツタ間バイ
アス電流として利用することができる。このよう
に、同一製造条件で同一半導体基板上に、同時に
製造されたスイツチング用横型トランジスタとリ
ーク補償用横型トランジスタの製造上のリーク電
流値ＩCEOが同じ場合、スイツチング用横型トラ
ンジスタのコレクタに生ずる実際のリーク電流は
リーク補償用横型トランジスタによりバイパスさ
れるため、リーク補償用横型トランジスタのリー
ク電流よりも小さくなり、無信号時、スイツチン
グ用横型トランジスタのリーク電流により誤動作
する割合は大幅に軽減する。一般に、横型トラジ
スタのコレクタ・エミツタ間のリーク電流がベー
ス・エミツタ間無バイアス状態ＩCEOよりも、ベ
ース・エミツタ間バイアス状態ＩCERの方がリー
ク電流が小さいことにより、スイツチング用横型
トランジスタの無信号時におけるコレクタ・エミ
ツタ間のリーク電流の絶対量をへらすことができ
る。
また、一般に、半導体集積回路化した場合、２
個の横型トランジスタの特性は耐圧、hjeなど固
有パラメータに関して良好な双対性をもつものが
得られると共に、横型トランジスタの遮断時リー
ク電流ＩCEOに関しても、同一チツプ上の隣接し
た位置に配置すればより双対性のものがえられ
る。
個の横型トランジスタの特性は耐圧、hjeなど固
有パラメータに関して良好な双対性をもつものが
得られると共に、横型トランジスタの遮断時リー
ク電流ＩCEOに関しても、同一チツプ上の隣接し
た位置に配置すればより双対性のものがえられ
る。
第４図はこの発明に係るリーク電流補償回路付
スイツチング回路の一実施例を示す回路図であ
る。同図において、Q5はオープンベース形のリ
ーク電流補償用横型トランジスタ、R4およびR5
はそれぞれスイツチング用横型トランジスタQ1
および出力トランジスタQ2のコレクタ電流の電
圧変換用の抵抗、R6はスイツチング用横型トラ
ンジスタQ1のベース・エミツタ間に接続すると
共にリーク電流補償用横型トランジスタQ5に直
列に接続する抵抗、COMはスイツチング用横型
トランジスタQ1のコレクタ電流とリーク電流補
償用横型トランジスタQ5のコレクタ電流とを差
動的に出力する比較器である。
スイツチング回路の一実施例を示す回路図であ
る。同図において、Q5はオープンベース形のリ
ーク電流補償用横型トランジスタ、R4およびR5
はそれぞれスイツチング用横型トランジスタQ1
および出力トランジスタQ2のコレクタ電流の電
圧変換用の抵抗、R6はスイツチング用横型トラ
ンジスタQ1のベース・エミツタ間に接続すると
共にリーク電流補償用横型トランジスタQ5に直
列に接続する抵抗、COMはスイツチング用横型
トランジスタQ1のコレクタ電流とリーク電流補
償用横型トランジスタQ5のコレクタ電流とを差
動的に出力する比較器である。
次に上記構成に係るリーク電流補償回路付スイ
ツチング回路の動作について説明する。
ツチング回路の動作について説明する。
まず、スイツチング用横型トランジスタQ1お
よびリーク電流補償用横型トランジスタQ5の固
有の（共にベースオープン時の）遮断時リーク電
流がほぼ同じ量の場合、リーク電流補償用横型ト
ランジスタQ5のリーク電流ＩCEO5が抵抗R6に流
れることにより、この抵抗R6の両端間に電圧が
生じ、この電圧はスイツチング用横型トランジス
タQ1を非導通のままのバイアスであり、浅くエ
ミツタ・ベース間をバイアスする。このため、ス
イツチング用横型トランジスタQ1の無信号時の
リーク電流ＩCER1はオープンベース時ＩCEOより
少なくなる（ＩCEO5＞ＩCER1）Oしたがつて、抵抗
R5の端子間の電圧は抵抗R4の端子間の電圧より
も小となり、比較器COMの出力は“低”電圧と
なる。このため、出力トランジスタQ2は導通し
ない。この状態はスイツチング用横型トランジス
タQ1およびリーク補償用横型トランジスタQ5の
固有のリーク電流が大幅に増大しても、また温度
変化により遮断リーク電流が増大した場合にも、
スイツチング用横型トランジスタQ1およびリー
ク補償用横型トランジスタQ5のリーク電流は共
に増大し、バイアスによりＩCER1＜ＩCEO5の条件
が保持できるため、スイツチング用横型トランジ
スタQ1およびリーク補償用横型トランジスタQ5
のリーク量の絶対量にはほとんど影響しない。
よびリーク電流補償用横型トランジスタQ5の固
有の（共にベースオープン時の）遮断時リーク電
流がほぼ同じ量の場合、リーク電流補償用横型ト
ランジスタQ5のリーク電流ＩCEO5が抵抗R6に流
れることにより、この抵抗R6の両端間に電圧が
生じ、この電圧はスイツチング用横型トランジス
タQ1を非導通のままのバイアスであり、浅くエ
ミツタ・ベース間をバイアスする。このため、ス
イツチング用横型トランジスタQ1の無信号時の
リーク電流ＩCER1はオープンベース時ＩCEOより
少なくなる（ＩCEO5＞ＩCER1）Oしたがつて、抵抗
R5の端子間の電圧は抵抗R4の端子間の電圧より
も小となり、比較器COMの出力は“低”電圧と
なる。このため、出力トランジスタQ2は導通し
ない。この状態はスイツチング用横型トランジス
タQ1およびリーク補償用横型トランジスタQ5の
固有のリーク電流が大幅に増大しても、また温度
変化により遮断リーク電流が増大した場合にも、
スイツチング用横型トランジスタQ1およびリー
ク補償用横型トランジスタQ5のリーク電流は共
に増大し、バイアスによりＩCER1＜ＩCEO5の条件
が保持できるため、スイツチング用横型トランジ
スタQ1およびリーク補償用横型トランジスタQ5
のリーク量の絶対量にはほとんど影響しない。
一方、信号時には、スイツチング用横型トラン
ジスタQ1のベースに入力信号が入力するため、
リーク補償用横型トランジスタQ5の出力、すな
わち、抵抗R4の電圧降下は変化しないのに比
べ、スイツチング用横型トランジスタQ1の出
力、すなわち、抵抗R5の電圧降下は信号入力の
大小に従つて増減するため、比較器COMの出力
は信号大の状態で、出力トランジスタQ2を導通
させる。
ジスタQ1のベースに入力信号が入力するため、
リーク補償用横型トランジスタQ5の出力、すな
わち、抵抗R4の電圧降下は変化しないのに比
べ、スイツチング用横型トランジスタQ1の出
力、すなわち、抵抗R5の電圧降下は信号入力の
大小に従つて増減するため、比較器COMの出力
は信号大の状態で、出力トランジスタQ2を導通
させる。
以上はリーク補償用横型トランジスタQ5のリ
ーク電流をスイツチング用横型トランジスタのベ
ース・エミツタ間バイアスとして利用し、リーク
補償用横型トランジスタのオープンベース時の遮
断時リーク電流ＩCBOとスイツチング用横型トラ
ンジスタのエミツタ・ベース間バイアス時のリー
ク電流ＩCERとを比較する方法について説明した
が、リーク補償用横型トランジスタQ5およびス
イツチング用横型トランジスタの遮断時リーク電
流ＩCBOで比較する方法として第５図に示す。す
なわち、同一製造工程で最もリーク電流の大き
い、オープンベース形式のリーク補償用横型トラ
ンジスタQ5（ＩCBO動作）をスイツチング用横型
トランジスタQ1と並列に接続し、これらのコレ
クタ出力の差動出力をとり、この差動出力で出力
トランジスタQ2を制御するものである。
ーク電流をスイツチング用横型トランジスタのベ
ース・エミツタ間バイアスとして利用し、リーク
補償用横型トランジスタのオープンベース時の遮
断時リーク電流ＩCBOとスイツチング用横型トラ
ンジスタのエミツタ・ベース間バイアス時のリー
ク電流ＩCERとを比較する方法について説明した
が、リーク補償用横型トランジスタQ5およびス
イツチング用横型トランジスタの遮断時リーク電
流ＩCBOで比較する方法として第５図に示す。す
なわち、同一製造工程で最もリーク電流の大き
い、オープンベース形式のリーク補償用横型トラ
ンジスタQ5（ＩCBO動作）をスイツチング用横型
トランジスタQ1と並列に接続し、これらのコレ
クタ出力の差動出力をとり、この差動出力で出力
トランジスタQ2を制御するものである。
第５図はこの発明に係るリーク電流補償回路付
スイツチング回路の他の実施例を示す回路図であ
る。スイツチング横型トランジスタQ1とリーク
補償用横型トランジスタQ5はエミツタ共通で、
並列に接続し、入力信号はスイツチング用横型ト
ランジスタQ1のベースに入力する。また、リー
ク補償用横型トランジスタQ5のベースはオープ
ンである。
スイツチング回路の他の実施例を示す回路図であ
る。スイツチング横型トランジスタQ1とリーク
補償用横型トランジスタQ5はエミツタ共通で、
並列に接続し、入力信号はスイツチング用横型ト
ランジスタQ1のベースに入力する。また、リー
ク補償用横型トランジスタQ5のベースはオープ
ンである。
次に、上記構成に係るリーク電流補償回路付ス
イツチング回路の動作について説明する。まず、
無信号時にはスイツチング用横型トランジスタ
Q1およびリーク補償用横型トランジスタQ5は共
にオープンベースであるため、遮断時リーク電流
ＩCEO1およびＩCEO5はほぼ同じである。このた
め、抵抗R4およびR5の端子間の電圧降下は同じ
になるため、比較器COMの出力は主じない。し
たがつて、遮断時リーク電流ＩCEO1およびＩCEO5
のバラツキに対する動作の余裕度があるため、抵
抗R4とR5の設定値をnR5＝R4にすると、ＩCEO1は
ｎ倍のＩCEO5まで、リーク電流を補償することが
できる。
イツチング回路の動作について説明する。まず、
無信号時にはスイツチング用横型トランジスタ
Q1およびリーク補償用横型トランジスタQ5は共
にオープンベースであるため、遮断時リーク電流
ＩCEO1およびＩCEO5はほぼ同じである。このた
め、抵抗R4およびR5の端子間の電圧降下は同じ
になるため、比較器COMの出力は主じない。し
たがつて、遮断時リーク電流ＩCEO1およびＩCEO5
のバラツキに対する動作の余裕度があるため、抵
抗R4とR5の設定値をnR5＝R4にすると、ＩCEO1は
ｎ倍のＩCEO5まで、リーク電流を補償することが
できる。
なお、スイツチング用横型トランジスタQ1お
よびリーク補償用横型トランジスタQ5を同一半
導体基板上に同一構造とするため、製造のバラツ
キ、および温度変化に対して、遮断時リーク電流
ＩCEO1およびＩCEO5は同じ傾向で共に増減するた
め、無信号時、リーク電流で出力トランジスタ
Q2が誤動作することはない。
よびリーク補償用横型トランジスタQ5を同一半
導体基板上に同一構造とするため、製造のバラツ
キ、および温度変化に対して、遮断時リーク電流
ＩCEO1およびＩCEO5は同じ傾向で共に増減するた
め、無信号時、リーク電流で出力トランジスタ
Q2が誤動作することはない。
また、信号時には、入力信号がスイツチング用
横型トランジスタQ1のベースに入力するため、
抵抗R4の電圧降下が一定であるのに比べ、抵抗
R5の両端電圧は信号印加により増大し、比較器
COMの出力は出力トランジスタQ2を導通させ
る。
横型トランジスタQ1のベースに入力するため、
抵抗R4の電圧降下が一定であるのに比べ、抵抗
R5の両端電圧は信号印加により増大し、比較器
COMの出力は出力トランジスタQ2を導通させ
る。
このように、単純に、スイツチング用横型トラ
ンジスタQ1がリークしただけではスイツチング
出力は生じない。そして、リーク補償用横型トラ
ンジスタQ5のリーク電流量以上のリーク電流が
スイツチング用横型トラジスタQ1にリークとし
て発生したときのみ動作するため、個々のトラン
ジスタのリーク電流ＩCBOの絶対値の大小によつ
てはスイツチング出力は生じないため、リーク電
流による誤動作は大幅に改善することができる。
ンジスタQ1がリークしただけではスイツチング
出力は生じない。そして、リーク補償用横型トラ
ンジスタQ5のリーク電流量以上のリーク電流が
スイツチング用横型トラジスタQ1にリークとし
て発生したときのみ動作するため、個々のトラン
ジスタのリーク電流ＩCBOの絶対値の大小によつ
てはスイツチング出力は生じないため、リーク電
流による誤動作は大幅に改善することができる。
以上、詳細に説明したように、この発明に係る
リーク電流補償回路付スイツチング回路によれ
ば、半導体集積回路化の製造上、リーク電流の絶
対量のコントロールの必要性がなく、リーク量の
相対量のみで誤動作するか否かが決定されるの
で、製造上容易になるだけでなく、歩留りも大幅
に改善することができる。しかも、無信号時、リ
ーク電流の小さいことが要求される低電流動作回
路、広い動作温度範囲にわたり、誤動作のない安
定な動作を要求される高信頼性の省力化機器、ガ
ス機器、家電機器などに広く使用することができ
る効果がある。
リーク電流補償回路付スイツチング回路によれ
ば、半導体集積回路化の製造上、リーク電流の絶
対量のコントロールの必要性がなく、リーク量の
相対量のみで誤動作するか否かが決定されるの
で、製造上容易になるだけでなく、歩留りも大幅
に改善することができる。しかも、無信号時、リ
ーク電流の小さいことが要求される低電流動作回
路、広い動作温度範囲にわたり、誤動作のない安
定な動作を要求される高信頼性の省力化機器、ガ
ス機器、家電機器などに広く使用することができ
る効果がある。
第１図は従来の横型トランジスタを使用したス
イツチング回路を示す回路図、第２図は従来のリ
ーク電流補償回路付スイツチング回路を示す回路
図、第３図はこの発明に係るリーク電流補償回路
付スイツチング回路を説明するための半導体集積
回路構造の断面図、第４図はこの発明に係るリー
ク電流補償回路付スイツチング回路の一実施例を
示す回路図、第５図はこの発明に係るリーク電流
補償回路付スイツチング回路の他の実施例を示す
回路図である。 Q1……スイツチング用横型トランジスタ、Q2
……出力トランジスタ、IN……入力端子、OUT
……出力端子、R1……抵抗、R2……負荷抵抗、
Q3……トランジスタ、Q4……ダイオード、R3…
…抵抗、１……半導体基板、２……第２半導体
層、３……第３半導体層、４……第４半導体層、
５……第５半導体層、６……第６半導体層、７…
…第７半導体層、Q5……リーク電流補償用横型
トランジスタ、R4，R5およびR6……抵抗、COM
……比較器。なお、同一符号は同一または相当部
分を示す。
イツチング回路を示す回路図、第２図は従来のリ
ーク電流補償回路付スイツチング回路を示す回路
図、第３図はこの発明に係るリーク電流補償回路
付スイツチング回路を説明するための半導体集積
回路構造の断面図、第４図はこの発明に係るリー
ク電流補償回路付スイツチング回路の一実施例を
示す回路図、第５図はこの発明に係るリーク電流
補償回路付スイツチング回路の他の実施例を示す
回路図である。 Q1……スイツチング用横型トランジスタ、Q2
……出力トランジスタ、IN……入力端子、OUT
……出力端子、R1……抵抗、R2……負荷抵抗、
Q3……トランジスタ、Q4……ダイオード、R3…
…抵抗、１……半導体基板、２……第２半導体
層、３……第３半導体層、４……第４半導体層、
５……第５半導体層、６……第６半導体層、７…
…第７半導体層、Q5……リーク電流補償用横型
トランジスタ、R4，R5およびR6……抵抗、COM
……比較器。なお、同一符号は同一または相当部
分を示す。
Claims (1)
- 【特許請求の範囲】 １ Ｐ型（Ｎ型）の半導体基板と、この半導体基
板上に結晶成長させたＮ型（Ｐ型）の第２半導体
層と、この第２半導体層内に形成したＰ型（Ｎ
型）の第３半導体層と、この第３半導体層を境に
してその第２半導体層内にそれぞれエミツタ、コ
レクタおよびベースとして働らくＰ型（Ｎ型）の
第４半導体層、Ｐ型（Ｎ型）の第５半導体層、お
よびN+型（P+型）の第６半導体層とからなる横
型トランジスタを複数個形成するとともに、前記
第３半導体層を境にして第２半導体層内に、それ
ぞれベースおよびコレクタとして働らくＰ型（Ｎ
型）の第７半導体層、N+型（P+型）の第８半導
体層、第７半導体層内にエミツタとして働らく
N+型（P+型）の第９半導体層からなる縦型トラ
ンジスタを形成し、第１の横型トランジスタを入
力信号の印加によりスイツチングするスイツチン
グ用トランジスタとし、第２の縦型トランジスタ
をオープンベースとするリーク補償用トランジス
タとして用いることを特徴とするリーク電流補償
回路付スイツチング回路。 ２ リーク補償用トランジスタのベース・エミツ
タ間にスイツチング用トランジスタを直列に接続
し、スイツチング用トランジスタのコレクタ出力
とリーク補償用トランジスタのコレクタ出力との
減算出力をスイツチング出力として用いることを
特徴とする特許請求の範囲第１項記載のリーク電
流補償回路付スイツチング回路。 ３ リーク補償用トランジスタとスイツチング用
トランジスタを並列に接続し、それぞれのトラン
ジスタのコレクタ出力の差動出力をスイツチング
出力として用いることを特徴とする特許請求の範
囲第１項記載のリーク電流補償回路付スイツチン
グ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173678A JPS54162487A (en) | 1978-06-13 | 1978-06-13 | Switching circuit with leak current compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173678A JPS54162487A (en) | 1978-06-13 | 1978-06-13 | Switching circuit with leak current compensation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54162487A JPS54162487A (en) | 1979-12-24 |
| JPS6136383B2 true JPS6136383B2 (ja) | 1986-08-18 |
Family
ID=13469096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7173678A Granted JPS54162487A (en) | 1978-06-13 | 1978-06-13 | Switching circuit with leak current compensation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54162487A (ja) |
-
1978
- 1978-06-13 JP JP7173678A patent/JPS54162487A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54162487A (en) | 1979-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| KR0153846B1 (ko) | 반도체 집적회로 | |
| US4543593A (en) | Semiconductor protective device | |
| US4103181A (en) | Monolithic integrated transistor and protective circuit therefor | |
| USRE35486E (en) | Circuital arrangement for preventing latchup in transistors with insulated collectors | |
| US4398142A (en) | Kelvin-connected buried zener voltage reference circuit | |
| CA1097752A (en) | Current mirror circuit | |
| US5578862A (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
| US4382195A (en) | Monolithically integrable semiconductor circuit | |
| JPS58170112A (ja) | 電圧変換回路 | |
| US3260900A (en) | Temperature compensating barrier layer semiconductor | |
| JPS6136383B2 (ja) | ||
| JPS62229967A (ja) | Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造 | |
| CA1051982A (en) | Inverter stage in an integrated injection logic | |
| US4558286A (en) | Symmetrical diode clamp | |
| JP4838421B2 (ja) | アナログ・スイッチ | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| JP3331523B2 (ja) | カレントミラー回路 | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| JPS6211787B2 (ja) | ||
| JPS6322686B2 (ja) | ||
| EP0607474B1 (en) | Semiconductor integrated circuit with layer for isolating elements in substrate | |
| JPS6410101B2 (ja) | ||
| JPS5823471A (ja) | 半導体装置 | |
| KR790000896B1 (ko) | 뮤팅 회로 |