JPS6138634B2 - - Google Patents
Info
- Publication number
- JPS6138634B2 JPS6138634B2 JP8843078A JP8843078A JPS6138634B2 JP S6138634 B2 JPS6138634 B2 JP S6138634B2 JP 8843078 A JP8843078 A JP 8843078A JP 8843078 A JP8843078 A JP 8843078A JP S6138634 B2 JPS6138634 B2 JP S6138634B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor chip
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 48
- 239000000758 substrate Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置例えば発光ダイオードに関
するものである 発光ダイオードとしGaAlAs等の半導体基板の
表面にpn接合を形成した半導体チツプを第２図
ａ，ｂに示すようなシリコン基板１上に絶縁層２
を介して配線層３，４を形成してなる配線基板に
フエイスダウンボンデイングした構造で、pn接
合に順方向電流を流すことによつて光を発生さ
せ、半導体チツプの裏面に向つて照射した光を信
号として使用するようにしたものがある。
するものである 発光ダイオードとしGaAlAs等の半導体基板の
表面にpn接合を形成した半導体チツプを第２図
ａ，ｂに示すようなシリコン基板１上に絶縁層２
を介して配線層３，４を形成してなる配線基板に
フエイスダウンボンデイングした構造で、pn接
合に順方向電流を流すことによつて光を発生さ
せ、半導体チツプの裏面に向つて照射した光を信
号として使用するようにしたものがある。
このような発光ダイオードの半導体チツプは一
般に表面中央部にダイオードの一極を成す円形状
電極を、その周辺部に他の極を成すリング状電極
を配置した電極構造をとる。したがつて、配線基
板も第２図ａに示すように中央部に半導体チツプ
の円形状電極と対応する円形状配線層３を、その
周辺部にリング状電極と対応するリング状配線層
４を配置した構造をもつ。そして、リング状配線
層４の一部には欠格部５を設け、該部に中央の円
形状配線層３とそのターミナル部３ａとを結ぶ配
線層３ｂを通している。もちろん、この場合半導
体チツプのリング状電極にも配線層の欠格部５に
対応して欠格部が設けられていりる。そして、半
導体チツプの表面を配線基板の表面に対向させ、
Ｘ，Ｙ方向の位置合せのみならず半導体チツプの
リング状電極における欠格部と配線基板のリング
状配線層における欠格部とが対応するように回転
方向（θ方向）の位置合せをした状態でフエイス
ダウンボンデイングが行なわれる。ところで、半
導体チツプの位置合せはＸ，Ｙ方向についてはさ
ほど困難ではないが、チツプ形状が半球状でかつ
ボンデイング面が下向きであるのでθ方向につい
ては極めて困難であつた。そのためθ方向の位置
ずれよつて電極間が短絡するという不良が比較的
多かつた。
般に表面中央部にダイオードの一極を成す円形状
電極を、その周辺部に他の極を成すリング状電極
を配置した電極構造をとる。したがつて、配線基
板も第２図ａに示すように中央部に半導体チツプ
の円形状電極と対応する円形状配線層３を、その
周辺部にリング状電極と対応するリング状配線層
４を配置した構造をもつ。そして、リング状配線
層４の一部には欠格部５を設け、該部に中央の円
形状配線層３とそのターミナル部３ａとを結ぶ配
線層３ｂを通している。もちろん、この場合半導
体チツプのリング状電極にも配線層の欠格部５に
対応して欠格部が設けられていりる。そして、半
導体チツプの表面を配線基板の表面に対向させ、
Ｘ，Ｙ方向の位置合せのみならず半導体チツプの
リング状電極における欠格部と配線基板のリング
状配線層における欠格部とが対応するように回転
方向（θ方向）の位置合せをした状態でフエイス
ダウンボンデイングが行なわれる。ところで、半
導体チツプの位置合せはＸ，Ｙ方向についてはさ
ほど困難ではないが、チツプ形状が半球状でかつ
ボンデイング面が下向きであるのでθ方向につい
ては極めて困難であつた。そのためθ方向の位置
ずれよつて電極間が短絡するという不良が比較的
多かつた。
本発明はこのような問題を解決すべくなされた
もので、半導体チツプのフエイスダウンボンデイ
ングにあたつてθ方向の位置合せが不要となる半
導体装置を提供することを目的とするものであ
る。
もので、半導体チツプのフエイスダウンボンデイ
ングにあたつてθ方向の位置合せが不要となる半
導体装置を提供することを目的とするものであ
る。
上記目的を達成するための本発明の一実施態様
は、半導体表面における中央部にダイオードの一
極を成す円形状電極（第１電極）を有し、それを
囲む位置にダイオードの他を極なすリング状電極
（第２電極）を有する半導体チツプと、その中央
部表面に上記円形状電極に対応する円形状第２配
線層（第１導体層）を有し、それを囲む位置の表
面に上記リング状電極と対応するリング状第２層
配線層（第２導体）を有し、上記円形状第２配線
層は、上記リング状第２層配線層と層間絶縁膜を
介して交差（クロス）し、上記リング状第２層配
線層の外側主面に引出されてなる多層配線基板と
を、相互に対向させて電極間接続してなることを
特徴とするものである。
は、半導体表面における中央部にダイオードの一
極を成す円形状電極（第１電極）を有し、それを
囲む位置にダイオードの他を極なすリング状電極
（第２電極）を有する半導体チツプと、その中央
部表面に上記円形状電極に対応する円形状第２配
線層（第１導体層）を有し、それを囲む位置の表
面に上記リング状電極と対応するリング状第２層
配線層（第２導体）を有し、上記円形状第２配線
層は、上記リング状第２層配線層と層間絶縁膜を
介して交差（クロス）し、上記リング状第２層配
線層の外側主面に引出されてなる多層配線基板と
を、相互に対向させて電極間接続してなることを
特徴とするものである。
以下本発明を実施例により説明する。第１図
ａ，ｂは本発明の一実施例に係る発光ダイオード
を示すもので、ａが配線基板の平面図、ｂが配線
基板に半導体チツプを取り付けた状態におけるＡ
―Ａ視断面図である。
ａ，ｂは本発明の一実施例に係る発光ダイオード
を示すもので、ａが配線基板の平面図、ｂが配線
基板に半導体チツプを取り付けた状態におけるＡ
―Ａ視断面図である。
１はシリコン基板、２はシリコン基板１上に全
面的に形成されたシリコン酸化物（sio2）膜、６
はカソード電極を成す６ｂはアノード電極を成す
第１層配線層、７は層間絶縁体（例えばポリイミ
ド樹脂）層、８はカソード電極を成す８ｂはアノ
ード電極を成す第２配線層、８ｃは第１層配線層
３と第２層配線層（第１導体層）８との間のスル
ーホール（破線による斜線部分）、９はアノード
電極を成すリング状配線層（第２導体層）で、層
間絶縁体層７を介してカソード電極を成す第１層
配線層６ａとアノード電極を成す第１層配線６ｂ
とクロスしている。９ａはそのターミナル、１０
は発光ダイオードチツプ、１１ａはｐ型層、１２
はp+型層、１３はｎ型層、１４はｐ―ｎ接合を
保護するために形成した絶縁膜である。１５は円
形状のカソード電極（第１電極）、１６はカソー
ド電極１５を取り囲むように形成された部分的欠
格部を有しないリング状アノード電極（第２電
極）である。半導体チツプ１０の電極１５，１６
と配線基板の配線層８，９とを相互に接続するた
めには、熱圧着法による、フエイスダウンボンデ
イングで、半導体チツプと配線基板とを対向さ
せ、単にＸ，Ｙ方向の位置合せをした状態で行
う。
面的に形成されたシリコン酸化物（sio2）膜、６
はカソード電極を成す６ｂはアノード電極を成す
第１層配線層、７は層間絶縁体（例えばポリイミ
ド樹脂）層、８はカソード電極を成す８ｂはアノ
ード電極を成す第２配線層、８ｃは第１層配線層
３と第２層配線層（第１導体層）８との間のスル
ーホール（破線による斜線部分）、９はアノード
電極を成すリング状配線層（第２導体層）で、層
間絶縁体層７を介してカソード電極を成す第１層
配線層６ａとアノード電極を成す第１層配線６ｂ
とクロスしている。９ａはそのターミナル、１０
は発光ダイオードチツプ、１１ａはｐ型層、１２
はp+型層、１３はｎ型層、１４はｐ―ｎ接合を
保護するために形成した絶縁膜である。１５は円
形状のカソード電極（第１電極）、１６はカソー
ド電極１５を取り囲むように形成された部分的欠
格部を有しないリング状アノード電極（第２電
極）である。半導体チツプ１０の電極１５，１６
と配線基板の配線層８，９とを相互に接続するた
めには、熱圧着法による、フエイスダウンボンデ
イングで、半導体チツプと配線基板とを対向さ
せ、単にＸ，Ｙ方向の位置合せをした状態で行
う。
このような本発明によれば、配線基板を多層配
線構造にし、内側電極の引出しをリング状の外側
電極と絶縁膜を介してクロスする下層配線を介し
て行うので、リング状電極には内側電極の引出し
のための欠格部を設けることが不要であり、半導
体チツプの回転角θに位置合せをすることなくフ
エイスダウンボンデイングしても両極間がシヨー
トしなくなる。単にＸ，Ｙ方向の位置合せのみで
支障なくフエイスダウンボンデイングすることが
できる。したがつて、発光ダイオードの組立工数
が低減され、自動化も容易となる。
線構造にし、内側電極の引出しをリング状の外側
電極と絶縁膜を介してクロスする下層配線を介し
て行うので、リング状電極には内側電極の引出し
のための欠格部を設けることが不要であり、半導
体チツプの回転角θに位置合せをすることなくフ
エイスダウンボンデイングしても両極間がシヨー
トしなくなる。単にＸ，Ｙ方向の位置合せのみで
支障なくフエイスダウンボンデイングすることが
できる。したがつて、発光ダイオードの組立工数
が低減され、自動化も容易となる。
第１図ａ，ｂは本発明の一実施例を説明するた
めのもので、ａが発光ダイオード用配線基板の平
面図、ｂが配線基板に半導体チツプをフエイスダ
ウンボンデイングした状態におけるＡ―Ａ視縦断
面図である。第２図ａ，ｂは従来例を説明するた
めのもので、ａが配線基板の平面図、ｂがＡ―Ａ
視縦断面図である。 １……シリコン基板、２……sio2膜、３……円
形配線層、４……リング状配線層、５……欠格
部、６ａ……第１層配線層（カソード側）、７，
６ｂ……第１層配線層（アノード側）、７……層
間絶縁体層、８……第２層配線層（カソード
側）、８ｃ……スルーホール、９……リング状配
線層（アノード側）、１０……発光ダイオードチ
ツプ、１１……ｐ層、１２……p+層、１３……
ｎ／n+層、１４……絶縁膜、１５……カソード
電極、１６……アノード電極。
めのもので、ａが発光ダイオード用配線基板の平
面図、ｂが配線基板に半導体チツプをフエイスダ
ウンボンデイングした状態におけるＡ―Ａ視縦断
面図である。第２図ａ，ｂは従来例を説明するた
めのもので、ａが配線基板の平面図、ｂがＡ―Ａ
視縦断面図である。 １……シリコン基板、２……sio2膜、３……円
形配線層、４……リング状配線層、５……欠格
部、６ａ……第１層配線層（カソード側）、７，
６ｂ……第１層配線層（アノード側）、７……層
間絶縁体層、８……第２層配線層（カソード
側）、８ｃ……スルーホール、９……リング状配
線層（アノード側）、１０……発光ダイオードチ
ツプ、１１……ｐ層、１２……p+層、１３……
ｎ／n+層、１４……絶縁膜、１５……カソード
電極、１６……アノード電極。
Claims (1)
- 【特許請求の範囲】 １ (a) 異なる導電型の半導体を接合してなるダ
イオードを有する半導体チツプと、 (b) 該半導体チツプ表面の一部に設けられ、前記
ダイオードの一極を成す第１電極と、 (c) 前記半導体チツプ表面に前記第１電極を囲む
如く配置されてなる前記ダイオードの他極を成
す第２電極と、 (d) その主面一部において、前記第１電極に対応
して設けられた第１導体層と、前記第２電極に
対応して設けられ、その第１導体層を取り囲む
第２導体層とを有し、かかつ前記第１導体層は
絶縁膜を介して第２電極に対してクロスし前記
第２導体層の外側主面部分へ引出されてなる配
線基板と、 を具備し、前記第１電極と第１導体層とをおよび
前記第２電極と第２導体層とをそれぞれ接続して
なることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8843078A JPS5516415A (en) | 1978-07-21 | 1978-07-21 | Diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8843078A JPS5516415A (en) | 1978-07-21 | 1978-07-21 | Diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5516415A JPS5516415A (en) | 1980-02-05 |
| JPS6138634B2 true JPS6138634B2 (ja) | 1986-08-30 |
Family
ID=13942562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8843078A Granted JPS5516415A (en) | 1978-07-21 | 1978-07-21 | Diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5516415A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10255932A1 (de) | 2002-11-29 | 2004-06-17 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| JP4317697B2 (ja) * | 2003-01-30 | 2009-08-19 | パナソニック株式会社 | 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置 |
| JP5612991B2 (ja) | 2010-09-30 | 2014-10-22 | シャープ株式会社 | 発光装置及びこれを備えた照明装置 |
| JP6379542B2 (ja) * | 2014-03-14 | 2018-08-29 | 日亜化学工業株式会社 | 照明装置 |
| JP2014187392A (ja) * | 2014-06-23 | 2014-10-02 | Sharp Corp | 発光装置及びこれを備えた照明装置 |
-
1978
- 1978-07-21 JP JP8843078A patent/JPS5516415A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5516415A (en) | 1980-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272686B1 (ko) | 반도체장치및그제조방법 | |
| US6303979B1 (en) | Face-down bonding pin diode | |
| JP4026882B2 (ja) | 半導体装置 | |
| JP2018160631A (ja) | ホール素子 | |
| JPS6138634B2 (ja) | ||
| CN219226269U (zh) | 电子器件 | |
| US6153921A (en) | Diode device | |
| JP3819483B2 (ja) | 半導体装置 | |
| TW497232B (en) | Semiconductor device and method of manufacturing the same | |
| JPH01123440A (ja) | 半導体装置 | |
| JP3717597B2 (ja) | 半導体装置 | |
| JP4127872B2 (ja) | 半導体装置 | |
| US6404060B1 (en) | Semiconductor device having a chip-on-chip structure | |
| JP2001118951A (ja) | 半導体装置 | |
| JP2944295B2 (ja) | 半導体集積回路装置 | |
| KR20010073946A (ko) | 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법 | |
| JP4291094B2 (ja) | 半導体装置 | |
| JP3609542B2 (ja) | 半導体装置 | |
| JPS62262458A (ja) | 半導体集積回路装置 | |
| JP4318723B2 (ja) | 半導体装置 | |
| JPS60120542A (ja) | 半導体装置 | |
| JPH0136267B2 (ja) | ||
| WO2026026405A1 (zh) | 一种芯片、芯片封装结构及电子设备 | |
| JPH04239736A (ja) | 半導体装置の電極構造 | |
| JP3960641B2 (ja) | 半導体装置 |