JPS6139655B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はカメラ等におけるシヤツター秒時、絞
り値等の撮影情報の設定並びに表示方式で、特に
情報の設定並びに変更を押ボタンスイツチ等の操
作により電気的に行なうようにした撮影情報装置
に関するものである。 露光制御回路を備えたカメラにおいては、従来
は回路の可変素子に撮影情報を設定するには、例
えばシヤツターダイヤル、絞りリング等の如き機
械的情報設定機構の手動操作によりこれらに連動
する可変素子の位置を変えて行なつていた。従つ
て、該従来方式によるとあまり操作性が良くない
ばかりでなくスペースも取る等の欠点を有してい
た。 上記欠点を解消する方法としては、カメラの適
当な個所に配設して押ボタン等の操作により、計
数回路等のデジタル信号形成手段にパルスを供給
し、上記計数回路にて計数動作を行なわせ、露出
情報を計数回路の計数値として設定する方法が考
えられる。 しかしながら、該方法にあつては、従来のダイ
ヤル等を用いた設定方式と異なり、任意の秒時値
や絞り値を直接設定することが出来ない欠点があ
る。 即ち、デジタル信号形成手段として計数回路を
使用した場合にあつて、上記計数回路が例えば４
ビツトのカウンターにて形成されているとする
と、カウンターには「０，０，０，０」〜「１，
１，１，１」までの16通りのデジタル値を設定す
ることが出来、上記の如く押ボタンの操作にてカ
ウンターの内容を「０，０，０，０」から１ステ
ツプずつ更新して任意の秒時又は絞り値に相応す
るデジタル値を設定することが出来るものの、情
報設定に際しカウンターの内容を常に初期値とし
ての「０，０，０，０」から１ステツプずつ更新
させなければならず迅速なる情報設定を行なえな
い欠点がある。 この問題を解決する方法として、電源スイツチ
のオンにて上記カウンターの内容を特定の値（常
用頻度の高い値）にセツトする方法が考えられ
る。 この方法を適用して初期設定を行なう様にする
と、電源オンで常に、この特定値がセツトされ初
期値として上記「０，０，０，０」がセツトされ
ずにすむが、希望する設定値とこの特定値との値
が離れている時には特定値から１ステツプずつ希
望値への更新を行なわなければならず、この場合
には迅速なる設定が出来ない。 又、所謂両優先カメラでは、シヤツター優先で
はシヤツター秒時を絞り優先では絞り値をセツト
しなければならず、上記特定値がシヤツター優先
の場合と絞り優先の場合とでは異なり、上記特定
値として２種類の値を設定出来る様にする必要が
生じ複数の特定値形成回路を設ける必要が生ず
る。 本発明は上述の事項に鑑みなされたもので、シ
ヤツター優先及び絞り優先の際の情報設定に際し
て操作される操作スイツチ（実施例、第１図の
SW₂に相当する。）と、該スイツチの操作信号に
応答して設定情報の下限値を表わすデジタル値と
上限値を表わすデジタル値との間のデジタル値を
形成し、更新するデジタル形成回路（実施例、第
１図の２に相当する。）と、シヤツター優先に際
して前記形成回路にて形成されたデジタル値をプ
リセツト秒時値として輝度情報と共に絞り値を算
出すると共に絞り優先に際して前記回路にて形成
されたデジタル値をプリセツト絞り値として輝度
情報と共にシヤツター秒時値を算出する演算回路
（実施例、第９図の３に相当する。）と、電源投入
に応答して前記形成回路に特定のデジタル値をプ
リセツトするプリセツト回路とを設け、かつ、上
記特定のデジタル値を前記下限と上限値を表わす
デジタル値の約中間の値を示すデジタル値とし、
更に該中間の値を示すデジタル値をシヤツター秒
時及び絞り値のうち常用頻度の高い上記設定情報
の下限及び上限値に対して約中間の値を示すシヤ
ツター秒時値及び絞り値に対応させ、上記特定値
が希望設定値と離れている場合でも迅速に希望へ
の設定を行なえると共に両優先の場合でも同一の
特定値を設定出来る様なしたものである。 以下図面によつて本発明を詳細に説明する。第
１図は本発明による電子的撮影情報設定表示方式
の一実施例を示すブロツク回路図である。図はカ
メラにおける撮影情報設定並びに表示用装置をブ
ロツク的に図示したもので、図における各入力並
びに出力端子はデジタル制御式カメラの各部から
の入力信号並びに出力信号の伝達端子を示す。図
において各端子に付されたVcはカメラの電源の
一極を示しており、その他極はアース符号で示し
てある部分に接続されている。Iaは設定値をアッ
プまたはダウンさせる方向を切換えるための回路
の入力端子でスイツチSw１のオンで論理“１”
を伝達路９へ送出し、オフで“０”を送出する。
この９からの入力でデジタル信号形成手段を構成
するアツプ・ダウンカウンター２が“１”の時は
アツプ方向へ、“０”の時はダウン方向へステツ
プカウントされる。端子Ibは前記カウントのクロ
ツパルスを制御するための端子で、スイツチSw
２のオンで伝達路１７へ“０”信号、オフで
“１”信号が送出される。クロツクパルスは７の
クロツクパルス発生装置で発生され、その周期で
設定値その他がステツプ的に変化する。この７で
発生されたクロツクパルスはクロツク入力制御装
置１を介してアツプ・ダウンカウンター２のCP
入力へ印加され線路９からのアツプ・ダウン方向
指示に従つてステツプ的にカウントされる。また
Ibからのクロツク入力制御信号は線路１７を通し
てカウンター制御装置４並びに表示用制御装置５
へも伝達される。端子Icはアツプ・ダウンカンタ
ー２の電源回路を構成し、これに挿入されている
タイマー８の自己保持作用で、装置の電源がオフ
されても一定時間カウンター２への給電が保持さ
れるようになつている。３は露出演算回路を構成
する中央制御装置CPUで受光素子を含む測光装
置よりの輝度情報、端子Idよりの優先指令信号並
びにカウンター２の出力信号１５がそれぞれ入力
され、輝度情報及びカウンター２にて設定された
露出情報の露出演算を行ないその出力としてシヤ
ツター制御、絞り制御部への制御信号並びに図示
の如き各種信号が表示制御装置５へ送出される。
なおId回路のスイツチSw３は優先モード切換ス
イツチでSw３がオンの時はシヤツター優先、オ
フの時は絞り優先モードでカメラが作動する。
CPU３から表示制御装置５へ送られる信号のう
ち線路１０および１１を通るシヤツター桁信号お
よび絞り桁信号は、端子Ieからの信号で制御され
るゲートを介して伝達され、Sw４のオン、オフ
により表示の停止または点滅が行なわれる。なお
演算出力値がカメラの露出他に対する制御限界に
達した事等の各種の警告を表示するための警告信
号（“１”信号）は線路１２により直接表示制御
装置５へ送られ、表示セグメント信号はCPUか
ら直接表示装置６へ送られる。アップ・ダウンカ
ウンンター２の出力１５はCPUへ入力されると
共にカウンター制御回路４へも入力され、また回
路４は前記クロツク入力制御装置１へのクロツク
制御信号１７を印加されて、その出力へカウンタ
ー制御信号を出力しこれがアツプ・ダウンカウン
ター２のパラレルプリセツト可能入力端子へ送ら
れる。また４の出力１６はクロツク入力制御装置
１並びに表示制御装置５へも送られ、これらの制
御動作をオン・オフする。表示制御装置５は図示
の如くクロツクパルス発生器７からのクロツクパ
ルスと前記カウンター制御装置４からの信号１６
並びに線路１７からの信号が入力され、CPUか
らの各種指令１０，１１，および１４によつて各
種の表示のための制御作用を行ない、その出力へ
シヤツター秒時信号１８、絞り信号１９を出力す
る。これらの表示信号は表示装置６へ入力され、
CPUからの表示セグメント指令によつて各種の
情報表示を例えばフアインダー内等に表示する。
なお表示装置は公知のセグメント及びデイジツト
ドライバー並びに７セグメントLEDその他の表
示素子の組合せにより構成されている。 以上本発明による電子的撮影情報設定並びに表
示装置の概要を示す第１図についてその構成並び
に動作の概略を説明したが、つぎに第１図の各ブ
ロツクを構成する装置の実施例について第２図以
下によつて詳細に説明する。なお以下の図面にお
いて第１図と同じ部分は同一符号で示してある。 第２図は第１図におけるクロツク入力制御装置
１の一実施例を示す回路構成図であり、第３図は
第２図の装置のタイミングチヤートの一例を示す
曲線図である。図において、７のクロツクパルス
発生器からのパルスは第３図イに示すような波形
となる。２３は例えばフリツプフロツプの如き回
路で構成される分周器でその出力へは第３図ロの
如き波形の信号が得られる。クロツクはすべてパ
ルスの立下りで同期され、カウンター２１の出力
Q₄がインバーター２７を介してANDゲート２４
へ戻されているので２１は、Q₄を出力すると同
時に、クロツク入力を禁示する。第３図ハはクロ
ツク入力制御装置１の入力を示しスイツチSw２
がオフの時“１”、オンの時“０”となる。また
この信号がカウンター２１のリセツト入力および
ORゲート２５，ANDゲート２６を介してアツ
プ・ダウンカウンター２のCP入力となる。カウ
ンター２１のQ₄出力はANDゲート２２の第２入
力となり、前記クロツクの分周出力とANDされ
てOR２５，AND２６を介してアツプ・ダウンカ
ウンター２のCPへ入力されアツプ・ダウンカウ
ンター２のカウントを１ステツプ変化させる、な
おAND２６の第２入力として第１図に４で示し
たカウンター制御装置からの制御信号が入力さ
れ、カウンター２へのクロツクのオン，オフ制御
が行なわれる。第３図のホはクロツク入力制御用
スイツチSw２のオン時間が長い場合で、この時
はカウンター２１のQ₄出力が“１”（図ヘ）にな
ると第３図トに示すようにただちにアツプ・ダウ
ンカウンター２のカウントが開始される。これに
より設定値の継続操作に際し、第２ステツプ以後
の各ステツプ間の時間が短縮され、操作スイツチ
Sw₂を操作状態（オン）に保持しておけばデジタ
ル信号形成手段としてのカウンターの内容は順次
更新され、この出力としてのデジタル値が順次更
新されることとなる。 第４図は第１図におけるカウンター制御装置４
の一実施例を示す回路構成図である。図において
２のアツプ・ダウンカウンターの出力C₁〜C₅は
線路１５によりCPU３へ入力されると共にカウ
ンター制御装置のORゲート２８，２９へ送られ
る。ORゲート２８，２９の出力は線路９よりの
アツプ・ダウン方向切換信号と共にORゲート３
０，３１へ入力し、ORゲート３０，３１の出力
がANDゲート３３でANDされて３４のORゲート
を介してカウンター制御出力として線路１６へ出
力される。なお線路１７からはクロツク入力制御
用の信号（第３図ハまたはホ）がOR３４へ入力
されている。今アツプ・ダウンカウンター２の出
力が「00000」すなわち設定範囲の上限に達した
とし、線路９からの方向指令がダウンを示す
“０”であるとすると、OR２８の出力は“０”、
OR２９の出力は“１”となる。この時OR３０お
よび３１へ入力される信号は３０では“０”，
“０”，３１では“１”，“１”となりOR３０の出
力は“０”となり、OR３１の出力は“１”とな
るのでAND３３の出力は“０”となり、線路１
７からの信号が“０”となつた時カウンター制御
出力１６は“０”となつて、これがクロツク入力
制御装置１へ送られ、クロツクのアツプ・ダウン
カウンー２への入力が停止される。またカウンタ
ー２の出力が「１，０，０，０，１」すなわち設
定範囲の下限に達した時、線路９からの指令がア
ツプを示す“１”であるとすると、ORゲート２
８の出力は“１”、２９の出力は“０””となり、
上記の場合と同様にしてカウンター制御出力１６
は“０”となつてクロツクが停止されることにな
る。その他の場合は何れもカウンター制御出力は
“１”であり線路９からのアツプまたはダウン指
令によつてクロツクがステツプ的に変化する。

【表】 第１表はアツプダウンカウンター２の出力と
CPUにおけるシヤツター優先または絞り優先の
制御出力の対応を示すもので５ビツトのカウンタ
ーの出力C₅〜C₁の組合せのうち18個を用いて実
際の撮影に必要なシヤツター秒時または絞り値の
ステツプ変化を得ている。 第５図は第１図における表示制御装置５の一実
施例を示す回路構成図である。図示の如く装置は
AND，OR，NANDゲートおよびインバーターに
よつて構成され、クロツクパルス発生器７からは
クロツクパルス、線路１６からはカウンター制御
出力、１７からはクロツク入力制御信号、線路１
０，１１，１２および１４からはCPUからのシ
ヤツター桁、絞り桁、警告および優先設定の各指
令信号がそれぞれ装置５へ入力され、５からの出
力は線路１８および１９によつて表示装置へ伝達
されてシヤツター秒時、絞り値等の表示を行な
う。 図の装置の動作の一例を説明すると、第１図の
CPU３へ入力されるカウンター出力が適正露光
設定範囲にあると１６からの入力は“１”であ
り、またCPUからの警告入力１２は“０”とな
る。今優先設定をシヤツター優先モードとした場
合を考えると線路１４は“１”となり、これら入
力によりANDゲート３０および３１の出力は共
に、“０”となり、ANDゲート３４の出力は
“０”となり、線路１６が“１”であるから
NANDゲート３３の出力は“１”となる。また
NANDゲート３２の出力も“１”となり、AND
ゲート３６の入力はシヤツター桁信号１０以外す
べて“１”となるのでAND３５の出力１８へは
CPUのシヤツター桁信号１０が出力され、これ
が表示装置６へ送られてシヤツター秒時の表示が
行なわれる。同様にして絞り優先モードの場合は
上記と同じようにしてANDゲート４６の入力が
絞り桁信号１１以外すべて“１”となりANDゲ
ート４５の出力１９へはCPUの絞り桁信号１１
が出力される。 つぎにアツプ・ダウンカウンタ２の設定値が、
設定範囲の限界値に達したとき１６は“０”とな
り、OR回路５０の出力がクロツク発生器７の出
力つまりクロツク周期で“０”，“１”に変化する
ので、これに応じて表示制御装置の出力１８，１
９の信号も“０”，“１”を周期的にくり返すた
め、表示装置６による表示が点滅をくり返すこと
になる。以上の如く第５図の表示制御装置におけ
る各入力線路すなわち１７，１２，１６並びに１
４の信号の組合せが種々に変化するとこれらによ
りCPUからのシヤツター桁信号１０または絞り
桁信号が表示制御装置５で種々の形に制御されて
出力１８または１９に生ずることになる。これら
の出力に応じて表示装置６の表示が種々に変化す
る。

【表】

【表】 ×は任意
第２表は上記の如き表示制御装置への各種論理
入力に対応した表示の変化を表示したものであ
る。図において出力１８および１９の列における
数字はシヤツター桁を１０、絞り桁１１で示し、
数字を円でかこんだものは連続点灯、〓印で囲ん
だものは点滅を表わしている。なお「０」は消灯
を示す。 つぎに第２表に示した第５図の表示制御装置の
各種動作のうち２，３の例について説明する。第
２表の第２行、第３行に示したロジツク「0011」
「0010」は、優先設定情報の設定中における情報
表示の制御を示すもので、「0011」はシヤツター
優先で設定中における設定値並びに演算結果が何
れも制御範囲内にある場合である。この場合は第
５図における各入力信号は、１７が“０”，１２
が“０”，１６が“１”，１４が“１”となる。
NAND３３の出力は“１”，NAND３２はクロツ
ク７が“１”を出力していれば“１”を出力す
る。またOR５０の出力も“１”であるからAND
３６はシヤツター桁信号を除く他の入力がすべて
“１”となり信号１０は３６を通る。AND３５も
入力が“１”，“１”となるので信号１０は装置の
出力１８へ送出される。つぎにNAND４３は
“０”を出力し、NAND４２は“１”を出力す
る。これによりAND４６は絞り桁信号を通すが
AND４５がオフされているので信号１１は出力
１９へは表われない。従つてこの場合の表示は１
８からのシヤツター桁信号１０（設定値）のみが
表示され演算結果の絞り桁信号１１は表示されな
いことになる。 つぎに優先設定情報の設定が停止され、この時
の設定値および演算値が何れも制御範囲内にある
場合は、第２表の第１行に示されたロジツク
「101×」となる。×は任意に取り得るから、今シ
ヤツター優先で情報設定された場合を取るとロジ
ツクは「1011」となり、この場合はNAND３３お
よびNAND４３は共に“１”を出力し、またクロ
ツク７からの入力が“１”または“０”であつて
もNAND３２およびNAND４２は共に“１”を出
力する。従つてAND３６，３５およびAND４
６，４５はすべてオン状態となりCPUからのシ
ヤツター桁信号１０（設定値）並びに絞り桁信号
１１（演算値）は共に表示装置へ出力１８および
１９で送られることになり、これらの２つの情報
が表示される。 つぎに第２表の第４行および５行のロジツク
「0001」および「0000」は優先情報の設定中に設
定値が制御範囲を越した場合であり、この場合は
前記第２，第３行のロジツクの１６の入力が
“０”になる。シヤツター桁信号１０並びに絞り
桁信号１１が共に出力１８，１９に生じ、かつク
ロツク７からの入力の“１”の時と“０”の時と
でAND３６および４６がオン，オフ状態をくり
返すことになり、従つて１８，１９による表示は
点滅表示となる。すなわちこの場合は設定値（限
界値）と演算値が共に点滅表示される。 つぎに第２表の第７行，第９行のロジツク
「0111」，「0110」は優先情報の設定中に演算結果
による演算値が制御範囲の限界値を越した場合で
あり、この時はCPUからの警告信号１２が
“１”になる。今シヤツター優先の場合「0111」
を取るとNAND３３，４３は共に“１”を出力す
る。またNAND３２は常に“１”を出力するが
NAND４２はクロツク７の出力が“１”の時は
“０”出力が“０”の時は“１”を出力する。従
つてAND３６，３５を通る設定値（シヤツター
桁信号）は常に出力１８に生じるが、AND４
６，４５を通る演算値（絞り桁信号）はクロツク
７の周期で点滅することになる。 以上の如く第５図の表示制御装置に第２表の如
き各ロジツクを与えることにより表示装置の表示
に示すように種々に変化させることができる。 第６図ａおよびｂは第５図の表示制御装置にお
ける各種動作のうち特定のものに対する論理回路
の構成を例示したもので、この様な構成とする事
により図ａでは表示制御出力として設定値が設定
限界値に達した場合に、その説定限界値並びに演
算値を第２図実施例と異なつて連続点燈により表
示する場合であり、図ｂは設定値がその限界値に
達した時、少なくとも設定値例をセブンセグメン
トの点滅により表示する場合である。第６図ａに
おいては設定値が限界値となつたことを警告する
ライン１６の信号が“０”信号になるので、
NAND３３並びに４３は共に出力が“１”にな
り、CPUからのシヤツター桁入力１０並びに絞
り桁入力１１は何れも出力１８，１９として表示
装置６へ送出される。すなわち入力１０，１１の
うち一方は設定値であり他方は演算値であるか
ら、この回路構成では設定限界値と演算値が共に
出力することになる。第６図ｂは設定値がその限
界値に達した時１６は“０”，１７はインバータ
ー５２を介して“１”となり、この１６の線路に
クロツク信号発生器７からのオン，オフ信号が
ORゲートを介して入力されているので、１４が
“１”つまりシヤツター優先の場合、７の周期で
AND３５′の出力がオン，オフ線路１０からの設
定値が点滅表示され他方１１からの演算値は
ANDゲート４５′でオフされる。 つぎに第７図は第１図におけるカウンター制御
装置の他の実施例を示す回路構成図で、第１図の
４よりの出力２０、すなわちアツプ・ダウンカウ
ンター２のバラレリプリセツト入力可能端子へ信
号を送り得るようにしたものである。図において
はカウンター２が今「１，０，０，０，１」の設
定限界値に達している状態であるとすると、線路
９がアツプカウント指令“１”であると次の状態
では「１，０，０，１，０」でありNANDゲート
６２の出力は“０”となり、OR６４の出力も
“０”となる。これに線路１７からのクロツク入
力制御信号が“０”であるからNOR６６の出力
が“１”となつてこれがカウンター２のリセツト
端子に送られ、カウンターはすべてリセツトされ
る。 上記とは反対にカウンターが今、「０，０，
０，０，０」の設定限界値の状態であるとすると
９からダウン指令“０”が入力され、この状態で
カウンターが１パルスダウンカウントすることに
よりNOR６５の出力は“１”となり、これがカ
ウンター２のパラレルプリセツト入力可能端子へ
入力してカウンター２はプリセツト入力P₁〜P₅の
値「１，０，０，０，１」が入力される。 第８図は本発明による撮影情報設定表示方式の
他の実施例を示すブロツク回路図で、第１図と同
じ部分は同一符号で示してあり、また各入力回路
のスイツチ類は省略してある。図の実施例におい
ては第１図と異なる点はCPU３からの演算値が
制御範囲を越えたときの警告信号１２がインバー
ター７１およびANDゲート７２を介して表示制
御装置５およびクロツク入力制御装置１へ伝達さ
れていることである。図の如き回路配置によると
演算値が制御範囲をはずれたことの警告１２は設
定値が、限界値範囲に到達したときの信号１６と
全く等価なものとみなすことができる。すなわち
演算値が制御範囲外を警告する場合はCPU３の
警告出力１２は“１”であり、これがインバータ
ー７１を介してANDゲート７２へ“０”を入力
し、AND７２の出力は“０”となりこれが表示
制御装置５へ入力して警告表示を行なう。その他
の回路の動作について第１図並びに第２図以下の
詳細図で詳細に説明したので、ここでは省略す
る。なお第８図における表示制御装置として第６
図ａの回路を用いれば優先設定値と演算値とが同
時に表示され、第６図ｂ回路で演算値の制御範囲
外表示を設定値並びに演算値、両者の点滅表示よ
り行なうことができる。この場合クロツク入力制
御信号１７は常に“１”にしておく必要があり、
NAND回路３０′，４０′の出力は“１”であるか
ら１６′が“０”になることにより、クロツク信
号７の周期により１０、及び１１の信号は、１
８，１９にそれぞれ、点滅信号として出力され
る。 つぎに第９図は第１図示の情報設定システムに
適用する本発明に係るプリセツト装置の一実施例
を示すブロツク回路図である。この回路ではアツ
プ・ダウンカウンター２のプリセツト入力P₅〜P₁
が「０，０，１，０，０」の状態にセツトされて
いる。すなわち本回路の状態で装置の電源を投入
すると電源スイツチに連動し信号形成手段を構成
する単安定マルチバイブレーターからの信号がカ
ウンター２のパラレルプリセツト入力可能端子に
伝わり、上記の論理値「０，０，１，０，０”に
自動的にカウンターがプリセツトされることにな
る。すなわちシヤツター優先の場合はこのプリセ
ツト値「０，０，１，０，０」は1/125秒であ
り、絞り優先の場合はＦ１１であるから、第９図
の回路によると装置の電源投入時には、常用頻度
の高いシヤツター速度または絞り値がカウンター
２へプリセツトされるようすることができる。 尚、実施例ではシヤツター秒時として1/125秒
を絞り値としてＦ１１をプリセツトしているが、
該プリセツト値としては例えばシヤツター秒時と
して1/250〜1/60秒程度の秒時やF11〜F2.8程度
の絞り値等の常用頻度が高い露出情報の中間値が
採用される。 又、単安定マルチバイブレーターは電源投入信
号形成手段を構成し、カウンターのプリセツト入
力P₁〜P₅とインバーター並びにアースとの接続構
成にてプリセツト情報回路が構成され、これらの
投入信号形成手段及び情報回路からプリセツト回
路が構成される。 第１０図は本発明による撮影情報設定表示方式
を用いてカメラの一実施例の外観を示す斜視図
で、図示の如く第１図における各操作スイツチ
Sw１乃至Sw４はカメラ本体の上面および前面に
配置され、撮影動作に最適の配置を行なうことが
望ましい。 第１１図および第１２図は本発明の方式におけ
るカメラ本体に設けられた操作ボタン（またはレ
バー）と本体内部の各スイツチとの構成の一実施
例を示す斜視図である。図において、１０１は情
報設定用の操作ボタンであり、１０２のスイツチ
基板に不図示の機構で回動可能に支持されてい
る。Sw１およびSw２は第１図に示したアツプ・
ダウン方向指令スイツチおよびクロツク入力制御
用スイツチであり、ボタン１０１の右または左突
起を押し込むことにより設定情報のアツプまたは
ダウンステツプ動作が行なわれる。１０３は表示
制御用のスイツチSw４を操作する押ボタンであ
る。第１２図の配置ではこの表示制御用スイツチ
Sw４がボタン１０３の操作による方法と、設定
用ボタン１０１による方法の何れからでも作動し
得るようにしたもので、ボタン１０１の第１スト
ロークで表示用スイツチSw４をオンし、また１
０１の第２ストロークでSw１，Sw２をオンする
ように構成されている。 尚、実施例におけるカメラの電源は不図示の電
源スイツチにて投入しているか、該電源スイツチ
としては第１１及び第１２図に示されるスイツチ
SW₂に連動するスイツチを設けてもよいし、更に
レリーズボタンの第１ストロークに連動するスイ
ツチに設けてもよいことはもちろんである。又、
デジタル信号形成手段としてはカウンターを示し
たが、カウンターの代わりにレジスターを設けて
も良い。 以上の如く本発明においては、操作部材の操作
によつてデジタル信号形成手段にてデジタル信号
を形成し、上記操作部材が操作されている間上記
デジタル値を順次更新して従来のダイヤル等を用
いずに露出情報をデジタル値として設定すると共
にカメラの電源投入動作によつて上記設定初期値
として中間露出値等の使用頻度の高い値に自動的
にプリセツトしたものであるため、情報設定を迅
速に行なうことが出来るものである。

【図面の簡単な説明】

第１図は本発明による撮影情報設定装置が適用
されるカメラシステムの一実施例を示すブロツク
回路図、第２図は第１図におけるクロツク入力制
御装置の一実施例を示す回路構成図、第３図は第
２図の回路のタイミングチヤートの一例を示す曲
線図、第４図は第１図におけるカウンター制御装
置の一実施例を示す回路構成図、第５図は第１図
における表示制御装置の一実施例を示す回路構成
図、第６図は第５図の表示制御装置のうち特定の
動作に対する論理回路の構成図、第７図はカウン
ター制御装置の他の実施例を示す回路構成図、第
８図は本発明が適用されるカメラシステムの他の
実施例を示すブロツク回路図、第９図は本発明に
係る情報設定装置の実施例を示す回路図、第１０
図は本発明が適用されるカメラの外観を示す斜視
図、第１１図、第１２図はカメラの外面に設けた
操作ボタンと各切換スイツチの構成の実施例を示
す斜視図である。 １……クロツク入力制御装置、２……アツプ・
ダウンカウンター、３……中央制御装置
（CPU）、４……カウンター制御装置、５……表
示制御装置、６……表示装置、７……クロツク信
号発生器、８……自己保持用タイマー。

Claims (1)

【特許請求の範囲】
1. １ シヤツター優先及び絞り優先の際の情報設定
   に際して操作される操作スイツチと、該スイツチ
   の操作信号に応答して設定情報の下限値を表わす
   デジタル値と上限値を表わすデジタル値との間で
   デジタル値の形成及び更新動作を行なうデジタル
   形成回路と、シヤツター優先に際して前記形成回
   路にて形成されたデジタル値をプリセット秒時値
   として輝度情報と共に演算し絞り値を算出し、又
   絞り優先に際して前記形成回路にて形成されたデ
   ジタル値をプリセツト絞り値として輝度情報と共
   に演算しシヤツター秒時値を算出する演算回路
   と、電源投入に応答して前記形成回路に特定のデ
   ジタル値をプリセツトするプリセツト回路とを設
   け、かつ、上記特定のデジタル値を前記下限と上
   限値を表わすデジタル値の約中間の値を示すデジ
   タル値とし、更に該中間の値を示すデジタル値を
   上記設定情報の下限及び上限値に対して約中間の
   値を示す常用頻度の高いシヤツター秒時値及び絞
   り値に対応させたことを特徴とする両優先演算回
   路のための情報設定装置。