JPS6139766B2 - - Google Patents
Info
- Publication number
- JPS6139766B2 JPS6139766B2 JP55134614A JP13461480A JPS6139766B2 JP S6139766 B2 JPS6139766 B2 JP S6139766B2 JP 55134614 A JP55134614 A JP 55134614A JP 13461480 A JP13461480 A JP 13461480A JP S6139766 B2 JPS6139766 B2 JP S6139766B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- current
- transistor
- output
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅器に関し、特にバランスド・トラ
ンスフオーマーレス（以下BTLと称す）増幅器
に関する。
ンスフオーマーレス（以下BTLと称す）増幅器
に関する。
BTL増幅器は２台のSEPP（シングルエンデツ
ドプツシユプル）型のアンプを、電源に対しては
並列にまた負荷に対しては直列になるように接続
構成して、比較的低い電圧で高出力を得るように
したものである。第１図はかゝるBTL増幅器の
概略回路図を示し、１は初段の差動アンプであ
り、差動トランジスタQ20，Q21，エミツタ抵抗
ＲE1，ＲE2，コレクタ抵抗ＲC1，ＲC2及び電流源
I0から成る。両トランジスタQ20，Q21の各ベース
は直接又は抵抗ＲBを介して基準電位点に接続さ
れており、入力信号INがコンデンサC1を介して
トランジスタQ21のベース入力となつている。
ドプツシユプル）型のアンプを、電源に対しては
並列にまた負荷に対しては直列になるように接続
構成して、比較的低い電圧で高出力を得るように
したものである。第１図はかゝるBTL増幅器の
概略回路図を示し、１は初段の差動アンプであ
り、差動トランジスタQ20，Q21，エミツタ抵抗
ＲE1，ＲE2，コレクタ抵抗ＲC1，ＲC2及び電流源
I0から成る。両トランジスタQ20，Q21の各ベース
は直接又は抵抗ＲBを介して基準電位点に接続さ
れており、入力信号INがコンデンサC1を介して
トランジスタQ21のベース入力となつている。
差動アンプ１の互いに逆相関係にある差動出力
が夫々一対の出力アンプ２及び３に印加されて電
力増幅され、両アンプ２及び３の出力OUT１及
びOUT２が共通の負荷RLを介して直列接続され
てなるものであり、出力アンプ２及び３には夫々
負帰還部２ａ及び３ａが設けられて諸特性の改善
がなされるようになつている。
が夫々一対の出力アンプ２及び３に印加されて電
力増幅され、両アンプ２及び３の出力OUT１及
びOUT２が共通の負荷RLを介して直列接続され
てなるものであり、出力アンプ２及び３には夫々
負帰還部２ａ及び３ａが設けられて諸特性の改善
がなされるようになつている。
しかしながら、初段の位相反転用の差動アンプ
１は各出力アンプ２及び３の負帰還ループ外にあ
つて、歪やＳ／Ｎの点で問題が生じている。
１は各出力アンプ２及び３の負帰還ループ外にあ
つて、歪やＳ／Ｎの点で問題が生じている。
従つて、本発明は歪やＳ／Ｎを改善したBTL
増幅器を提供することを目的としている。
増幅器を提供することを目的としている。
本発明によるBTL増幅器は、差動アンプの互
いに逆相の出力により夫々駆動される一対の出力
アンプの各出力を夫々に初段の差動アンプを構成
するトランジスタのエミツタ接続点へ入力して負
帰還を施すようにしたことを特徴としている。
いに逆相の出力により夫々駆動される一対の出力
アンプの各出力を夫々に初段の差動アンプを構成
するトランジスタのエミツタ接続点へ入力して負
帰還を施すようにしたことを特徴としている。
以下に本発明を図面により説明する。
第２図は本発明の実施例回路を示す図であり、
第１図と同等部分は同一符号により示されてい
る。初段の差動アンプ１はPNPトランジスタ
Q1，Q2及びQ3，Q4を夫々ダーリントン接続して
構成し、トランジスタQ2，Q3の各エミツタをエ
ミツタ抵抗R1及びR3を介して共通接続し、この
共通接続点と接地点(E)との間にトランジスタQ5
及びQ6より成るカレントミラー回路４を設けて
なるものである。ダイオード構成のトランジスタ
Q6のコレクタは３個の直列接続ダイオードＤ及
び抵抗R5を介して正電源Vccに接続されている。
そしてトランジスタQ1のベースに入力信号INが
印加される。尚、トランジスタQ4，Q1のベース
は直接及び抵抗ＲBを介して接地されている。
第１図と同等部分は同一符号により示されてい
る。初段の差動アンプ１はPNPトランジスタ
Q1，Q2及びQ3，Q4を夫々ダーリントン接続して
構成し、トランジスタQ2，Q3の各エミツタをエ
ミツタ抵抗R1及びR3を介して共通接続し、この
共通接続点と接地点(E)との間にトランジスタQ5
及びQ6より成るカレントミラー回路４を設けて
なるものである。ダイオード構成のトランジスタ
Q6のコレクタは３個の直列接続ダイオードＤ及
び抵抗R5を介して正電源Vccに接続されている。
そしてトランジスタQ1のベースに入力信号INが
印加される。尚、トランジスタQ4，Q1のベース
は直接及び抵抗ＲBを介して接地されている。
この差動アンプ１のコレクタ負荷ＲC1及びＲC2
の両端電圧が一対の出力アンプ２及び３へ印加さ
れる。これら出力アンプはベースに入力が印加さ
れたドライブトランジスタQ8，Q11と、これらド
ライブトランジスタのコレクタ出力によりプツシ
ユプル駆動される互いにコンプリメンタリなトラ
ンジスタQ9，Q10及びQ12，Q13とを含み、トラン
ジスタQ9，Q10のエミツタ共通出力OUT１とトラ
ンジスタQ12，Q13のエミツタ共通出力OUT２と
が負荷RLを介して直列接続されている。尚、ダ
イオードD1，D2及びD3，D4は出力トランジスタ
Q9，Q10及びQ12，Q13のバイアス回路であり、電
流源I01，I02により夫々動作電流が供給されてい
る。
の両端電圧が一対の出力アンプ２及び３へ印加さ
れる。これら出力アンプはベースに入力が印加さ
れたドライブトランジスタQ8，Q11と、これらド
ライブトランジスタのコレクタ出力によりプツシ
ユプル駆動される互いにコンプリメンタリなトラ
ンジスタQ9，Q10及びQ12，Q13とを含み、トラン
ジスタQ9，Q10のエミツタ共通出力OUT１とトラ
ンジスタQ12，Q13のエミツタ共通出力OUT２と
が負荷RLを介して直列接続されている。尚、ダ
イオードD1，D2及びD3，D4は出力トランジスタ
Q9，Q10及びQ12，Q13のバイアス回路であり、電
流源I01，I02により夫々動作電流が供給されてい
る。
更に、出力アンプ２及び３の各出力OUT１，
OUT２が差動アンプ１のトランジスタQ3，Q2の
各エミツタへ帰還抵抗R4及びR2を夫々介して印
加されて負帰還が施されている。
OUT２が差動アンプ１のトランジスタQ3，Q2の
各エミツタへ帰還抵抗R4及びR2を夫々介して印
加されて負帰還が施されている。
かゝる構成において、出力アンプ２の利得を考
えるに、帰還抵抗R4がトランジスタQ3のエミツ
タに接続されているから、当該利得はR4／（R1
＋R3）となり、また他方の出力アンプ３の利得
は、帰還抵抗R2がトランジスタQ2のエミツタに
接続されているから１＋R2／（R1＋R3）となる。
こゝで、R2≫R1＋R3，R4≫R1＋R3であつてR2＝
R4に選定されていれば、両アンプの利得は共に
等しくなつて、出力OUT１及びOUT２において
は位相が逆で同一レベルの信号が得られることに
なる。この様に負帰還ループが初段差動アンプ１
まで含むことになつて歪やＳ／Ｎの改善が可能と
なる。
えるに、帰還抵抗R4がトランジスタQ3のエミツ
タに接続されているから、当該利得はR4／（R1
＋R3）となり、また他方の出力アンプ３の利得
は、帰還抵抗R2がトランジスタQ2のエミツタに
接続されているから１＋R2／（R1＋R3）となる。
こゝで、R2≫R1＋R3，R4≫R1＋R3であつてR2＝
R4に選定されていれば、両アンプの利得は共に
等しくなつて、出力OUT１及びOUT２において
は位相が逆で同一レベルの信号が得られることに
なる。この様に負帰還ループが初段差動アンプ１
まで含むことになつて歪やＳ／Ｎの改善が可能と
なる。
次にDCアンプ構成とする場合のバイアスにつ
いて考察する。トランジスタQ3及及びQ2のエミ
ツタ電圧の定常値は2VBEであり（ＶBEは各トラ
ンジスタのベース・エミツタ間電圧である）、出
力OUT１，OUT２は１／２Vccである。よつて、帰還 抵抗R2，R4の電圧降下は、１／２Vcc−2VBEであるか ら、負帰還電流ＩNFは、 となる。こゝで、簡単のために、トランジスタ
Q2，Q3のエミツタ電流を(1)式の帰還電流に比し
極めて小に設定しておき、エミツタ電流を無視す
ることにすると、(1)式のＩNFはすべてカレントミ
ラー回路４のトランジスタQ5に流入することに
なる。よつてトランジスタQ5のコレクタ電流は
2INFとなるから、トランジスタQ6に2INFを流すこ
とにより、出力OUT１，OUT２の電位は共に１／２ Vccの中点電位に保たれることになる。
いて考察する。トランジスタQ3及及びQ2のエミ
ツタ電圧の定常値は2VBEであり（ＶBEは各トラ
ンジスタのベース・エミツタ間電圧である）、出
力OUT１，OUT２は１／２Vccである。よつて、帰還 抵抗R2，R4の電圧降下は、１／２Vcc−2VBEであるか ら、負帰還電流ＩNFは、 となる。こゝで、簡単のために、トランジスタ
Q2，Q3のエミツタ電流を(1)式の帰還電流に比し
極めて小に設定しておき、エミツタ電流を無視す
ることにすると、(1)式のＩNFはすべてカレントミ
ラー回路４のトランジスタQ5に流入することに
なる。よつてトランジスタQ5のコレクタ電流は
2INFとなるから、トランジスタQ6に2INFを流すこ
とにより、出力OUT１，OUT２の電位は共に１／２ Vccの中点電位に保たれることになる。
かゝる状態は、電源Vccが変動しても常に維持
される必要があり、そのためにはカレントミラー
回路４の電流ＩR5が常に2INFに比例する関係にあ
る必要がある。そこで、図の如くダイオードＤを
直列に設けて、 ＩR5＝（Vcc−4VBE）／R5 ……(2) としている。従つて、(2)式は ＩR5∝２（１／２Vcc−2VBE）＝2INF ……(3) となつて、常に、カレントミラー電流は2INFに比
例し得ることになる。よつて、入力端子IN及び
OUT１〜OUT２間は定常時に常にOVとなつて
１電源方式のアンプにもかゝわらずDCアンプと
することが可能となる。
される必要があり、そのためにはカレントミラー
回路４の電流ＩR5が常に2INFに比例する関係にあ
る必要がある。そこで、図の如くダイオードＤを
直列に設けて、 ＩR5＝（Vcc−4VBE）／R5 ……(2) としている。従つて、(2)式は ＩR5∝２（１／２Vcc−2VBE）＝2INF ……(3) となつて、常に、カレントミラー電流は2INFに比
例し得ることになる。よつて、入力端子IN及び
OUT１〜OUT２間は定常時に常にOVとなつて
１電源方式のアンプにもかゝわらずDCアンプと
することが可能となる。
叙上の如く、負帰還ループ内に初段アンプを含
むようにしたので信号歪やＳ／Ｎが改善され良好
なBTLアンプとなる。また、第２図の回路とす
ることにより１電源方式のDCアンプが得られ
る。
むようにしたので信号歪やＳ／Ｎが改善され良好
なBTLアンプとなる。また、第２図の回路とす
ることにより１電源方式のDCアンプが得られ
る。
第１図は従来のBTLアンプの回路図、第２図
は本発明の一実施例回路図である。 主要部分の符号の説明、１……差動アンプ、
２，３……出力アンプ、R2，R4……負帰還抵
抗。
は本発明の一実施例回路図である。 主要部分の符号の説明、１……差動アンプ、
２，３……出力アンプ、R2，R4……負帰還抵
抗。
Claims (1)
- 【特許請求の範囲】 １ 互いに直列接続された第１及び第２インピー
ダンスからなる直列回路を介してエミツタ同士が
接続された第１及び第２トランジスタによつて構
成される差動アンプと、前記第１トランジスタの
コレクタ電圧を入力とする第１プツシユプルアン
プと、前記第２トランジスタのコレクタ電圧を入
力とする第２プツシユプルアンプと、前記第１及
び第２プツシユプルアンプ各々の出力が供給され
る負荷回路と、前記第１及び第２プツシユプルア
ンプの各出力をそれぞれ前記第１及び第２トラン
ジスタの各エミツタに帰還する負帰還回路とを有
するバランスド・トランスフオーマーレス増幅器
であつて、前記第１インピーダンスと前記第２イ
ンピーダンスとの接続点から所定電流を吸入する
電流源を備えたことを特徴とするバランスド・ト
ランスフオーマーレス増幅器。 ２ 前記電流源は電源電圧に対応する電流が一方
の電流路を流れ、前記所定電流が他方の電流路を
流れる電流ミラー回路であることを特徴とする特
許請求の範囲第１項記載のバランスド・トランス
フオーマーレス増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55134614A JPS5760712A (en) | 1980-09-26 | 1980-09-26 | Btl amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55134614A JPS5760712A (en) | 1980-09-26 | 1980-09-26 | Btl amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5760712A JPS5760712A (en) | 1982-04-12 |
| JPS6139766B2 true JPS6139766B2 (ja) | 1986-09-05 |
Family
ID=15132505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55134614A Granted JPS5760712A (en) | 1980-09-26 | 1980-09-26 | Btl amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5760712A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104753482A (zh) * | 2015-04-06 | 2015-07-01 | 王文平 | 串联反馈平衡高保真音频放大电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757621U (ja) * | 1980-09-19 | 1982-04-05 |
-
1980
- 1980-09-26 JP JP55134614A patent/JPS5760712A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5760712A (en) | 1982-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4540951A (en) | Amplifier circuit | |
| KR20010015904A (ko) | 안정화 수단을 구비한 증폭기 | |
| JPS613511A (ja) | 差動増幅器回路 | |
| JPS6212692B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| US3946325A (en) | Transistor amplifier | |
| US5162751A (en) | Amplifier arrangement | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPH0752815B2 (ja) | プツシユプル増幅器 | |
| JPS6139766B2 (ja) | ||
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPS6212693B2 (ja) | ||
| JPH08222968A (ja) | 増幅器 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| US4746877A (en) | Direct-coupled wideband amplifier | |
| KR830001978B1 (ko) | 전력 증폭회로 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP3116595B2 (ja) | 演算増幅回路 | |
| JPS6223133Y2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 | |
| KR830001980B1 (ko) | 전력 증폭 회로 | |
| KR830001934B1 (ko) | 푸쉬풀(push-pull)형 증폭회로 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH0294805A (ja) | 差動増幅器 | |
| JPS6217887B2 (ja) |