JPS6140952B2

JPS6140952B2 -

Info

Publication number: JPS6140952B2
Application number: JP16443678A
Authority: JP
Inventors: Andoryuu Ozuwarudo Robaato; Aaru Kiretsuto Chaaruzu
Original assignee: Individual
Current assignee: Individual
Priority date: 1978-12-26
Filing date: 1978-12-26
Publication date: 1986-09-11
Also published as: JPS5587983A

Description

【発明の詳細な説明】本発明は、連続したステーシヨンの周囲の一群
の近接した実在物を記録し、そして「計時片
（Timingsplit）」情報を発生するように各ステー
シヨンでの各実在物のタイムを記録するための高
解像度計時記録装置に関する。この装置は、レー
ス場例えばレース・トラツクで馬がフアーロン棒
を通過しそしてそれらの馬のタイムが各フアーロ
ン棒で実質上瞬間的に記録されるレース場での使
用が好ましい。

馬の如き個々の競争物に個々の送信器を運ば
せ、この送信器が別々の検出器と通信することは
周知である。例えば、従来埋設ループがレース・
トラツクに設けられていた。これらの埋設ループ
は、これらのループ上を馬の如き競争物に装着さ
れた送信器が通過することを感知する。識別回路
により、各ステーシヨンでの各競争物の通過が感
知される。「レース・コール・システム」と題す
る1974年３月５日に特許された米国特許第
3795907号を参照されたい。従来、このような計
時カウンタは通過されたステーシヨンでの別々の
タイムに関するものではなかつた。それらは単に
通過の順番あるいはコール（Call）に関するもの
であつた。速く通過する競争馬の場合、このよう
な表示器はそれらの馬の通過の順序を表示した。

これらの通過する動物間の空間的な分離を表示
するための設備が設けられた。例えば、上述の米
国特許第3795907号を参照すると、一つの計時カ
ウンタは競争馬の平均速度におおよそ等しかつ
た。連続的な記録間の間隔をカウントすることに
より、競争馬の間の通過する空間的間隔への近似
が補間される。

レース・コースの如き通路に沿つている分離し
たステーシヨンでの各競争物の正確なタイムを知
ることは、非常に有益な情報となる。この情報は
「計時片」として参照される。例えば、計時片情
報は競馬のハンデイキヤツプを付ける係の人（ハ
ンデイキヤツパ）には非常に役に立つ。競馬ハン
デイキヤツパは、レースが一群となつてフイニイ
ツシユするようにハンデイキヤツプを付けるた
め、動物の変化する競争速度を正確に知ることが
必要である。ある動物はスタートが遅くフイニイ
ツシユが速いが他の動物はスタートが速くフイニ
イツシユが遅いことを知ることは、競争ハンデイ
キヤツパにとつては不可欠である。

付け加えれば、これと同じ情報は馬主、調教師
及び騎手にとつても同じく役に立つ。レース・コ
ースでのその動物に特有な速度変化を利用するた
めに、レース・コースの既知の部分でその動物を
駆りたてることができれば最善の結果をもたら
す。この不可欠なタイム情報を形成する計時され
た明細を記録することは非常に有用である。

1976年３月23日に特許された米国特許第
3946312号において、このような計時用の装置及
び方法が公開されている。この装置では、アンテ
ナ・ループはレース・トラツクの回りの所定の位
置に配置された。複数の実在物あるいは競争者が
フアーロン棒に取り付けられるのが好ましいルー
プ上を連続して通過し、同時に各競争者用に分離
した周波数の低無線周波数を送信するように配置
された送信器を運ぶとき、分離した断片タイムが
発生した。この関係する特許において、単一のタ
イマーが一連のカウンタに逐次接続される。公開
したラツチ装置によりこのカウンタは順次停止す
る。一つのカウンタは通過される各ステーシヨン
に対して停止する。このように発生される断片タ
イムは各カウンタに現われる。

競馬の如き複数の実在物の各々用のスタート地
点からレース・トラツクの如き移動路に沿つたフ
アーロン棒の如き一連の隔置されたステーシヨン
へ達するまでの経過タイムを表示するための装置
を公開する。好ましくはその実在物の各々は、各
実在物により運ばれる無線周波数送信器、例えば
馬の額に装着された送信器を含む。各送信器は、
その実在物に分離された無線周波数信号を発す
る。トラツクに埋設されたループの如き無線周波
数受信手段は、それらのステーシヨンの夫々に配
置され、そして各実在物が各ステーシヨンの受信
領域内を通過するとき各実在物上の各送信器から
の信号の間隔を受信する。この受信手段は検出器
手段と連絡し、この検出器手段は、各分離無線周
波数を識別して検出しそして残りの分離無線周波
数を遮断するように適合される。検出器手段は、
二つの機能を有する出力信号を発生する。第１
に、一つの標識付け信号がステーシヨンを通過す
る実在物を識別するために発生される。第２に、
クロツク駆動計時カウンタはラツチで記録された
その瞬間のカウントを有する。付勢回路は、標識
付け情報をその凍結クロツク・カウントに接続
し、そして逐次その標識付け情報をランダム・ア
クセス・メモリに移送する。本発明の装置及び方
法の最終的な生成物は、各実在物が移動路を回つ
て進むとき各ステーシヨンで記録された通過のそ
の識別とタイムとを有することである。従来の情
報のリコール（recall）及びプリント・アウト技
術により競馬の如き競争物の計時片を得るための
装置が得られる。

本発明の目的は、馬場に沿つたフアーロン棒を
通過する競争馬の如く所定の通路の各ステーシヨ
ンを通過する各実在物の一群の標識付けされたタ
イムをランダム・アクセス・メモリにロードする
ことである。本発明のこの見地に従つて主クロツ
クはその出力を一群の直列に接続されたタイム10
進カウンタへ送る。適切な蓄積ラツチに並列接続
されたこれらのカウンタは、それらのカウントを
蓄積ラツチでの信号に凍結させることができる。
各分離実在物からの別々の信号は、各実在物が記
録ステーシヨンを通過するとき発生される。これ
らの発生した信号は、標識付けされた識別物を与
え、そしてそれと同時に並列に接続されたラツチ
にタイム情報を記録させて蓄積させる。この記録
され蓄積されたタイム情報は次に制御中央処理ユ
ニツトにより読出され、このユニツトは更にその
記録されたタイム情報をランダム・アクセス・メ
モリへ移送する。ランダム・アクセス・メモリ
は、その後の検索のためにこの標識とタイム情報
を逐次記録する。

この公開した装置の利点は、財産的なレース・
データが発生されることである。その上、この装
置は、本当の外部の事件以外の計時情報ではロー
ドされない。この装置に偽の情報を配置すること
は事実上除かれる。

本発明の他の利点は、各グループが一つの競争
物に相当する複数のグループの直列に接続された
カウントが必要でないことである。むしろ分離し
たマイクロ秒間隔でランダムに読出される単一の
カウンタが必要なだけである。

本発明の別の利点は、計時片が各競争物に対し
て発生されることである。レース・トラツクでの
競馬の場合、視覚的な計時よりもより精度の高い
断片タイムを決定することが可能である。現在の
競馬の速さと密度では、貴重な計時片情報は、公
開した本装置により得ることができ、レース・ト
ラツクの多くの地点に沿つて隔置された人間タイ
マーでは得ることができない。

本発明の他の利点は、本装置の最終的な結果が
ランダム・アクセス・メモリに都合よくロードさ
れる。このランダム・アクセス・メモリは、多く
の所望の形式でこの情報を放出するようにプログ
ラムに基づいて読出される。例えば、ランダム・
アクセス・メモリは、夫々の馬のみに対してトラ
ツクに沿つて隔置された連続するステーシヨンの
通過のその馬のタイムを放出する。ランダム・ア
クセス・メモリの読出しの他の例として、このメ
モリは複数の馬が通過するときの順番或いはコー
ルだけでなくそれらの馬の通過の分離したタイム
をどのステーシヨンにおいても決定することがで
きる。従つて、改善したハンデイキヤツプ付けが
できる。馬主、調教師及び騎手は、利点を生かす
ためにそれらの動物の特有のレース・パターンを
日常知りそして用いることができる。

本発明の他の利点は、ランダム・アクセス・メ
モリにレース情報をロードするための好ましい形
式を公開することである。本発明のこの見地に従
つて、連続的に延びている直列のタイム10進カウ
ンタは、夫々の蓄積ラツチと並列に接続されてい
る。これらのラツチの各々は更に標識付け回路へ
接続される。所望の最も密接した計時間隔にまで
各蓄積ラツチから標識付け回路を介してランダ
ム・アクセス・メモリへ逐次移送する手段によ
り、ランダム・アクセス・メモリは正確な計時情
報がロードされる。例えば、レース・トラツク計
時において一般には1/5秒が用いられているが、
本装置では1/100秒で動作することができる。

本発明の他の目的は、本装置が各実在物に関す
るタイム・データ及びリスト・データの受信及び
対照が可能であることである。例えば、競馬の場
合馬主、調教師、騎手及び他の情報は都合よくリ
ストされそして読出される。この結果は、１レー
スの完全な経過を提供する従来のテレタイプ出力
を使用する本装置からテレタイプ出力され得る。

競争者に取付ける送信器は、カード１８を取巻
き、このカード１８上には電池１９と適当な電気
素子とが送信器用のインダクタンスと放射素子と
を提供する印刷螺旋ループ２２と接続して取付け
られる。カード１８は、馬２８の如き競争者の目
の間の額２５の袋２３内に備え付けられる。この
袋の外面には特定の馬あるいは他の競争者用の特
定識別番号である１，２，３等の如き数字がつけ
られる。このように袋２３は、送信カード１８用
の保持袋だけでなく視覚的な競争者識別物をも提
供する。第６図及び第７図に示された電気回路素
子２１は、高周波発振器３５に方形波出力を与え
るように電気的なスイツチあるいはゲート３２を
活性化する1KHz自走マルチバイブレータ３１を
含み、この高周波発振器３５ではLC回路３８が
その発振器回路内で結合されている。マルチバイ
ブレータ３１は、一組のトランジスタ４０を、
1KHzあるいは可聴範囲内では他の予め選択した
周波数でマルチバイブレータを自走させるために
選ばれた適当な抵抗４１及びキヤパシタ４２と結
合させる通常の設計のものである。マルチバイブ
レータ３１からの出力は、発振器をターン・オフ
させそしてスイツチ３２の周波数速度（1KHz）
でターン・オフさせるため、高周波発振器３５の
トランジスタ４９のベースへダイオード４６及び
キヤパシタ４７を介して方形波出力を与えるよう
にスイツチ３２のトランジスタ４５のベースに加
えられる。

この発振器は、ループ２２のインダクタンス及
び発振器用のタンク回路を形成するキヤパシタ５
１によつて定められた周波数で発振するように規
定される。上述のループ２２は、カード１８上に
印刷され、かつ全てのカードに対して理想的には
一定の予め定められたインダクタンスと形状を有
し、従つて実際上周波数決定制御素子はキヤパシ
タ５１である。このように各競争者用のカードは
キヤパシタ５１用の選択された値を有するので、
高周波発振器３５の周波数出力は周波数によつて
各競争者を識別するために各カード用の別々の異
なつた周波数をもつ。カード１８上の送信器から
の出力は特定の競争者を示すことがわかる。

このシステムは、低いRF周波数範囲即ち約
10KHzである送信器周波数間の間隔を有する
350KHz以下の範囲内では最も十分であることが
わかつたが、10KHzより狭いあるいは広い間隔
も本発明の構造内で使用可能である。例えば、競
争者間の良好な識別及び区別は5KHzの間隔ある
いは分離で得られることがわかつた。ループ５４
内部導線に一端が接続された外部シールドを有す
るケーブルを構成し、そしてその他端で外部シー
ルドは、共通の同軸配線に内部導線を接続するた
めにスイツチ５９へ接続されているその内部導線
と伴に接地される。

このループ・システムは、このループ上を通過
するときこのシステムに誘起される電圧と電流と
の間に90゜の位相関係を示す閉回路非同調トラン
スとして働く。スイツチ５９は適当なスイツチン
グ（図示せず）によつて活性化されるリレーであ
り、そしてその次に第１図の５４Ａ，５４Ｂ，５
４Ｃ，５４Ｄ及びそれに続くもので示されたアン
テナ・ループの選ばれた一つは活性化回路に含ま
れるかあるいはその回路から除かれる。

同軸ループは、レース・トラツクの表面６８の
すぐ下の地下に備えられるので、レース中の競争
者から完全に隠されかつこれらの競争者の障害と
はならない。また、感知ステーシヨンの上方ある
いは周囲にループを備えることは本装置の実用の
範囲内にあるが、美的及び実用的な面から地下に
備えることには明らかに利点がある。

ループは、トラツクの有効な部分の全幅を横断
すべきである。出口長６９と戻り部分７０とはほ
ぼ一歩離れて丁度よい具合に隔置される。上述の
如く、送信器カード１８は競争者の額２５に取付
けられる。この位置ではコイル２２の放射面は、
インダクタンス２２からループ５４の足へ放射伝
達をするため最も適切な角度に方向合せされるよ
うに配置される。最も効率よく伝達するためにこ
の角度にカードを設置することは最適であるが、
例えば馬の耳あるいは側頭部に装着すればこの装
置はいく分低い効率で動作する。

第４図に示す如く地下ループ５４は、楕円形で
図示されている。同軸ケーブル６２に発生される
信号はグラフ線７３により示され、この線７３で
は送信器カード１８がループ５４の真上の垂直空
間に入ると実質的に零あるいは微少な信号が同軸
ケーブル６２に現われる。しかし、このスレツシ
ユホールドを過ぎるとすぐループ５４への入力に
極端に鋭い増加が生ずる。これは、カード１８が
ループ５４の出口足の垂直線を通過するまでその
強さが続き、その後第４図に示す如く信号動作の
鋭い減衰が生ずる。このように共通同軸線６２に
発生する信号は、カードがループの入口足の垂直
面を通過した直後に現われそしてループの出口足
の上方の垂直面を離れた直後に終了する方形波を
有することがわかる。

次に第８図を参照すると、同軸ケーブル６２は
直接複数の受信器７５に接続される。７５Ａ，７
５Ｂ，７５Ｃで示されるこれらの受信器の各々
は、特定の送信カード１８のRF周波数出力と適
合する１周波数に準備されそして同調される。従
つて例えば受信器７５Ａは、360KHzの出力を与
えるように準備されたキヤパシタ５１を有するカ
ードと関連した360KHzを受信するように用意さ
れる。受信器７５Ｂは、370KHzの出力を与える
ように選択されたキヤパシタ５１を有するカード
１８とのみ関連して使用するため、370KHzの周
波数を受信するように同調される。同軸ケーブル
６２と直列なのは高周波フイルタ８０と増幅器８
１とである。高周波フイルタ８０は、通常の設計
のものであり、このシステムが動作するように設
計された周波数範囲より上の全てのRFエネルギ
を減衰させるように配置される。従つて例えば、
このシステムが350KHz内あるいはほぼ350KHz
で動作するように設計されるとき、高周波フイル
タ８０は約350KHzより上の全てのRFエネルギ
を減衰させるように設計される。このように低い
周波数範囲内で動作しかつ350KHz限界より上の
全ての周波数を減衰させることにより、多量の人
工あるいは自然なスプリアス放射が除去される。
増幅器８１からの出力は、、次に夫々の受信器７
５に供給される。異なつた感度を有するループに
関して補償をするために、各受信器用の信号レベ
ルを減少させるための制御減衰器８２を含むこと
が望ましい。この減衰器８２によつて受信器の
夫々への信号レベルは等しくされる。

受信器７５の各々は、位相同期ループ検出シス
テムを用いており、この検出システムは受信器が
使用するためにプログラムされている特定周波数
の他の周波数を識別するために必要である。この
位相同期ループ・システムは、従来技術では一般
的であり、そして「Signetis Linear」第１巻の
データ・ブツクの199頁から224頁までに示されて
おり、位相検出器及び比較器８３、フイルタ８４
及び可変周波数発振器（VCO）８５を合同さ
せ、この可変周波数発振器８５では特定使用周波
数へのこの発振器の同調は８６の手動調節により
行われる。このシステムのみにおいて、位相同期
ループを維持するための可変周波数発振器と十分
等しい周波数を有する信号は、このシステムから
１出力を発生する。こうして識別するこの手段に
より、選択された周波数のみの信号の同一性の確
認が得られる。この信号は、次に倍率器同期化検
出器８７を通され、そして受信されて次に増幅器
８８により増幅されそしてクリツパ８９によりク
リツプされて本質的な方形波出力を与え、この方
形波出力は送信器カード１８の自走発振器３１の
変調周波数を有する方形波である。音質復調器位
相同期ループ復調器９０は、前に参照される
1KHzの変調の如き所定の選択可聴周波数の信号
以外の全ての信号を識別するために配置される。
この位相同期回路は、前述のRF部内で使用され
る位相同期回路と類似し、「Signetis Linear」第
１巻のデータ・ブツクの音質検出器位相同期ルー
プの229頁から238頁までに説明されており、そし
て低周波位相比較器９１、フイルタ９２及び水晶
制御発振器（CCO）９３を含む。

水晶制御発振器９３は、各受信器７５Ａ，７５
Ｂ等用に同調されそして同一の周波数を有する
が、競争者間の別の識別が望ましいようなある応
用には、各競争者に対し個々の可聴周波数が用い
られることは明らかである。水晶制御発振器９３
からのこの出力は、次に直角位相検出器９５によ
り検出され、この検出器９５は以下に説明する計
時システム内で使用するためのパルス出力を提供
するように９６で増幅される。この受信器システ
ムにおいて、フイルタ８０によりこのシステムの
作動範囲より上の全ての信号が減衰されることが
分る。位相同期RFシステムの高識別は所望周波
数の正確な範囲内の信号以外の全ての信号を拒絶
し、そして適当な可聴周波数によつて変調される
これらの正確な範囲内の信号のみが使用される。
この手段によつて、タイマーに対するこの信号の
真実性が保証される。

次に第６図、第９図及び第１０図を参照する
と、分離した受信器の各々はこの二重位相同期ル
ープ回路により受信器バス・ロジツク１２０に信
号を出力することができることが分る。このよう
な信号が別々の時間に発生されることが重要であ
る。従つて、この信号は第８図に図示したワンシ
ヨツトマルチ１１２へ送られる。代表的にはこの
信号はNORゲート１１３の入力１１１で受信さ
れる。従来のワンシヨツトマルチ回路はキヤパシ
タ１１５を介してNANDゲート１１４と接続す
る。このキヤパシタ１１５は、ワンシヨツトマル
チ１１２のパルス幅を決定し、そして各受信器
別々の信号を受信器バス・ロジツク１２０に送
る。

受信器バス・ロジツク１２０は、各受信器から
のこの信号を二つの別々のソースに送る。これら
のソースの第１のものは16対４ライン・エンコー
ダ１２２である。このライン・エンコーダ１２２
は、従来４個の別々のNANDゲートを介する出力
を有するエンコーダ・マトリツクスに接続され、
このエンコーダが各受信器７５Ａ〜７５Ｐに対す
る別々の４ビツト識別を発生する。

16対４ライン・エンコーダ１２２はその出力が
接続されて16対１マルチプレクサ１２４を付勢す
る。即ち、一度このライン・エンコーダ１２２が
トリガされた一つの受信器（及びループを通過す
る一つの送信器）の同一性の識別を受信すると16
対１マルチプレクサ１２４は本質的に付勢され
る。このマルチプレクサ１２４は割込み信号１２
６を発生し、この信号１２６は次に第１０図に示
したコンピユータ回路へ進む。

一般的には、コンピユータの割込み回路は走査
を瞬間的に行わせる。この走査の説明は以下に述
べる。

16対４ライン・エンコーダ１２２は、この４ビ
ツト識別出力を４ビツト識別ラツチ１３０に送
る。この４ビツト識別ラツチ１３０の機能は、一
つのトリガされた受信器の識別を蓄積することで
ある。この蓄積された識別は、その後逐次タイム
情報と伴にランダム・アクセス・メモリに供給さ
れる。この識別情報は一回以上使用されることに
留意されたい。例えば、以下に詳述する如くこの
識別情報は、まず最初に蓄積ラツチに送られると
き分情報を標識付けするために使用される。その
後この識別情報は、十秒情報、秒情報、十分の１
秒情報、百分の１秒情報を標識付けする。この逐
次標識付けされた情報は、競争結果の読出しが所
望される時、従来のリコールのためランダム・ア
クセス・メモリに供給される。

第１０図を簡単に参照すると、発振水晶１４０
はタイム10進カウンタ１４４に直接供給する一つ
の出力１４２を有する。主に第９図を参照する
と、タイム10進カウンタ１４４は一群の直列に接
続された分周回路を含み、この回路は適当なカウ
ンタにより１×10^-5秒から始まりそして１×10^-4
秒、１×10^-3秒、１×10^-2秒、１×10^-1秒、１
秒、10秒及び１分に分周する。これらの全てのカ
ウンタは、10秒の位置に接続された1/6分周器を
除いて同一であるので、クロツクからのパルスは
容易に分に変換される。

各タイム10進カウンタの出力は４ビツト情報論
理であり、この情報は更に各蓄積ラツチ１４８に
送られる。各蓄積ラツチ（SL）は、分に対する
SL１、10秒に対するSL２から１×10^-5秒に対す
るSL８までの数によつて夫々別々に識別され
る。

タイム選択エンコーダ１５０は夫々の蓄積ラツ
チ１４８をトリガする。入力１５２からタイム選
択エンコーダ１５０が信号を受信することは以下
に述べる。一度信号がタイム選択エンコーダ１５
０で受信されると、夫々のラツチを凍結させるた
めに出力１５４を介して出力を送る。これと同時
に出力１５５は逐次付勢して蓄積されたタイム情
報を読出させる。出力１５５は４ビツト・バス１
５７に通じている。４ビツト・バス１５７は、ま
ず最初に蓄積ラツチ１にその４ビツト分情報を４
ビツト・タイム・ラツチ１６０に送らせる。その
残りの蓄積ラツチは、その後以下に述べる如く連
続的に送られる。各４ビツト・タイム・ラツチの
移送のシーケンスを要約する。詳細には、各タイ
ム情報は８ビツトから成る。これらの８ビツトの
内４ビツトが４ビツト識別ラツチからくる。これ
らの８ビツトの残りの４ビツトは、タイム情報で
あり、適当な４ビツト・タイム・ラツチからく
る。

シーケンスでは、この４ビツト識別情報と４ビ
ツト・タイム情報とは、その識別情報で標識付け
された分エントリを移す。その後、４ビツト・バ
ス１５７は、その４ビツト識別情報とともに10秒
の蓄積ラツチ２を移すために指標付けする。この
処理は繰返される。引続いて４ビツト秒情報、４
ビツト１×10^-1秒情報及び４ビツト１×10^-2秒情
報が全て移送される。その度毎に４ビツト数で表
されたタイム値は、実在物の識別値で標識付けさ
れる。この情報は逐次ランダム・アクセス・メモ
リに移送され、このメモリでこの情報は後に従来
の読出し技術によりコールされる。

１×10^-2秒間隔で出力は終了する。従つて残り
の１×10^-3秒、１×10^-4秒及び１×10^-5秒のレジ
スタは使用されない。むしろこれらのレジスタ
は、実質的に同一の間隔で同一のマークを通過す
る密接した間隔の実在物を区別するために使用さ
れる。ここで行われる読出しが１×10^-5秒よりも
短かいので、一定のループを通過する２つの実在
物の同時の記録は実際上除かれることが分る。従
来の回路はクロツク開始入力１６５の如くクロツ
クを開始させる。蓄積ラツチ１４８用のリセツト
１６６は、最新の記録されたタイムを有する蓄積
ラツチをクリアするために設けられる。

発生されるタイム情報が実世界の事件を介して
のみ生ずるという事が本発明の重要な特徴であ
る。即ち、競馬の場合このタイム情報は、レー
ス・コースの回りに連続的な間隔で配置されたル
ープを通過する送信器によつてのみ発生させる。
従つて本発明の回路により得られるこのタイム情
報は確実である。本システムに偽の情報を送り込
むことは不可能である。このようにタイム入力ビ
ツトでロードされたランダム・アクセス・メモリ
の内容は安全に保管される。この事は、特にハン
デイキヤツプに関係する如き賭けが行われるレー
スにおいてはとりわけ重要である。

タイムの記録について上述したので、次にコン
ピユータ回路を説明する。第１に、コンピユータ
の全ての部分は、その入力と伴に説明する。第２
に、コンピユータが通過する状態について簡単に
参照する。最後に、特定の時間間隔の記録の例を
掲げる。

第１０図を参照すると、本発明に使用するため
のコンピユータが図示されている。詳細には、
4MHzのクロツク１４０はその出力を２位相分周
クロツク１８０へ供給する。２位相分周クロツク
１８０は500MHzの総合出力を有する。このクロ
ツク１８０は二つの別々の出力１８０，１８３を
有する。これらの出力の各々は、中央処理ユニツ
ト１８５と位相デコーダ１８７とに通じる。ここ
で述べる中央処理ユニツト１８５は標準品であ
り、例えばインテル社の8008である。

２位相分周クロツク１８０により出力される信
号について注目すると、中央処理ユニツト１８５
の各状態に関して４つの別々の信号を含む。これ
らの信号は、位相デコーダ１８７により出力され
順番にφ₁₁、φ₁₂、φ₁₃及びφ₁₄で識別される。こ
れらの位相の全ては、与えられた中央処理ユニツ
トの如何なる状態にも関しても通される。

中央処理ユニツト１８５は、状態デコーダ１９
０へ３ビツト論理を出力する。状態デコーダ１９
０は、制御ロジツク１９５に関して別々の可能な
状態に進む。これらの状態は順番にT1、T2、
T3、T4、T5、割込み状態（T1i）、停止状態
（STP）及び待機状態（HLT）である。図からわ
かる如く８個の状態の全ては、可能でありそして
制御ロジツク１９５を通して伝達される。

読取り−書込み連絡１９６はメモリ２００へ行
われる。メモリ２００は３個の部分を含む如く示
されている。第１部分は中央処理ユニツト１８５
用のプログラムされた命令を含むリード・オンリ
ー・メモリ（ROM）である。メモリ２００のこ
の部分は、そのプログラム内の別々の段階を行う
ためにコンピユータ用にアドレス指定された区画
である。以下に説明する如く、このメモリ２００
の一部分は、データの受信にコンピユータ自身を
合せるためのコンピユータ用コマンドに関してア
ドレス指定される。

その後、データはランダム・アクセス・メモリ
（RAM）であるこのメモリ２００の第２部分に受
信される。代表的には、受信されたそのデータは
特定の検出器ステーシヨンでの実在物のタイム部
分である。

更に、このRAMの第３の部分にリスト・デー
タを与えると都合がよい。例えば、馬の名前、馬
主、調教師及び騎手、及び他の関連あるリスト・
データは本発明で用いるこのようなメモリに与え
られる。

当業者には明らかな如く、このメモリの読出し
はこのデータに関して行われる。代表的には、デ
ータはメモリ２００から入力ポート２０５へ進
む。この入力ポート２０５では、別々の命令の如
きメモリ・データは、出力２０６を介しそしてデ
ータ・バス２１０を介して中央処理ユニツト１８
５により処理するために送られる。このプログラ
ムにおいてはＬ（Low）アドレス・レジスタ２１
２とＨ（High）アドレス・レジスタ２１４とを
含むことが望ましい。コンピユータの各状態の
間、これらのアドレス・レジスタは２個の別々の
機能を広く操作する。

まず第１に、これらのアドレス・レジスタは、
メモリをアドレス指定するかあるいは入出力命令
の一部となる。後者の場合、情報の最初の２バイ
ト（１バイトはＬアドレス・レジスタへそしても
う１バイトはＨアドレス・レジスタへ）は、一語
一語コンピユータの種々の構成部分に関する命令
を連絡することになる。

メモリがアドレス指定されるか、あるいはコン
ピユータが入力あるいは出力の何れかの受入れ状
態に接続されるかの何れかの時、Ｌアドレス・レ
ジスタ２１２とＨアドレス・レジスタ２１４とは
次に情報の第２のバイトを受入れることができ
る。情報のこれらのバイトは、１バイトのデータ
をメモリに入力したり、メモリから命令バイトを
取出したり、あるいは１バイトのデータを出力し
たりする。

データのこの第２のバイトに注目すると、Ｌア
ドレス・レジスタはマシンが入力、命令取出し或
いは出力を望むそのバイトのデータを含む。Ｈア
ドレス・レジスタは命令的である。即ち特定の情
報バイトを操作するために命令をそのレジスタ内
でかつ８ビツト以内で移す。

Ｈアドレス・レジスタの最後の２ビツトはサイ
クル・デコーダ２１６に送られる。このサイク
ル・デコーダ２１６は使用される適当なサイクル
を決定する。これらのサイクルは、更に命令バイ
ト・サイクル（PCI）、入出力サイクル（PCC）、
メモリ書込みサイクル（PCW）及びメモリ読取
りサイクル（PCR）を与えるために制御ロジツ
クにフイードバツクされる。

サイクル・デコーダ２１６は制御ロジツク１９
５を介して特定の状態シーケンスを指図し、この
シーケンスを介して中央処理ユニツトが進む。

出力ポート２２０が設けられる。この出力は代
表的には出力ポート・マルチプレクサへ伝達され
る。この出力ポート２２０を通してアドレス指定
される出力の例として、テレタイプ及び数示表示
等が使用され得る。ここで続いてくる命令の目的
に対する重要なポートとして、タイム選択ポート
１５２が出力ポート２２０内に含まれる。各送信
器２３と伴に検出ループを横切る実在物の適切な
検出時に蓄積ラツチを凍結するのはこの出力１５
２である。

入力ポート２０５はメモリ２００からの入力２
２５を含むことが分る。またこの入力ポート２０
５は二つの４ビツト・ラツチ１３０，１６０から
の８ビツト・バスを含む。前述の如くこれらの各
ラツチは４ビツト識別ラツチ１３０と４ビツト・
タイム・ラツチ１６０である。

本発明による中央処理ユニツトの全体図示実施
例について説明してきたが、このタイミングを簡
単に説明する。タイミングは同期接続２３０を介
して制御される。同期の各サイクルは、二つのφ
_１パルスと二つのφ_２パルスとを含み、そして状
態と呼ばれる。このように各状態は以下に述べる
四つの連続するパルスを含む。この状態の夫々は
ステータス線Ｓ０，Ｓ１及びＳ２への三つの並列
ビツトを含む。

コンピユータのタイミングに関して命令取出し
サイクル（PCI）、入出力サイクル（PCC）及び
メモリ書込みサイクル（PCW）を簡単に参照す
る。

命令取出しサイクルにおいて、代表的にはプロ
セツサはバス２３４を介するテレタイプの如き外
部制御からの入力を受ける。このデータは、バス
２０６を介してバス２１０及び双方向バス２１１
に送られる。バス２１１でテレタイプからの直列
情報は、例えば並列に配置され、そしてその後ま
ず最初にＬアドレス・レジスタへそして次にＨア
ドレス・レジスタへというシーケンスで出力され
これらのレジスタの各々は夫々８ビツト情報を受
ける。

これらの出力は、代表的にはROM内のメモ
リ・アドレスを含む。このシーケンスではこのア
ドレスは代表的には入出力サイクルとなる。即
ち、コンピユータ内の夫々の論理状態は、特定情
報の入力あるいは特定情報の出力の何れかのため
に合わされる。

マシンがその所望の状態にあるとき、メモリ書
込みサイクル（PCW）あるいはメモリ読取りサ
イクル（PCR）のどちらかが実行される。代表
的には、状態T1中Ｌアドレス・レジスタ２１２
はメモリ行情報でアドレス指定される。状態T2
中Ｈアドレス・レジスタ２１４はメモリ頁情報で
アドレス指定される。こうしてメモリが適当な行
及び頁で付勢されると、状態T3でメモリ読出し
あるいは書込みがメモリ２００のRAM部分内で
生ずる。代表的には、Ｌアドレス・レジスタ内に
含まれた８ビツトはこの情報を含み、Ｈアドレ
ス・レジスタ内の８ビツトは特定の望ましいサイ
クルの形式を伴つた実行命令を含む。計時データ
のこの取得に対するキーは割込み入力２４０であ
る。この割込み入力は、状態デコーダ１９０をし
て関係するロジツクを介し中央処理ユニツト１８
５を状態T1i（割込み状態）へ進ませる。この割
込み状態は、制御ロジツク１９５に特定マイクロ
命令を終了せしめて特定ルーチン内での中央処理
ユニツト１８５の場所を思い出させ、そして計時
情報を記録させる。計時情報のこの記録は、まず
最初に命令取出しサイクル（PCI）それからマシ
ンを入力状態にする入出力サイクル（PCC）そ
して最後にメモリ書込みサイクル（PCW）によ
り発動される。全システムを通してのこのような
命令の追跡は、第９図及び第１０図を特別に参照
すれば参考になる。

第５図の説明より、16対１マルチプレクサ１２
４が16対４ライン・エンコーダ１２２からの出力
で付勢されたとき、割込み信号１２６が発生し
た。この割込み信号１２６は割込み信号入力２４
０を通して中央処理ユニツト１８５へ進む。この
時、中央処理ユニツト１８５は残りの６つのサイ
クルのどの一つをも終了させ、そしてそれから状
態T1ではなく状態T1iに移行する。この時間中、
適当なエグジツト回路はそのデータ・ライン上に
リセツト・ベクトルを割込ませる。状態T3中、
プログラム・カウンタ・スタツクは１レベルにプ
ツシユ・ダウンされる。このようにしてマシン
は、他の命令を実行するプロセス内にあるとき割
込み呼出しが実際に行われた後適当な命令間隔で
その命令へ復帰する。

割込み信号は命令取出しサイクル（PCI）をト
リガする。馬４が特定のゲートを横切つたと仮定
すると、受信器７５Ｄはそのワンシヨツトマルチ
を介して適当な信号を出力する。割込み信号の受
信時に、タイム選択エンコーダ１５０へ出力を出
すための命令取出しサイクルは開始する。詳細に
は、状態T1及びT2でメモリの適当な部分が特定
の行及び頁指示でアドレス指定される。一つの命
令がこのメモリの適当な部分から取出される。

この命令はマシンを所望の出力状態に置く。代
表的には、所望されたこの出力状態は出力ポート
２２０の１５２での出力用である。これは所望の
時間間隔で夫々の蓄積ラツチを凍結させる信号で
ある。この出力状態に関するメモリ・データは、
バス２１０に沿つてメモリ２００から中央処理ユ
ニツト１８５へ、そしてその次に別々の８ビツト
直列バイトで夫々のＬアドレス・レジスタ２１２
及びＨアドレス・レジスタ２１４へ進む。タイム
選択信号は出力ポート１５２から出される。

次の命令取出しサイクルはコンピユータを入力
状態に置く。この入力状態は、データの受入れ及
び記録用である。

前述の如く、タイム選択信号１５２は蓄積ラツ
チを凍結させる。これと同時に、１５５と１５６
を介する出力は、二つの夫々の４ビツト・ラツチ
（即ち４ビツト識別ラツチ１３０と４ビツト・タ
イム・ラツチ１６０）を付勢してその夫々の値を
８ビツト・バスを経て入力ポート２０５へ伝送さ
せる。指標付けは、前述の如く最初に読出される
分ラツチでそしてそれから１×10^-2秒ラツチに生
ずる。代表的には、マシンは二つの４ビツト・ラ
ツチから入力ポート２０５で入力を受信すること
ができるようにサイクルする。代表的には中央処
理ユニツト１８５への接続は、バス２０６，２１
０及び双方向バス２１１を通して付勢される。

メモリ書込みサイクル（PCW）は次に実行さ
れる。状態T1中、Ｌアドレス・レジスタ２１２
は行アドレスを受ける。状態T2中、Ｈアドレ
ス・レジスタ２１４は頁アドレスを受ける。状態
T3中、メモリ・データはメモリ２００のRAM部
分へアドレス指定される。

読出しは、各ラツチを介してカスケード・ダウ
ン（cascade down）される。その度毎に情報ビ
ツトは記録される。識別情報とタイム・ラツチ情
報とはRAMに直列的に記録される。この読出し
プロセスは、１×10^-2秒レジスタ・ラツチが読出
されるまで続く。この時、中央処理ユニツト１８
５は二つの事のうち一つを行う。それは、停止状
態へ進むか或いは割込まれたシーケンスで続行す
るかのどちらかである。

レース・データの記録中、中央処理ユニツト１
８５は出力状態に置かれないのが望ましいことが
分る。その理由は、この装置により記録された情
報が財産だからである。しかし、レースが終了し
た後まで放出されることは意味しない。

好ましいプログラミングは、進行中のレースの
間情報のこの放出を不可能にする。

一度RAMが単一の実在物からのタイム情報で
ロードされると、読出しは従来技術の方法で行わ
れる。例えば、取出し命令はバス２３４を介しテ
レタイプの如き制御ユニツトを通して入力ポート
２０５へ入力される。この直列な情報は、中央処
理ユニツトに進みそしてROM命令取出し用の並
列ビツトに変換される。この命令取出しは、まず
最初に出力データ用のＬアドレス・レジスタ２１
２及びＨアドレス・レジスタ２１４を介して制御
ロジツク１９５内の個々のバスを配列する。その
後、このメモリは特別にアドレス指定され、そし
てデータは直列形式で出力される。

出力データを種々の形式で生ぜしめることは従
来技術である。例えば、競馬場の如き一群の実在
物のタイム部分と伴に順番部分が生じる。代りの
ものとして、メモリはレース・トラツクの回りの
特定の実在物のタイムを正確に読出すためにアド
レス指定されかつ試験される。例えば、検出器が
フアーロン棒に配置されたと仮定すると、各フア
ーロン棒の馬４のタイムは一枚の紙にプリント・
アウトされる。その上、一度そのタイム情報が
RAMに直列的に記憶され、実在物の各々用のス
テーシヨンの各々に関し種々の読出しサイクルが
実行され、これらは全て当業者には周知である。

以上にレース・データの記録用の装置及びプロ
セスを発表した。プロセスに関しては、その段階
はタイム情報の凍結及びRAMへのタイム情報の
直列的記録を含む。この直列的記録は実世界の事
件にのみ応答して生ずる。ここで公開したデバイ
スを有するこの公開した回路以外ではタイム情報
のエントリーは不可能である。従つて、レースが
安全確実に行える。

【図面の簡単な説明】

第１図は、地下送信器検出ループを示すレー
ス・トラツクの一部の概略である。第２図は、こ
のループの上方を通過する馬の図である。第３図
は、代表的に馬の額に装着される送信器を示す。
第４図は、このループ上を馬が通過している間ル
ープにより検出される波形を示す。第５図は、馬
の額に装着される送信器のブロツク図である。第
６図は、この送信器の回路を示す。第７図は、送
信器からの信号を受信しそして無関係な信号を阻
止するための二重位相同期ループ・ピストンのブ
ロツク図である。第８図は、各ステーシヨンから
の別々の信号を受信するために使用される代表的
なワンシヨツトマルチを示す回路図である。第９
図は、この装置へ時間情報を入力するための回路
を示す回路図である。及び第１０図は、受信した
情報を処理するために使用し得る代表的なコンピ
ユータ回路を示す回路図である。〔符号説明〕、１８：カード、１９：電池、２
１：電気回路素子、２２：印刷螺旋ループ、２
３：袋、２５：額、２８：馬。

Claims

【特許請求の範囲】１複数の実在物の各々用のスタート地点から前
記実在物の移動路に沿つた一連のステーシヨンに
到達するまでの経過タイムを示す方法において、 (イ) 前記実在物の各々によつて運ばれる無線周波
数送信手段を設ける段階であつて、該手段の
各々が各前記実在物用の別々の無線周波数信号
を発すること、 (ロ) 前記ステーシヨンの各々に配置され、かつ前
記実在物により運ばれる前記送信手段が前記ス
テーシヨンの受信領域内にあるとき前記送信手
段からのある間隔の信号を受信するために各々
が適合された無線周波数受信手段を設ける段
階、 (ハ) 前記受信手段に接続される複数の検出器手段
を設ける段階であつて、該検出器手段の各々が
前記別々の無線周波数信号の選択された一つの
信号を識別して検出するために適合されるこ
と、 (ニ) 対応する別々の無線周波数信号からのある間
隔の信号が前記無線周波数受信手段で受信され
るとき、前記信号を検出して出力信号を発生す
る段階、 (ホ) 各前記実在物と対応する前記出力信号を識別
するために各前記信号を標識付けする段階、 (ヘ) 前記検出器手段の各々に接続される計時カウ
ンタを設ける段階、 (ト) 前記出力信号により作動できる前記計時カウ
ンタ用の計時カウンタ・ラツチ手段を設け、こ
れにより実際に付勢されているときのカウント
を前記計時カウンタ・ラツチ手段に蓄積させる
段階、 (チ) 前記計時カウンタ・ラツチ手段及び前記標識
付け手段からクロツク・カウントを有する２進
ワードの形式の信号と前記カウントを有する実
在物の標識とを同時に放出する段階、 (リ) 各２進ワードを記憶手段に逐次記憶させる段
階であつて、それによつて前記別々の無線周波
数信号のある間隔の信号が前記の一連の所定の
ステーシヨンの各々で受信されるとき少なくと
も各前記２進ワードが前記各実在物の前記スタ
ートからの経過タイムを表示すること、及び (ヌ) 要求信号に応じて前記記憶手段から前記２進
ワードを検索する段階、からなる前記方法。２特許請求の範囲第１項記載の方法においてタ
イム情報の各デイジツトを記録するための計時カ
ウンタ・ラツチ手段を設け、タイム情報の各デイ
ジツトを逐次標識付けし、及び各前記ステーシヨ
ンでの各実在物のタイムを記録するためにタイム
情報の各デイジツトと同一の標識を有する一連の
連続するデイジツト用の各標識とを逐次記憶す
る、段階を含むことを特徴とする経過タイムを示
す方法。３複数の実在物の各々用のスタート地点から全
ての前記実在物の移動路に沿つた一連のステーシ
ヨンに達するまでの経過タイムを示す装置におい
て、該装置が、 (イ) 前記実在物の各々によつて運ばれる無線周波
数送信手段であつて、該手段の各々が各実在物
用に分離のされた無線周波数信号を発するこ
と、 (ロ) 前記ステーシヨンの各々に配置され、かつ前
記実在物により運ばれる前記送信手段が各前記
ステーシヨンの受信領域内にあるとき、前記送
信手段からのある間隔の信号を受信するように
各々が適合された無線周波数受信手段、 (ハ) 前記受信手段に接続された複数の検出器手段
であつて、該手段の各々が前記別々の無線周波
数信号の選択された一つの信号を識別して検出
するために適合されること、 (ニ) 前記の対応する別々の無線周波数信号からの
ある間隔の信号が受信されるとき出力信号を発
生するように構成され配置された前記検出器手
段の各々と関連した作動手段、 (ホ) 各前記作動手段へ接続された各前記実在物に
対応する前記出力信号を識別する２進標識ワー
ドを発生するための標識付け手段、 (ヘ) 前記検出器手段の各々に接続された計時カウ
ンタ、 (ト) 前記計時カウンタを作動させるために動作可
能なクロツク手段、 (チ) 前記計時カウンタを始動させるため前記クロ
ツク手段を前記計時カウンタに接続するスター
ト手段、 (リ) 計時カウンタ・ラツチ手段に実際に作動され
ているときの前記経過タイムを表す２進カウン
タを蓄積させるため、前記出力信号により作動
できる前記計時カウンタ用の前記計時カウン
タ・ラツチ手段、 (ヌ) 各前記カウント及び各前記標識を逐次記憶す
るために前記標識付け手段及び前記計時カウン
タ・ラツチ手段に結合されたランダム・アクセ
ス・メモリ手段、及び (ル) 前記出力信号に応答して、各前記標識及び
各前記カウントを前記ランダム・アクセス・メ
モリに転送し、かつこれらを前記ランダム・ア
クセス・メモリ内にマルチビツト・データ・ワ
ードとして記憶させる制御手段であつて、それ
により前記別々の無線周波数信号のある間隔の
信号が前記一連の所定のステーシヨンの各々で
受信されるとき少なくとも各前記マルチビツ
ト・データ・ワードが各前記実在物の前記スタ
ートからの経過タイムを示すこと、から成る前記装置。４特許請求の範囲第３項記載の装置において、
前記計時カウンタ及び前記計時カウンタ・ラツチ
手段が、記録されるタイム情報の各デイジツトの
ための別々のカウンタ及び記録されるタイムの各
デイジツトのための別々のラツチを含むこと、を
特徴とする経過タイムを示す装置。５特許請求の範囲第３項記載の装置において、
前記制御手段が、前記カウントの選択された部分
を得てかつ各該選択された部分を前記標識と結合
して前記マルチビツト・データ・ワードとするた
めの選択手段を含む、経過タイムを示す装置。６特許請求の範囲第３項記載の装置において、
前記制御手段が、前記ランダム・アクセス・メモ
リから前記マルチビツト・データ・ワードの検索
をし、かつ表示装置からの要求信号の受信時に前
記データ・ワードを前記表示装置へ転送するため
の出力手段を含む、経過タイムを示す装置。