JPS6142432B2 - - Google Patents
Info
- Publication number
- JPS6142432B2 JPS6142432B2 JP15935976A JP15935976A JPS6142432B2 JP S6142432 B2 JPS6142432 B2 JP S6142432B2 JP 15935976 A JP15935976 A JP 15935976A JP 15935976 A JP15935976 A JP 15935976A JP S6142432 B2 JPS6142432 B2 JP S6142432B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- cobalt
- good adhesion
- solder bumps
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Die Bonding (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、例えば半田のリプロー方式を適用し
て半導体装置を組立てる場合に有用な半導体装置
の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device that is useful when assembling a semiconductor device using, for example, a solder reflow method.
一般に、半導体装置を組立てる場合、即ち、半
導体チツプをパツケージに実装するには、例えば
フリツプ・チツプ法、ビーム・リード法の如く所
謂ギヤング・ボンデイングが多用されている。こ
のギヤング・ボンデイングはワイヤ・ボンデイン
グと比較すると、ボンデイングに手間がかからず
作業能率が極めて良好であること、機械的強度が
大である等、信頼性が高いこと等が主な特徴であ
る。 Generally, when assembling a semiconductor device, that is, when mounting a semiconductor chip onto a package, so-called gigantic bonding, such as the flip-chip method and the beam lead method, is often used. Compared to wire bonding, the main characteristics of this gigantic bonding are that it requires less labor and has extremely good work efficiency, and is highly reliable due to its high mechanical strength.
ところで、前記ギヤング・ボンデイングを実施
するには、半田リフロー方式が採用される。半田
リフロー方式は、例えば半導体チツプの電極パツ
ドに半田バンプを形成しておき、その半導体チツ
プをパツケージの所定箇所に載置して全体を例え
ば加熱炉に挿入して加熱処理を行ない、半田を再
熔融することに依り半導体チツプをパツケージの
リードに接続するものである。 By the way, a solder reflow method is used to perform the gigantic bonding. In the solder reflow method, for example, solder bumps are formed on the electrode pads of a semiconductor chip, the semiconductor chip is placed in a predetermined place on a package, and the entire package is inserted into a heating furnace for heat treatment, and the solder is reused. The semiconductor chip is connected to the leads of the package by melting.
さて、この半田リフロー方式を実施するに当つ
ては、半導体チツプの電極パツドに形成される半
田バンプの均質性、密着性等がボンデイングの良
否を左右する。 When implementing this solder reflow method, the quality of the bonding is determined by the homogeneity, adhesion, etc. of the solder bumps formed on the electrode pads of the semiconductor chip.
従来半導体チツプに半田バンプを形成するに当
つては、その半田バンプの下側に例えばニツケル
を介在させることが行なわれている。これは、半
田とニツケルの密着性が良好であることを利用し
ようとするものである。ところが、半田とニツケ
ルは容易に反応し、半田がニツケルを吸い上げる
ような状態になる。そこでこれを避ける為、半田
バンプの下にコバルトを介在させたり、コバル
ト、アルミニウムを順次介在させることが考えら
れた。コバルトは半田とは反応しにくく、また、
シリコンやアルミニウムに対する密着性は良好で
あて、極めて優れたバリヤ効果を持つている。と
ころがコバルトは極めて活性な金属であつて、常
温の空気中でもかなり酸化される。また、コバル
ト自体半田との密着性が然程良い方ではないこと
もあつて、コバルト層の上に半田バンプを形成す
ると、半田が被着される部分とされない部分が生
じ、表面に凹凸のある半田バンプが形成される。
このような半田バンプでは、リフロー方式に依る
ギヤング・ボンデイングを良好には実施できな
い。 Conventionally, when forming solder bumps on a semiconductor chip, for example, nickel is interposed below the solder bumps. This is an attempt to take advantage of the good adhesion between solder and nickel. However, the solder and nickel react easily, and the solder absorbs the nickel. In order to avoid this, it has been considered to interpose cobalt under the solder bumps, or to interpose cobalt and aluminum in sequence. Cobalt does not easily react with solder, and
It has good adhesion to silicon and aluminum and has an extremely excellent barrier effect. However, cobalt is an extremely active metal and is oxidized considerably even in air at room temperature. In addition, cobalt itself does not have very good adhesion with solder, so when solder bumps are formed on a cobalt layer, some parts are coated with solder and others are not, resulting in uneven surfaces. Solder bumps are formed.
With such solder bumps, gigantic bonding using a reflow method cannot be performed satisfactorily.
本発明は、コバルト層の上に凹凸のない均一な
半田バンプを形成できるようにするもので、以下
これを説明する。 The present invention enables uniform solder bumps without irregularities to be formed on a cobalt layer, and will be described below.
本発明ではコバルト層と半田バンプとの間にコ
バルト及び半田の両方に密着性の良い金属の薄層
を介在させることが基本になつている。 The basic principle of the present invention is to interpose a thin layer of metal that has good adhesion to both cobalt and solder between the cobalt layer and the solder bump.
例えば、アルミニウムで形成した電極パツド上
に例えば5000〜6000〔Å〕の厚さにコバルト層を
形成し、その上に1000〔Å〕以下の厚さで金、
銀、銅、ニツケル等、コバルト及び半田と密着性
の良い金属層を形成し、その上に半田バンプを形
成する。 For example, a cobalt layer with a thickness of 5,000 to 6,000 [Å] is formed on an electrode pad made of aluminum, and a gold layer with a thickness of 1,000 [Å] or less is formed on top of the cobalt layer.
A metal layer made of silver, copper, nickel, or the like that has good adhesion to cobalt and solder is formed, and solder bumps are formed thereon.
このようにして形成された半田バンプは表面は
平滑で均一性があり、電極バツドの面積が同じで
あればその高さは全て同一に形成される。そし
て、若し前記半田と密着性の良い金属層が半田バ
ンプに吸い上げられたとしてもコバルト層表面
は、当初、前記金属層に覆われていて酸化皮膜が
形成されていないので密着性が低下することはな
い。 The surfaces of the solder bumps formed in this manner are smooth and uniform, and if the area of the electrode bumps is the same, the heights of the solder bumps are all the same. Even if the metal layer that has good adhesion to the solder is absorbed into the solder bump, the surface of the cobalt layer is initially covered with the metal layer and no oxide film is formed, so the adhesion deteriorates. Never.
以上の説明で判るように、本発明によれば、電
極パツドを例えばアルミニウムなど半導体との密
着性並びにオーミツク・コンタクト性が良い金属
で形成し、その上にアルミニウムやシリコンなど
との密着性が良く且つ優れたバリヤでもあるコバ
ルト層を形成し、その上に該コバルト層及び半田
バンプに密着性良好な金属層を形成し、その上に
半田バンプを形成するようにしているので、半導
体チツプに強固に密着した電極パツド構造が得ら
れ、しかも、半田バンプを表面が平滑で均一なも
のとすることができ、半田リフロー方式で、例え
ばギヤング・ボンデイングを行なう際には、良好
なボンデイングを実現することが可能になる。 As can be seen from the above explanation, according to the present invention, the electrode pad is formed of a metal such as aluminum that has good adhesion and ohmic contact with semiconductors, and on top of that, it has good adhesion with aluminum, silicon, etc. In addition, a cobalt layer is formed, which is an excellent barrier, and a metal layer with good adhesion is formed on the cobalt layer and the solder bumps, and the solder bumps are formed on top of the cobalt layer, which provides a strong bond to the semiconductor chip. It is possible to obtain an electrode pad structure that is in close contact with the solder bump, and also to make the surface of the solder bump smooth and uniform, thereby achieving good bonding when performing, for example, gigantic bonding using the solder reflow method. becomes possible.
Claims (1)
クト性が良い金属からなる電極パツド上にコバル
ト層を形成し、その上にコバルトと半田に対して
密着性の良い金属の薄層を形成してから半田バン
プを形成する工程が含まれてなることを特徴とす
る半導体装置の製造方法。1 A cobalt layer is formed on an electrode pad made of a metal that has good adhesion and ohmic contact with the semiconductor, and a thin layer of metal that has good adhesion to cobalt and solder is formed on top of the electrode pad, and then solder bumps are formed. 1. A method of manufacturing a semiconductor device, the method comprising the step of forming a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15935976A JPS5383579A (en) | 1976-12-29 | 1976-12-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15935976A JPS5383579A (en) | 1976-12-29 | 1976-12-29 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5383579A JPS5383579A (en) | 1978-07-24 |
| JPS6142432B2 true JPS6142432B2 (en) | 1986-09-20 |
Family
ID=15692111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15935976A Granted JPS5383579A (en) | 1976-12-29 | 1976-12-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5383579A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5387388B2 (en) * | 2009-12-25 | 2014-01-15 | サンケン電気株式会社 | Electrode structure |
-
1976
- 1976-12-29 JP JP15935976A patent/JPS5383579A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5383579A (en) | 1978-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100186752B1 (en) | Semiconductor chip bonding method | |
| US4661375A (en) | Method for increasing the height of solder bumps | |
| JP2986095B2 (en) | Surface mount type semiconductor package | |
| JPH04326534A (en) | Chip bonding method of semiconductor device | |
| JPH0482183B2 (en) | ||
| JP2006066716A (en) | Semiconductor device | |
| JPS6142432B2 (en) | ||
| JP6874645B2 (en) | Manufacturing method of semiconductor devices | |
| JPH07288255A (en) | Method of forming solder bumps | |
| JPS5850021B2 (en) | Manufacturing method for semiconductor devices | |
| JPH02278743A (en) | Junction structure of indium solder | |
| JPH05136201A (en) | Electrode for semiconductor device and mounting body | |
| JPH02114545A (en) | Connection of wire bonding | |
| JPS62216251A (en) | High thermal conductive substrate | |
| JPS5815252A (en) | Bump structure | |
| JPS6034265B2 (en) | electronic components | |
| JPH03152945A (en) | Wire bonding of semiconductor chip | |
| JPS5838694A (en) | Solder for semiconductor die bonding | |
| JP3643760B2 (en) | Manufacturing method of semiconductor device | |
| JPH03208355A (en) | Semiconductor device and manufacture thereof | |
| JPH0350736A (en) | Manufacture of bump of semiconductor chip | |
| JP3645391B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP3041318B2 (en) | Semiconductor device bonding equipment | |
| JPS60143636A (en) | Electronic component parts | |
| JPS5868945A (en) | Flip chip bonding |