Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6142432B2 - - Google Patents
[go: Go Back, main page]

JPS6142432B2 - - Google Patents

Info

Publication number
JPS6142432B2
JPS6142432B2 JP15935976A JP15935976A JPS6142432B2 JP S6142432 B2 JPS6142432 B2 JP S6142432B2 JP 15935976 A JP15935976 A JP 15935976A JP 15935976 A JP15935976 A JP 15935976A JP S6142432 B2 JPS6142432 B2 JP S6142432B2
Authority
JP
Japan
Prior art keywords
solder
cobalt
good adhesion
solder bumps
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15935976A
Other languages
English (en)
Other versions
JPS5383579A (en
Inventor
Kenji Yano
Noboru Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15935976A priority Critical patent/JPS5383579A/ja
Publication of JPS5383579A publication Critical patent/JPS5383579A/ja
Publication of JPS6142432B2 publication Critical patent/JPS6142432B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、例えば半田のリプロー方式を適用し
て半導体装置を組立てる場合に有用な半導体装置
の製造方法に関する。
一般に、半導体装置を組立てる場合、即ち、半
導体チツプをパツケージに実装するには、例えば
フリツプ・チツプ法、ビーム・リード法の如く所
謂ギヤング・ボンデイングが多用されている。こ
のギヤング・ボンデイングはワイヤ・ボンデイン
グと比較すると、ボンデイングに手間がかからず
作業能率が極めて良好であること、機械的強度が
大である等、信頼性が高いこと等が主な特徴であ
る。
ところで、前記ギヤング・ボンデイングを実施
するには、半田リフロー方式が採用される。半田
リフロー方式は、例えば半導体チツプの電極パツ
ドに半田バンプを形成しておき、その半導体チツ
プをパツケージの所定箇所に載置して全体を例え
ば加熱炉に挿入して加熱処理を行ない、半田を再
熔融することに依り半導体チツプをパツケージの
リードに接続するものである。
さて、この半田リフロー方式を実施するに当つ
ては、半導体チツプの電極パツドに形成される半
田バンプの均質性、密着性等がボンデイングの良
否を左右する。
従来半導体チツプに半田バンプを形成するに当
つては、その半田バンプの下側に例えばニツケル
を介在させることが行なわれている。これは、半
田とニツケルの密着性が良好であることを利用し
ようとするものである。ところが、半田とニツケ
ルは容易に反応し、半田がニツケルを吸い上げる
ような状態になる。そこでこれを避ける為、半田
バンプの下にコバルトを介在させたり、コバル
ト、アルミニウムを順次介在させることが考えら
れた。コバルトは半田とは反応しにくく、また、
シリコンやアルミニウムに対する密着性は良好で
あて、極めて優れたバリヤ効果を持つている。と
ころがコバルトは極めて活性な金属であつて、常
温の空気中でもかなり酸化される。また、コバル
ト自体半田との密着性が然程良い方ではないこと
もあつて、コバルト層の上に半田バンプを形成す
ると、半田が被着される部分とされない部分が生
じ、表面に凹凸のある半田バンプが形成される。
このような半田バンプでは、リフロー方式に依る
ギヤング・ボンデイングを良好には実施できな
い。
本発明は、コバルト層の上に凹凸のない均一な
半田バンプを形成できるようにするもので、以下
これを説明する。
本発明ではコバルト層と半田バンプとの間にコ
バルト及び半田の両方に密着性の良い金属の薄層
を介在させることが基本になつている。
例えば、アルミニウムで形成した電極パツド上
に例えば5000〜6000〔Å〕の厚さにコバルト層を
形成し、その上に1000〔Å〕以下の厚さで金、
銀、銅、ニツケル等、コバルト及び半田と密着性
の良い金属層を形成し、その上に半田バンプを形
成する。
このようにして形成された半田バンプは表面は
平滑で均一性があり、電極バツドの面積が同じで
あればその高さは全て同一に形成される。そし
て、若し前記半田と密着性の良い金属層が半田バ
ンプに吸い上げられたとしてもコバルト層表面
は、当初、前記金属層に覆われていて酸化皮膜が
形成されていないので密着性が低下することはな
い。
以上の説明で判るように、本発明によれば、電
極パツドを例えばアルミニウムなど半導体との密
着性並びにオーミツク・コンタクト性が良い金属
で形成し、その上にアルミニウムやシリコンなど
との密着性が良く且つ優れたバリヤでもあるコバ
ルト層を形成し、その上に該コバルト層及び半田
バンプに密着性良好な金属層を形成し、その上に
半田バンプを形成するようにしているので、半導
体チツプに強固に密着した電極パツド構造が得ら
れ、しかも、半田バンプを表面が平滑で均一なも
のとすることができ、半田リフロー方式で、例え
ばギヤング・ボンデイングを行なう際には、良好
なボンデイングを実現することが可能になる。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体との密着性並びにオーミツク・コンタ
    クト性が良い金属からなる電極パツド上にコバル
    ト層を形成し、その上にコバルトと半田に対して
    密着性の良い金属の薄層を形成してから半田バン
    プを形成する工程が含まれてなることを特徴とす
    る半導体装置の製造方法。
JP15935976A 1976-12-29 1976-12-29 Manufacture of semiconductor device Granted JPS5383579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15935976A JPS5383579A (en) 1976-12-29 1976-12-29 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15935976A JPS5383579A (en) 1976-12-29 1976-12-29 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5383579A JPS5383579A (en) 1978-07-24
JPS6142432B2 true JPS6142432B2 (ja) 1986-09-20

Family

ID=15692111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15935976A Granted JPS5383579A (en) 1976-12-29 1976-12-29 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5383579A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387388B2 (ja) * 2009-12-25 2014-01-15 サンケン電気株式会社 電極構造

Also Published As

Publication number Publication date
JPS5383579A (en) 1978-07-24

Similar Documents

Publication Publication Date Title
KR100186752B1 (ko) 반도체 칩 본딩방법
US4661375A (en) Method for increasing the height of solder bumps
JP2986095B2 (ja) 表面実装型半導体パッケージ
JPH04326534A (ja) 半導体装置のチップボンディング方法
JPH0482183B2 (ja)
JP2006066716A (ja) 半導体装置
JPS6142432B2 (ja)
JP6874645B2 (ja) 半導体装置の製造方法
JPH07288255A (ja) はんだバンプの形成方法
JPS5850021B2 (ja) 半導体装置の製法
JPH02278743A (ja) インジウム半田の接合構造
JPH05136201A (ja) 半導体装置用電極と実装体
JPH02114545A (ja) ワイヤボンディング接続方法
JPS62216251A (ja) 高熱伝導性基板
JPS5815252A (ja) バンプ構造
JPS6034265B2 (ja) 電子部品
JPH03152945A (ja) 半導体チップのワイヤボンディング方法
JPS5838694A (ja) 半導体ダイボンデイング用はんだ
JP3643760B2 (ja) 半導体装置の製造方法
JPH03208355A (ja) 半導体装置及びその製造方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3645391B2 (ja) 半導体集積回路装置の製造方法
JP3041318B2 (ja) 半導体装置のボンディング装置
JPS60143636A (ja) 電子部品
JPS5868945A (ja) フリツプチツプボンデイング法