Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6143891B2 - - Google Patents
[go: Go Back, main page]

JPS6143891B2 - - Google Patents

Info

Publication number
JPS6143891B2
JPS6143891B2 JP53075769A JP7576978A JPS6143891B2 JP S6143891 B2 JPS6143891 B2 JP S6143891B2 JP 53075769 A JP53075769 A JP 53075769A JP 7576978 A JP7576978 A JP 7576978A JP S6143891 B2 JPS6143891 B2 JP S6143891B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
control
current
control transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53075769A
Other languages
Japanese (ja)
Other versions
JPS551787A (en
Inventor
Hiroyasu Kishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP7576978A priority Critical patent/JPS551787A/en
Priority to US06/022,342 priority patent/US4278901A/en
Priority to DE2922011A priority patent/DE2922011C2/en
Publication of JPS551787A publication Critical patent/JPS551787A/en
Publication of JPS6143891B2 publication Critical patent/JPS6143891B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Manipulation Of Pulses (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 本発明は、ラジオ受信機等の受信信号中に含ま
れるパルス雑音を検出する為の装置に係り、特に
利得制御可能な前記パルス雑音の検出装置におけ
る過大入力時のトランジスタ破壊を防止せんとす
るものである。 受信信号中のパルス雑音を検出し、前記パルス
雑音が存在する期間中、信号伝送路に配設された
ゲートを遮断して雑音発生を防止するシステムが
公知である。しかして、前記システムに使用され
るパルス雑音検出装置としては、第1図に示す如
きものが考えられる。第1図において、1はハイ
パスフイルター(図示せず)を介して得られたパ
ルス雑音及び白色雑音等の連続雑音の高周波成分
が印加される入力端子、は前記入力端子1に印
加された信号を増幅する差動増幅回路、は前記
差動増幅回路の出力信号を両波整流する両波整
流回路、は前記両波整流回路の出力信号中に
含まれるパルス雑音を検出する為のパルス雑音検
出回路、は前記両波整流回路の出力信号中に
含まれる連続雑音レベルに対応する直流信号を発
生する平滑回路、は前記差動増幅回路の利得
を制御する為の制御回路である。 入力端子1に印加される連続雑音が小さい間、
平滑回路の平滑コンデンサ7の電圧は、制御回
の第1及び第2制御トランジスタ8及び9を
導通させる程大とはならず、その為、制御回路
は不動状態にある。しかして、入力端子1に印加
された信号は、差動増幅回路で増幅され、一対
のトランジスタ10及び11のコレクタからそれ
ぞれインピーダンス変換トランジスタ12及び1
3を介して両波整流回路に印加される。前記整
流回路の第1整流トランジスタ14は、差動増
幅回路の一方のトランジスタ10の出力信号が
他方のトランジスタ11の出力信号よりも大の時
導通し、第2整流トランジスタ15は、前記他方
のトランジスタ11の出力信号が一方のトランジ
スタ10の出力信号よりも大の時導通する様、回
路接続されている。従つて、第1及び第2整流ト
ランジスタ14及び15の共通コレクタには両波
整流信号が得られる。 前記第1及び第2整流トランジスタ14及び1
5の共通コレクタに得られる信号のうち、パルス
雑音はパルス雑音検出回路によつて検出され
る。すなわち、一般にパルス雑音は連続雑音に比
して十分に大なるレベルを有する。従つて、パル
ス雑音検出回路の第1及び第2分圧抵抗16及
び17の分圧比を適当に設定し、所定のスレシユ
ホールドレベルを設定すれば、十分大なるレベル
のパルス雑音の存在時のみ検出トランジスタ18
が導通し、そのコレクタに接続された出力端子1
9に検出パルスが得られる。その際、連続雑音に
比してあまりレベル差のないパルス雑音は、検出
されないが、そのようなパルス雑音は、連続雑音
と見做して無視しても何ら不都合を生じない。 一方、前記第1及び第2整流トランジスタ14
及び15の共通コレクタに得られた連続雑音に係
る信号は、充電トランジスタ20を介して平滑回
に印加され、平滑コンデンサ7を充電する。
その為、前記平滑コンデンサ7の両端電圧は徐々
に上昇する。 入力端子1に印加される連続雑音レベルが小の
間、前記平滑コンデンサ7の両端電圧は、制御回
の第1及び第2制御トランジスタ8及び9を
導通させるほど高くならないが、前記連続雑音レ
ベルが大となると、前記平滑コンデンサ7の両端
電圧も上昇し、前記第1及び第2制御トランジス
タ8及び9のベース・エミツタ間電圧(VBE)と
なるので、前記第1及び第2制御トランジスタ8
及び9は導通状態を呈する。 前記第1及び第2制御トランジスタ8及び9が
導通状態を呈することにより、差動増幅回路
利得制御が開始される。いま、第1制御トランジ
スタ8のコレクタ電流をI1、第2制御トランジス
タ9のコレクタ電流をI2とすれば I1=I2 ………(1) となる。又、電流ミラー回路21のトランジスタ
22のコレクタ電流をI3とすれば、 I1=I3 ………(2) となる。従つて、第(1)及び第(2)式より、 I2=I3 ………(3) となる。そして、第2制御トランジスタ9の導通
により、ダイオード23,24,25及び26が
導通し、該ダイオード23乃至26の内部インピ
ーダンスの低下により、入力端子1に印加される
入力信号が減衰されるので、結果として差動増幅
回路の利得制御が達成される。その時、第(3)式
に示す如く、I2=I3となるので、差動増幅回路
のベースバイアスに対する悪影響は防止される。 上述の如くして、第1図に示す回路は、利得制
御が行なわれるので、パルス雑音検出回路の検
出レベルを固定しておいても、誤動作すること無
く有効に所定レベル以上のパルス雑音のみを検出
することが出来る。 しかしながら、第1図に示す回路においては、
第1及び第2制御トランジスタ8及び9が過大な
コレクタ電流により破壊される危険がある。すな
わち、電界強度の低下等により入力端子1に印加
される連続雑音レベルがより増加すると、それに
応じて制御回路の第1及び第2制御トランジス
タ8及び9の導通度が大となり、非常に大きなコ
レクタ電流が流れる。その為、前記非常に大きな
コレクタ電流により前記第1及び第2トランジス
タ8及び9が破壊される危険がある。 本発明は、上述の点に鑑み成されたもので、第
1図に示す如きパルス雑音検出装置において、利
得を制御する制御回路の制御トランジスタのコレ
クタ電流を制限する電流制限回路を設けることに
より、前記制御トランジスタの破壊防止を達成せ
んとするものである。 以下本発明の実施例に基き、図面を参照しなが
ら説明する。第2図は本発明の一実施例を示すも
ので、第1制御トランジスタ8のコレクタに直列
接続された電流制限抵抗26を除いては、第1図
の回路と全く同一に構成されている。しかして、
大きな連続雑音が入力端子1に印加され、第1制
御トランジスタ8のコレクタ電流I1が増加する
と、それに応じて前記電流制限抵抗26における
電圧降下が大となり、前記第1制御トランジスタ
8のコレクタ電圧が低下する。そして、前記コレ
クタ電流I1が所定の直に達すると、前記第1制御
トランジスタ8が飽和し、コレクタ電流の増加が
停止し、それによつて前記第1制御トランジスタ
8第2制御トランジスタ9、電流ミラー回路21
等の破壊防止が達成される。そして、簡易型のト
ランジスタ破壊防止回路としては、第2図に示す
もので十分である。 第3図は、本発明の別の実施例を示すものであ
る。第2図に示す回路は、通常の動作状態におい
ては、十分なるトランジスタの破壊防止を達成出
来る。しかしながら、第2図の回路は、電源電圧
(+Vcc)が低下すると、第1制御トランジスタ
8のコレクタ電流I1が小さいうちに該トランジス
タ8が飽和し、制御範囲が狭しなるという欠点を
有する。又、逆に電源電圧(+Vcc)が上昇する
と第1制御トランジスタ8のコレクタ電流が相当
大となつても該トランジスタ8が飽和しないとい
う状態なり、その為、前記第1制御トランジスタ
8が破壊される危険がある。 第3図の回路は、上述の如き電源電圧(+
Vcc)の変化に対しても対応出来る様に工夫され
ているもので、第1図の回路と異る点は、第1電
流ミラートランジスタ22と等しい動作をする第
2電流ミラートランジスタ27と、該第2電流ミ
ラートランジスタ27のコレクタ電流によつて動
作する電流制限トランジスタ28を設けた点にあ
る。 入力端子1に印加される入力信号が増大し、第
1制御トランジスタ8のコレクタ電流が増加する
と、前記コレクタ電流と等しい電流が第2制御ト
ランジスタ9及び第2電流ミラートランジスタ2
7に流れる。そして、前記第2電流ミラートラン
ジスタ27のコレクタ電流に応じて、抵抗29の
両端に電圧が生じる。従つて、前記抵抗29の値
を適当に設定すれば、第2電流ミラートランジス
タ27の所定のコレクタ電流、すなわち、第1制
御トランジスタ8の所定のコレクタ電流が流れた
とき電流制限トランジスタ28が導通し、前記第
1制御トランジスタ8及び第2制御トランジスタ
9のベース電流を側路するので、前記第1制御ト
ランジスタ8及び第2制御トランジスタ9のコレ
クタ電流が制限され、それによつて前記両トラン
ジスタ8及び9等の破壊防止が達成される。 第3図に示す回路は、上述の如くトランジスタ
の破壊防止という主たる目的を完遂出来るととも
に、その動作が第2電流ミラートランジスタ27
のコレクタ電流にのみ依存するので、電源電圧の
変化に対して無関係に安定な保護動作を行い得る
という利点を有する。 以上述べた如く、本発明に係るパルス雑音検出
装置は、良好なパルス雑音検出機能を有するとと
もに、利得制御を行うトランジスタの破壊防止を
達成し得る優れたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device for detecting pulse noise contained in a received signal of a radio receiver or the like, and particularly relates to a device for detecting pulse noise contained in a received signal of a radio receiver, etc. The purpose is to prevent destruction. 2. Description of the Related Art A system is known that detects pulse noise in a received signal and blocks a gate provided in a signal transmission path during a period when the pulse noise is present to prevent the noise from occurring. As a pulse noise detection device used in the above system, one as shown in FIG. 1 can be considered. In FIG. 1, 1 is an input terminal to which high frequency components of continuous noise such as pulse noise and white noise obtained through a high-pass filter (not shown) are applied, and 2 is a signal applied to the input terminal 1. 3 is a double-wave rectifier circuit for double-wave rectification of the output signal of the differential amplifier circuit 2 ; 4 is a circuit for detecting pulse noise contained in the output signal of the double-wave rectifier circuit 3 ; 5 is a smoothing circuit for generating a DC signal corresponding to the continuous noise level included in the output signal of the double-wave rectifier circuit 3 ; 6 is a smoothing circuit for controlling the gain of the differential amplifier circuit 2 ; It is a control circuit. While the continuous noise applied to input terminal 1 is small,
The voltage across the smoothing capacitor 7 of the smoothing circuit 5 is not large enough to make the first and second control transistors 8 and 9 of the control circuit 6 conductive.
is in an immobile state. Thus, the signal applied to the input terminal 1 is amplified by the differential amplifier circuit 2 , and is transmitted from the collectors of the pair of transistors 10 and 11 to the impedance conversion transistors 12 and 1, respectively.
3 to the double-wave rectifier circuit 3 . The first rectifier transistor 14 of the rectifier circuit 3 conducts when the output signal of one transistor 10 of the differential amplifier circuit 2 is larger than the output signal of the other transistor 11, and the second rectifier transistor 15 conducts when the output signal of the other transistor 11 of the differential amplifier circuit 2 is larger than the output signal of the other transistor 11. The circuit is connected so that the output signal of the transistor 11 becomes conductive when the output signal of the transistor 11 is higher than the output signal of the transistor 10. Therefore, a double-wave rectified signal is obtained at the common collector of the first and second rectifying transistors 14 and 15. the first and second rectifying transistors 14 and 1;
Pulse noise among the signals obtained at the common collector 5 is detected by the pulse noise detection circuit 4 . That is, pulse noise generally has a sufficiently higher level than continuous noise. Therefore, by appropriately setting the voltage dividing ratio of the first and second voltage dividing resistors 16 and 17 of the pulse noise detection circuit 4 and setting a predetermined threshold level, it is possible to detect when a sufficiently large level of pulse noise exists. only detection transistor 18
is conductive and the output terminal 1 connected to its collector
A detection pulse is obtained at 9. At this time, pulse noise with little level difference compared to continuous noise is not detected, but such pulse noise may be regarded as continuous noise and ignored without causing any inconvenience. On the other hand, the first and second rectifying transistors 14
A signal related to continuous noise obtained at the common collectors of 1 and 15 is applied to the smoothing circuit 5 via the charging transistor 20 and charges the smoothing capacitor 7.
Therefore, the voltage across the smoothing capacitor 7 gradually increases. While the continuous noise level applied to the input terminal 1 is low, the voltage across the smoothing capacitor 7 does not become high enough to make the first and second control transistors 8 and 9 of the control circuit 6 conductive; When becomes large, the voltage across the smoothing capacitor 7 also increases and becomes the base-emitter voltage (V BE ) of the first and second control transistors 8 and 9.
and 9 exhibit a conductive state. When the first and second control transistors 8 and 9 are rendered conductive, gain control of the differential amplifier circuit 2 is started. Now, if the collector current of the first control transistor 8 is I 1 and the collector current of the second control transistor 9 is I 2 , then I 1 =I 2 (1). Further, if the collector current of the transistor 22 of the current mirror circuit 21 is I 3 , then I 1 =I 3 (2). Therefore, from equations (1) and (2), I 2 = I 3 (3). When the second control transistor 9 becomes conductive, the diodes 23, 24, 25, and 26 become conductive, and the internal impedance of the diodes 23 to 26 decreases, so that the input signal applied to the input terminal 1 is attenuated. As a result, gain control of the differential amplifier circuit 2 is achieved. At that time, as shown in equation (3), I 2 = I 3 , so the differential amplifier circuit 2
The negative effect on the base bias of is prevented. As described above, the circuit shown in FIG. 1 performs gain control, so even if the detection level of the pulse noise detection circuit 4 is fixed, it can effectively detect only pulse noise above a predetermined level without malfunctioning. can be detected. However, in the circuit shown in Figure 1,
There is a risk that the first and second control transistors 8 and 9 will be destroyed by excessive collector current. That is, as the continuous noise level applied to the input terminal 1 increases due to a decrease in electric field strength, etc., the degree of conductivity of the first and second control transistors 8 and 9 of the control circuit 6 increases accordingly, resulting in a very large Collector current flows. Therefore, there is a risk that the first and second transistors 8 and 9 will be destroyed by the very large collector current. The present invention has been made in view of the above points, and is provided with a current limiting circuit that limits the collector current of the control transistor of the control circuit that controls the gain in a pulse noise detection device as shown in FIG. The purpose of this invention is to prevent the control transistor from being destroyed. Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 shows an embodiment of the present invention, which is constructed exactly the same as the circuit shown in FIG. 1 except for a current limiting resistor 26 connected in series to the collector of the first control transistor 8. In FIG. However,
When a large continuous noise is applied to the input terminal 1 and the collector current I1 of the first control transistor 8 increases, the voltage drop across the current limiting resistor 26 increases accordingly, and the collector voltage of the first control transistor 8 increases. descend. When the collector current I 1 reaches a predetermined value, the first control transistor 8 is saturated and the collector current stops increasing. circuit 21
Prevention of destruction such as the following is achieved. As a simple transistor destruction prevention circuit, the one shown in FIG. 2 is sufficient. FIG. 3 shows another embodiment of the invention. The circuit shown in FIG. 2 can sufficiently prevent transistor destruction under normal operating conditions. However, the circuit shown in FIG. 2 has a drawback that when the power supply voltage (+Vcc) decreases, the first control transistor 8 becomes saturated while the collector current I1 of the first control transistor 8 is small, and the control range becomes narrow. On the other hand, when the power supply voltage (+Vcc) increases, the transistor 8 is not saturated even if the collector current of the first control transistor 8 becomes considerably large, so that the first control transistor 8 is destroyed. There is danger. The circuit shown in FIG. 3 uses the power supply voltage (+
This circuit is designed to be able to respond to changes in Vcc), and is different from the circuit shown in FIG. A current limiting transistor 28 operated by the collector current of the second current mirror transistor 27 is provided. When the input signal applied to the input terminal 1 increases and the collector current of the first control transistor 8 increases, a current equal to the collector current flows through the second control transistor 9 and the second current mirror transistor 2.
It flows to 7. Then, a voltage is generated across the resistor 29 depending on the collector current of the second current mirror transistor 27. Therefore, if the value of the resistor 29 is appropriately set, the current limiting transistor 28 becomes conductive when a predetermined collector current of the second current mirror transistor 27, that is, a predetermined collector current of the first control transistor 8 flows. , bypassing the base current of the first control transistor 8 and the second control transistor 9, the collector current of the first control transistor 8 and the second control transistor 9 is limited, thereby limiting the collector current of the first control transistor 8 and the second control transistor 9. Prevention of destruction such as the following is achieved. The circuit shown in FIG. 3 can accomplish the main purpose of preventing destruction of the transistor as described above, and its operation is similar to that of the second current mirror transistor 27.
Since it depends only on the collector current of , it has the advantage that a stable protection operation can be performed regardless of changes in the power supply voltage. As described above, the pulse noise detection device according to the present invention has an excellent pulse noise detection function and is excellent in being able to prevent destruction of a transistor that performs gain control.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の説明に供する為の回路図、第
2図及び第3図はそれぞれ本発明の一実施例を示
す回路図である。 1…入力端子、…差動増幅回路、…両波整
流回路、…パルス雑音検出回路、…平滑回
路、…制御回路、8,9…制御トランジスタ、
26…電流制限抵抗、27…第2電流ミラートラ
ンジスタ、28…電流制限トランジスタ。
FIG. 1 is a circuit diagram for explaining the present invention, and FIGS. 2 and 3 are circuit diagrams each showing an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1...Input terminal, 2 ...Differential amplifier circuit, 3 ...Double wave rectifier circuit, 4 ...Pulse noise detection circuit, 5 ...Smoothing circuit, 6 ...Control circuit, 8, 9...Control transistor,
26... Current limiting resistor, 27... Second current mirror transistor, 28... Current limiting transistor.

Claims (1)

【特許請求の範囲】 1 受信信号中のパルス雑音及び連続雑音を増幅
する増幅回路と、該増幅回路の出力信号中の連続
雑音レベルを検出する第1検出回路と、前記出力
信号中のパルス雑音を検出する第2検出回路と、
前記第1検出回路の出力信号によつて駆動される
制御回路とを備え、前記制御回路によつて前記増
幅回路の利得制御を行うとともに、前記第2検出
回路から所定レベル以上のパルス雑音を取り出す
パルス雑音検出装置において、前記制御回路は、
前記第1検出回路の出力信号がベースに印加され
る制御トランジスタ及び該制御トランジスタに応
じて前記増幅回路の入力信号を制限する制限回路
を有し、前記制御トランジスタは、連続雑音レベ
ルの増大による破壊防止の為、該制御トランジス
タのコレクタ電流を制限する電流制限回路を備え
ることを特徴とするパルス雑音検出装置。 2 前記制御回路は、第1制御トランジスタ、電
流ミラー回路、第2制御トランジスタ、及び前記
増幅回路の入力信号制限回路を有し、前記電流ミ
ラー回路によつて、前記第1及び第2制御トラン
ジスタのコレクタ電流が等しく設定されるととも
に、前記第2制御トランジスタのコレクタ電流に
よつて前記入力信号制限回路が制御されるように
構成されており、前記電流制限回路は、前記第1
制御トランジスタのコレクタ電流と等しい電流を
流すことの出来るトランジスタと、該トランジス
タの前記電流によつて駆動される電流制限トラン
ジスタとを有し、該電流制限トランジスタによつ
て前記第1制御トランジスタのベース電流を制限
するようにしたことを特徴とする特許請求の範囲
第1項記載のパルス雑音検出装置。
[Scope of Claims] 1. An amplifier circuit that amplifies pulse noise and continuous noise in a received signal, a first detection circuit that detects a continuous noise level in an output signal of the amplifier circuit, and a pulse noise in the output signal. a second detection circuit that detects
a control circuit driven by the output signal of the first detection circuit, the control circuit controls the gain of the amplifier circuit, and extracts pulse noise of a predetermined level or higher from the second detection circuit. In the pulse noise detection device, the control circuit includes:
The control transistor has a control transistor to which the output signal of the first detection circuit is applied to the base, and a limiting circuit that limits the input signal of the amplifier circuit according to the control transistor, and the control transistor is configured to prevent destruction due to an increase in continuous noise level. A pulse noise detection device comprising a current limiting circuit that limits the collector current of the control transistor for prevention. 2. The control circuit includes a first control transistor, a current mirror circuit, a second control transistor, and an input signal limiting circuit for the amplifier circuit, and the current mirror circuit controls the input signal of the first and second control transistors. The collector currents are set to be equal, and the input signal limiting circuit is configured to be controlled by the collector current of the second control transistor, and the current limiting circuit is configured to control the input signal limiting circuit by the collector current of the second control transistor.
A transistor that can flow a current equal to the collector current of the control transistor, and a current-limiting transistor driven by the current of the transistor, and the base current of the first control transistor is controlled by the current-limiting transistor. 2. The pulse noise detection device according to claim 1, wherein the pulse noise detection device is configured to limit the amount of noise.
JP7576978A 1978-06-09 1978-06-19 Detector for pulsive noise Granted JPS551787A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7576978A JPS551787A (en) 1978-06-19 1978-06-19 Detector for pulsive noise
US06/022,342 US4278901A (en) 1978-06-09 1979-03-20 Pulsive component detecting apparatus
DE2922011A DE2922011C2 (en) 1978-06-09 1979-05-30 Device for detecting impulsive interference signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7576978A JPS551787A (en) 1978-06-19 1978-06-19 Detector for pulsive noise

Publications (2)

Publication Number Publication Date
JPS551787A JPS551787A (en) 1980-01-08
JPS6143891B2 true JPS6143891B2 (en) 1986-09-30

Family

ID=13585738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7576978A Granted JPS551787A (en) 1978-06-09 1978-06-19 Detector for pulsive noise

Country Status (1)

Country Link
JP (1) JPS551787A (en)

Also Published As

Publication number Publication date
JPS551787A (en) 1980-01-08

Similar Documents

Publication Publication Date Title
US4173739A (en) Overload detecting circuit for a PWM amplifier
US4415863A (en) Pulse width modulation amplifier
US4509022A (en) Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit
US4293822A (en) Gated AGC amplifier with dc feedback
JPH054334Y2 (en)
JPS6127714B2 (en)
JPH0119770B2 (en)
JPS6143891B2 (en)
JPS6143889B2 (en)
US4278901A (en) Pulsive component detecting apparatus
US4289981A (en) Pulsive component detecting apparatus
US3315094A (en) Gated limiter circuit
US4143330A (en) Detector circuit
US3553490A (en) Level detector amplifier with controllable degenerative feedback
JPS6143890B2 (en)
JPH0735462Y2 (en) AGC circuit
JPS6227633B2 (en)
JPS5926671Y2 (en) schmitt circuit
JPH026696Y2 (en)
JPS6133483B2 (en)
JPS5938765Y2 (en) FM receiver pulse noise removal device
JPS6143309Y2 (en)
JPS6026321B2 (en) Power amplifier overload detection circuit
JPS6329293Y2 (en)
JPS6145448Y2 (en)