JPS6145771B2 - - Google Patents
Info
- Publication number
- JPS6145771B2 JPS6145771B2 JP4345578A JP4345578A JPS6145771B2 JP S6145771 B2 JPS6145771 B2 JP S6145771B2 JP 4345578 A JP4345578 A JP 4345578A JP 4345578 A JP4345578 A JP 4345578A JP S6145771 B2 JPS6145771 B2 JP S6145771B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- insulating film
- nematic liquid
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
本発明は絶縁膜の膜質評価法、とくに液晶の動
的散乱現象を応用した二層絶縁膜の膜質評価法に
係る。
的散乱現象を応用した二層絶縁膜の膜質評価法に
係る。
半導体基板上の絶縁膜の膜質は、半導体装置の
製造歩留、信頼性に極めて大きい影響をおよぼ
す。例えばピンホール欠陥の存在している不良膜
質の絶縁膜を用いては、高い製造歩留と高信頼性
の半導体装置の製造は望めない。したがつて、半
導体工業においては、ピンホール欠陥などのない
成膜技術が要求される訳だが、その成膜技術の向
上のためには詳しく膜質を評価する必要がある。
製造歩留、信頼性に極めて大きい影響をおよぼ
す。例えばピンホール欠陥の存在している不良膜
質の絶縁膜を用いては、高い製造歩留と高信頼性
の半導体装置の製造は望めない。したがつて、半
導体工業においては、ピンホール欠陥などのない
成膜技術が要求される訳だが、その成膜技術の向
上のためには詳しく膜質を評価する必要がある。
絶縁膜の膜質評価法の一つとしてネマチツク液
晶の動的散乱現象を応用する評価法があり、これ
は絶縁膜中に存在するピンホール欠陥などを高感
度でかつ欠陥存在箇所を直視できる長所がある。
晶の動的散乱現象を応用する評価法があり、これ
は絶縁膜中に存在するピンホール欠陥などを高感
度でかつ欠陥存在箇所を直視できる長所がある。
以下シリコン （Si）基板上の二酸化ケイ素
（SiO2）膜・窒化ケイ素 （Si3N4）膜の二層膜を例
にとつて液晶の動的散乱を利用した従来の絶縁膜
の膜質評価法を説明する。
（SiO2）膜・窒化ケイ素 （Si3N4）膜の二層膜を例
にとつて液晶の動的散乱を利用した従来の絶縁膜
の膜質評価法を説明する。
第１図は、二層の絶縁膜を有する被評価試料の
断面図である。被評価試料１００はSi基板１、
SiO2膜２、Si3N4膜３から構成されており、SiO2
膜２にはSiO2膜ピンホール欠陥４２、Si3N4膜３
にはSi3N4膜ピンホール欠陥４３を含んでいるも
のとする。
断面図である。被評価試料１００はSi基板１、
SiO2膜２、Si3N4膜３から構成されており、SiO2
膜２にはSiO2膜ピンホール欠陥４２、Si3N4膜３
にはSi3N4膜ピンホール欠陥４３を含んでいるも
のとする。
液晶による絶縁膜の膜質評価法では、絶縁膜上
にネマチツク液晶膜を形成し、さらにネマチツク
液晶膜に接触させて透明導電膜を載置し、Si基板
のごとき半導体基板と透明導電膜との間に直流電
圧を印加しながら、ピンホール欠陥などの所在箇
所上の液晶膜中に発生した動的散乱現象を観測す
る。
にネマチツク液晶膜を形成し、さらにネマチツク
液晶膜に接触させて透明導電膜を載置し、Si基板
のごとき半導体基板と透明導電膜との間に直流電
圧を印加しながら、ピンホール欠陥などの所在箇
所上の液晶膜中に発生した動的散乱現象を観測す
る。
第２図は、液晶法の従来方法を説明するための
断面図および電源回路図である。
断面図および電源回路図である。
図においては、Si3N4膜のない参考試料２００
のSiO2膜２の上にネマチツク液晶膜５が形成さ
れ、さらにネマチツク液晶膜５と接触して透明導
電膜６が載置されている。透明導電膜６は薄膜な
ので支持体としてのガラス板７の面に形成されて
いる。
のSiO2膜２の上にネマチツク液晶膜５が形成さ
れ、さらにネマチツク液晶膜５と接触して透明導
電膜６が載置されている。透明導電膜６は薄膜な
ので支持体としてのガラス板７の面に形成されて
いる。
透明導電膜６とSi基板１の間には直流電源８に
より直流電圧V0が印加されている。この直流電
圧V0はネマチツク液晶膜５の電位差V1とSiO2膜
２の電位差V2の和から成立つている。
より直流電圧V0が印加されている。この直流電
圧V0はネマチツク液晶膜５の電位差V1とSiO2膜
２の電位差V2の和から成立つている。
ここで、V0がネマチツク液晶膜５を動的散乱
モードに至らせるしきい値電圧Ｖthであるなら
ば、SiO2膜２に含まれているSiO2膜ピンホール
欠陥４２の箇所でのみV2＝０であるからV1＝V0
＝Ｖthとなつて第２図のごとく、局部的な動的散
乱モードが発生する。この動的散乱モード発生領
域９はSiO2膜ピンホール欠陥４２の寸法よりも
大きいので、動的散乱モード発生領域９を観測す
ることにより、微小なSiO2膜ピンホール欠陥４
２を検出でき、しかもその所在位置をも知ること
ができる。
モードに至らせるしきい値電圧Ｖthであるなら
ば、SiO2膜２に含まれているSiO2膜ピンホール
欠陥４２の箇所でのみV2＝０であるからV1＝V0
＝Ｖthとなつて第２図のごとく、局部的な動的散
乱モードが発生する。この動的散乱モード発生領
域９はSiO2膜ピンホール欠陥４２の寸法よりも
大きいので、動的散乱モード発生領域９を観測す
ることにより、微小なSiO2膜ピンホール欠陥４
２を検出でき、しかもその所在位置をも知ること
ができる。
しかし従来、液晶による絶縁膜の評価法を適用
する場合には、対象とする絶縁膜として単一種類
の単層膜に限られるのが通常であつた。これは、
２種類の絶縁膜からなる二層膜へ液晶による評価
法を適用すると、二層膜としての評価はできるも
のの、それぞれの種類の絶縁膜に対しての評価
を、二層膜としての評価結果から判断しがたいた
めであつた。膜質を向上させる成膜技術の改善に
は、それぞれの種類の絶縁膜の評価を必要とする
が、それぞれの種類の単層膜を個々に評価する
と、評価作業能率の悪くなる欠点があるばかりで
なく、それぞれの単層膜の評価結果を重ね合わせ
て二層膜の評価結果となし得るものかどうかの疑
問のつきまとう恐れがある。例えば、Si基板上に
SiO2膜を形成し、さらにその上にSi3N4膜を形成
した二層絶縁膜の評価の場合、従来法で検出され
たピンホール欠陥は、SiO2膜に存在するのは、
Si3N4膜に存在するのか判定が困難である。ま
た、Si基板上のSiO2膜と、Si基板上のSi3N4膜を
個々に評価すると、評価試料として２種類を要し
評価作業能率が悪くなる。また、Si基板上のSiO2
膜の試料で得られたピンホール欠陥密度とSi基板
上のSi3N4膜の試料で得られたピンホール欠陥密
度との単純な算術和で、Si基板上のSiO2膜・
Si3N4膜の二層膜のピンホール欠陥密度と判断し
てよいものでもない。Si3N4膜の形成においては
熱処理を伴うのが通常であるから、Si3N4膜の下
地のSiO2膜での新らたな欠陥発生や、Si基板上の
Si3N4膜の欠陥とは違つたSiO2膜上のSi3N4膜での
新らたな欠陥発生があり得るからである。
する場合には、対象とする絶縁膜として単一種類
の単層膜に限られるのが通常であつた。これは、
２種類の絶縁膜からなる二層膜へ液晶による評価
法を適用すると、二層膜としての評価はできるも
のの、それぞれの種類の絶縁膜に対しての評価
を、二層膜としての評価結果から判断しがたいた
めであつた。膜質を向上させる成膜技術の改善に
は、それぞれの種類の絶縁膜の評価を必要とする
が、それぞれの種類の単層膜を個々に評価する
と、評価作業能率の悪くなる欠点があるばかりで
なく、それぞれの単層膜の評価結果を重ね合わせ
て二層膜の評価結果となし得るものかどうかの疑
問のつきまとう恐れがある。例えば、Si基板上に
SiO2膜を形成し、さらにその上にSi3N4膜を形成
した二層絶縁膜の評価の場合、従来法で検出され
たピンホール欠陥は、SiO2膜に存在するのは、
Si3N4膜に存在するのか判定が困難である。ま
た、Si基板上のSiO2膜と、Si基板上のSi3N4膜を
個々に評価すると、評価試料として２種類を要し
評価作業能率が悪くなる。また、Si基板上のSiO2
膜の試料で得られたピンホール欠陥密度とSi基板
上のSi3N4膜の試料で得られたピンホール欠陥密
度との単純な算術和で、Si基板上のSiO2膜・
Si3N4膜の二層膜のピンホール欠陥密度と判断し
てよいものでもない。Si3N4膜の形成においては
熱処理を伴うのが通常であるから、Si3N4膜の下
地のSiO2膜での新らたな欠陥発生や、Si基板上の
Si3N4膜の欠陥とは違つたSiO2膜上のSi3N4膜での
新らたな欠陥発生があり得るからである。
本発明は、上記の点に鑑みてなされたものであ
り、二層絶縁膜を形成している各絶縁膜の膜質を
液晶の動的散乱を用いて評価することを可能にす
る絶縁膜の膜質評価法を提供することを目的とし
たものである。
り、二層絶縁膜を形成している各絶縁膜の膜質を
液晶の動的散乱を用いて評価することを可能にす
る絶縁膜の膜質評価法を提供することを目的とし
たものである。
第３図は、本発明による膜質評価法を説明する
ための補助的な断面図および電源回路図である。
図においては、V0をV0＞Ｖth＋V2としている。こ
の場合には、SiO2膜ピンホール欠陥４２の有無
にかかわらず、SiO2膜２上のすべての位置にお
いてネマチツク液晶膜５の電位差V1はV1＞Ｖthで
あるから、図のごとくネマチツク液晶膜５の全体
が動的散乱モードとなる。ここで、このネマチツ
ク液晶膜５全体が動的散乱モードとなる最低の
V0の値を、SiO2膜２に対してV02としておく。
ための補助的な断面図および電源回路図である。
図においては、V0をV0＞Ｖth＋V2としている。こ
の場合には、SiO2膜ピンホール欠陥４２の有無
にかかわらず、SiO2膜２上のすべての位置にお
いてネマチツク液晶膜５の電位差V1はV1＞Ｖthで
あるから、図のごとくネマチツク液晶膜５の全体
が動的散乱モードとなる。ここで、このネマチツ
ク液晶膜５全体が動的散乱モードとなる最低の
V0の値を、SiO2膜２に対してV02としておく。
第３図で説明したようなネマチツク液晶膜５の
全体が動的散乱モードとなる状態は、SiO2膜２
をSi3N4膜に置き代えた場合にも作り出すことが
できる。このSi3N4膜の場合のネマチツク液晶膜
５全体が動的散乱モードとなる最低のV0の値を
V03としておく。ただし、このSi3N4膜の場合にお
いても、ネマチツク液晶膜５の膜厚はSiO2膜２
の場合と同じ膜厚としておく。
全体が動的散乱モードとなる状態は、SiO2膜２
をSi3N4膜に置き代えた場合にも作り出すことが
できる。このSi3N4膜の場合のネマチツク液晶膜
５全体が動的散乱モードとなる最低のV0の値を
V03としておく。ただし、このSi3N4膜の場合にお
いても、ネマチツク液晶膜５の膜厚はSiO2膜２
の場合と同じ膜厚としておく。
V02、V03の大小関係は、それぞれの膜厚によつ
て異なるが、一般に半導体工業で用いられる
SiO2膜２、Si3N4膜３の場合はV02≠V13である。
て異なるが、一般に半導体工業で用いられる
SiO2膜２、Si3N4膜３の場合はV02≠V13である。
ここでは、V02はV03より小さくしておく。
第４図は二層絶縁膜に対する本発明の膜質評価
法を説明するための断面図および電源回路図であ
る。液晶膜の膜厚は第３図の場合に用いた液晶膜
の膜厚と同一にしておく。二層絶縁膜２３にはそ
れぞれSiO2膜ピンホール欠陥４２、Si3N4膜ピン
ホール欠陥４３を含んでいる。本発明の膜質評価
法では、まず、透明導電膜６とSi基板１の間に直
流電圧V02を印加する。この時には第４図ａに示
すごとく、Si3N4膜ピンホール欠陥４３のところ
のネマチツク液晶膜５だけがSi3N4膜欠除のため
動的散乱モード発生領域９となる。つづいて透明
導電膜６とSi基板１の間に直流電圧V03を印加す
る。この時には第４図ｂに示すごとく、Si3N4膜
ピンホール欠陥４３のところのネマチツク液晶膜
５だけでなく、SiO2膜ピンホール欠陥４２のと
ころのネマチツク液晶膜５もSiO2欠除のため動
的散乱モード発生領域９となる。したがつて、透
明導電膜６とSi基板１の間に印加する直流電圧を
V02またはV03として、現出する動的散乱モード発
生領域９を観測しその観測結果を対比することに
より、Si3N4膜ピンホール欠陥４３またはSiO2膜
ピンホール欠陥４２を検知でき、かつそれら欠陥
の所在位置をも知ることができる。Si3N4膜ピン
ホール欠陥４３とSiO2膜ピンホール欠陥４２の
所在位置が一致することは極めてまれである。
法を説明するための断面図および電源回路図であ
る。液晶膜の膜厚は第３図の場合に用いた液晶膜
の膜厚と同一にしておく。二層絶縁膜２３にはそ
れぞれSiO2膜ピンホール欠陥４２、Si3N4膜ピン
ホール欠陥４３を含んでいる。本発明の膜質評価
法では、まず、透明導電膜６とSi基板１の間に直
流電圧V02を印加する。この時には第４図ａに示
すごとく、Si3N4膜ピンホール欠陥４３のところ
のネマチツク液晶膜５だけがSi3N4膜欠除のため
動的散乱モード発生領域９となる。つづいて透明
導電膜６とSi基板１の間に直流電圧V03を印加す
る。この時には第４図ｂに示すごとく、Si3N4膜
ピンホール欠陥４３のところのネマチツク液晶膜
５だけでなく、SiO2膜ピンホール欠陥４２のと
ころのネマチツク液晶膜５もSiO2欠除のため動
的散乱モード発生領域９となる。したがつて、透
明導電膜６とSi基板１の間に印加する直流電圧を
V02またはV03として、現出する動的散乱モード発
生領域９を観測しその観測結果を対比することに
より、Si3N4膜ピンホール欠陥４３またはSiO2膜
ピンホール欠陥４２を検知でき、かつそれら欠陥
の所在位置をも知ることができる。Si3N4膜ピン
ホール欠陥４３とSiO2膜ピンホール欠陥４２の
所在位置が一致することは極めてまれである。
以上は、二層絶縁膜としてSiO2膜とSi3N4膜と
からなるものを例示したが、成膜工程の異なる２
種類のSiO2膜のごとき二層絶縁膜にも適用で
き、絶縁膜としてのアルミナ（Al2O3）膜などに
も適用できる。また、半導体基板としてSi基板を
例示したが、ヒ化ガリウム（GaAs）基板、ゲル
マニウム（Ge）基板などの半導体基板、または
金（Au）、モリブデン（Mo）などの導電性基板
にも適用できる。印加直流電圧の極性については
特定しなかつたが、確実に絶縁膜の欠除したピン
ホール欠陥を検出する場合には、半導体基板また
は導電性基板を電位、透明導電膜を電位とす
れば極めて正確にピンホール欠陥が検出できる絶
縁膜の膜質評価法となる。
からなるものを例示したが、成膜工程の異なる２
種類のSiO2膜のごとき二層絶縁膜にも適用で
き、絶縁膜としてのアルミナ（Al2O3）膜などに
も適用できる。また、半導体基板としてSi基板を
例示したが、ヒ化ガリウム（GaAs）基板、ゲル
マニウム（Ge）基板などの半導体基板、または
金（Au）、モリブデン（Mo）などの導電性基板
にも適用できる。印加直流電圧の極性については
特定しなかつたが、確実に絶縁膜の欠除したピン
ホール欠陥を検出する場合には、半導体基板また
は導電性基板を電位、透明導電膜を電位とす
れば極めて正確にピンホール欠陥が検出できる絶
縁膜の膜質評価法となる。
以上詳しく説明したように、本発明の二層絶縁
膜の膜質評価法は、それぞれの絶縁膜の膜質を独
立に評価でき、しかも欠陥所在位置を知ることの
できる簡便な方法である。それぞれの絶縁膜に対
する既述の例えばV02、V03は、それぞれの絶縁
膜、ネマチツク液晶の固有電気抵抗、膜厚、ネマ
チツク液晶のしきい値電圧が分かれば、容易に算
出できるものである。したがつて、半導体工業に
おける絶縁膜のごとき、種類、膜厚の異なること
の多い二層絶縁膜の膜質評価に好適である。それ
ゆえ本発明の膜質評価法によつて、成膜技術の向
上、ひいては高い製造歩留と高信頼性の半導体装
置の製造を期待できる。
膜の膜質評価法は、それぞれの絶縁膜の膜質を独
立に評価でき、しかも欠陥所在位置を知ることの
できる簡便な方法である。それぞれの絶縁膜に対
する既述の例えばV02、V03は、それぞれの絶縁
膜、ネマチツク液晶の固有電気抵抗、膜厚、ネマ
チツク液晶のしきい値電圧が分かれば、容易に算
出できるものである。したがつて、半導体工業に
おける絶縁膜のごとき、種類、膜厚の異なること
の多い二層絶縁膜の膜質評価に好適である。それ
ゆえ本発明の膜質評価法によつて、成膜技術の向
上、ひいては高い製造歩留と高信頼性の半導体装
置の製造を期待できる。
第１図は二層の絶縁膜を有する被評価試料の一
例の断面図、第２図は従来の液晶法を説明するた
めの断面図および電源回路図、第３図は本発明に
よる膜質評価法を説明するための補助的な断面図
および電源回路図、第４図ａ，ｂは本発明による
膜質評価法を説明するための断面図および電源回
路図である。 図において、１はSi基板（半導体基板）、２は
SiO2膜（第１の絶縁膜）、２３は二層絶縁膜、３
はSi3N4膜（第２の絶縁膜）、４２はSiO2膜ピンホ
ール欠陥、４３はSi3N4膜ピンホール欠陥、５は
ネマチツク液晶膜、６は透明導電膜、７はガラス
板、８は直流電源、９は動的散乱モード発生領
域、１００は被評価試料である。なお、図中同一
符号はそれぞれ同一または相当部分を示す。
例の断面図、第２図は従来の液晶法を説明するた
めの断面図および電源回路図、第３図は本発明に
よる膜質評価法を説明するための補助的な断面図
および電源回路図、第４図ａ，ｂは本発明による
膜質評価法を説明するための断面図および電源回
路図である。 図において、１はSi基板（半導体基板）、２は
SiO2膜（第１の絶縁膜）、２３は二層絶縁膜、３
はSi3N4膜（第２の絶縁膜）、４２はSiO2膜ピンホ
ール欠陥、４３はSi3N4膜ピンホール欠陥、５は
ネマチツク液晶膜、６は透明導電膜、７はガラス
板、８は直流電源、９は動的散乱モード発生領
域、１００は被評価試料である。なお、図中同一
符号はそれぞれ同一または相当部分を示す。
Claims (1)
- １ 半導体基板または導電性基板の上に第１の絶
縁膜、第２の絶縁膜が順次形成された二層絶縁膜
の上記第２の絶縁膜上にネマチツク液晶膜を形成
し、このネマチツク液晶膜に透明導電膜を接触さ
せた後、上記第１および第２の絶縁膜のうち第１
の絶縁膜のみが存在する場合に上記ネマチツク液
晶膜が全面にわたつて動的散乱モードとなる第１
の直流電圧または第２の絶縁膜のみが存在する場
合に上記ネマチツク液晶膜が全面にわたつて動的
散乱モードとなる第２の直流電圧を上記半導体基
板または上記導電性基板と上記透明導電膜との間
に印加し、上記第１の直流電圧および上記第２の
直流電圧のそれぞれに対して上記二層絶縁膜上の
上記ネマチツク液晶膜が動的散乱モードとなる箇
所を観測してその観測結果を対比することを特徴
とする絶縁膜の膜質評価法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4345578A JPS54134986A (en) | 1978-04-12 | 1978-04-12 | Appreciation method of film quality of insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4345578A JPS54134986A (en) | 1978-04-12 | 1978-04-12 | Appreciation method of film quality of insulating film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54134986A JPS54134986A (en) | 1979-10-19 |
| JPS6145771B2 true JPS6145771B2 (ja) | 1986-10-09 |
Family
ID=12664168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4345578A Granted JPS54134986A (en) | 1978-04-12 | 1978-04-12 | Appreciation method of film quality of insulating film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54134986A (ja) |
-
1978
- 1978-04-12 JP JP4345578A patent/JPS54134986A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54134986A (en) | 1979-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW400554B (en) | The removing method for the thin film layer involved in the semiconductor device | |
| JP2001201448A (ja) | 基板表面のマイクロラフネス測定方法及び装置 | |
| JPS6145771B2 (ja) | ||
| CN110176397A (zh) | 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法 | |
| JP2625362B2 (ja) | 半導体装置の製造方法 | |
| JPH06112291A (ja) | 半導体の少数キャリアのライフタイム測定方法 | |
| Gajda | Techniques in failure analysis of MOS devices | |
| Salvo | An improved approach to locating pinhole defects in MOS and bipolar integrated circuits using liquid crystals | |
| JPS5814609Y2 (ja) | 絶縁膜の欠陥解析装置 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| TWI236724B (en) | Method of wafer defect monitoring | |
| JPS60136323A (ja) | 絶縁体膜の検査方法 | |
| JP2864920B2 (ja) | シリコンウェーハの品質検査方法 | |
| TW200411812A (en) | Method of fabricating shallow trench isolation | |
| JPS5856973B2 (ja) | 絶縁膜の欠陥検出装置 | |
| JP2004349342A (ja) | 空乏層容量測定方法 | |
| JPS5921169B2 (ja) | 半導体素子の不良解析法 | |
| JPH0444244A (ja) | ウエーハの結晶欠陥検査装置 | |
| JP2704054B2 (ja) | 層間絶縁膜の検査方法 | |
| Gu et al. | Investigation of stress/strain of silicon on insulator using optical second harmonic generation method | |
| TW202331228A (zh) | 碳化矽晶圓來料之檢測方法 | |
| KR970077429A (ko) | 접합된 반도체기판쌍의 비접합영역 관찰을 위한 시편 제조방법 | |
| JP2003151961A (ja) | 半導体装置の検査方法および検査装置 | |
| JPS5915382B2 (ja) | ゲ−ト酸化膜の膜質評価法 | |
| JPS61186831A (ja) | 酸化膜の膜質評価方法 |