JPS6146866B2 - - Google Patents
Info
- Publication number
- JPS6146866B2 JPS6146866B2 JP52139282A JP13928277A JPS6146866B2 JP S6146866 B2 JPS6146866 B2 JP S6146866B2 JP 52139282 A JP52139282 A JP 52139282A JP 13928277 A JP13928277 A JP 13928277A JP S6146866 B2 JPS6146866 B2 JP S6146866B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- circuit
- output
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明は電気パルスの数を計数してキーボード
で入力した置数と同等に表示、計算等を行なうこ
とのできる電子式卓上計算機に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic desktop calculator that can count the number of electrical pulses and perform display, calculation, etc. in the same way as a number entered on a keyboard.
一般の電子式卓上計算機においてはキーボード
による置数をもとに演算等を行なうようにしてい
る。しかしこの種の計算機において置数キーとは
独立してパルスを発生させる手段や、外部装置の
パルスを受信する手段を設け、そのパルスを計数
して表示したり、またその計数値とキーボードで
置数したものとを演算させる機能を設けたものが
必要とされつつある。たとえば地図上の2点間の
距離を測定するに際しては、その2点間を結ぶ線
上を所定の回転角度ごとにパルスを発生するロー
ラでトレースし、発生したパルスをレジスタに入
力させるようにしておけば、縮尺をキーボードで
入力してその2数の積を演算させることにより、
きわめて容易に距離の測定が行なえる。 In general electronic desktop calculators, calculations are performed based on numbers entered on the keyboard. However, this type of calculator is equipped with a means to generate pulses independently of the numeric keypad, or a means to receive pulses from an external device, and it is possible to count and display the pulses, or to input the counted value and the keyboard. There is a growing need for something with a function to calculate numbers. For example, when measuring the distance between two points on a map, you can trace the line connecting the two points with a roller that generates pulses at every predetermined angle of rotation, and input the generated pulses into a register. For example, by inputting the scale on the keyboard and calculating the product of the two numbers,
Distances can be measured very easily.
本発明はこの種の装置に用いることができる電
子式卓上計算機を提供しようとするものである。 The present invention seeks to provide an electronic desktop calculator that can be used in this type of device.
以下にその実施例について図面とともに説明す
る。第1図において1は電卓のキーボード、2は
置数及び演算命令回路、3は制御回路、4は演算
レジスタ、5は表示レジスタ14の内容を表示す
るための表示器を含む表示回路である。なお上述
した1〜5および14は通常の電卓に設けられて
いるものと同様である。6は電気的な信号を発生
する信号発生器で、スイツチ6aの開閉にともな
つてHまたはLの信号が発生する。7は2つの入
力の不一致状態を検出してパルスを発生する不一
致検出回路、8はこの不一致検出回路7の状態を
反転出力するフリツプフロツプ、9はキーボード
1の置数演算命令が働くと計算モードとなり、ま
たパルスがカウントされるとカウントモードとな
ることを記憶するフリツプフロツプ、10,11
は表示レジスタ14への実行命令を選択するゲー
ト、12は表示レジスタ14のカウント数に1を
加える1加算回路、13は1を置数する置数回路
である。 Examples thereof will be described below with reference to the drawings. In FIG. 1, 1 is a keyboard of the calculator, 2 is a numeric value and arithmetic command circuit, 3 is a control circuit, 4 is an arithmetic register, and 5 is a display circuit including a display for displaying the contents of the display register 14. Note that 1 to 5 and 14 described above are the same as those provided in a normal calculator. A signal generator 6 generates an electrical signal, which generates an H or L signal as the switch 6a opens or closes. 7 is a mismatch detection circuit that detects a mismatch state between two inputs and generates a pulse; 8 is a flip-flop that inverts and outputs the state of this mismatch detection circuit 7; and 9 enters a calculation mode when a numeric operation command from the keyboard 1 is activated. , and flip-flops 10 and 11 that store the count mode when the pulses are counted.
12 is a 1 addition circuit that adds 1 to the count number of display register 14, and 13 is a numeral circuit that sets 1.
次に以上の構成の実施例の動作を第3図のタイ
ミングチヤートを用いて説明する。 Next, the operation of the embodiment having the above configuration will be explained using the timing chart shown in FIG.
第3図において、イは信号発生器6の出力、ロ
は不一致検出回路7の出力、ハはフリツプフロツ
プ8の出力である。第3図で、時間タンミングが
taよりも前の時は不一致検出回路7の2つの入
力はそれぞれLowレベルになつているので、ロの
ように出力はLowレベルになつている。次に、信
号発生器6の出力が時間タイミングtaにおい
て、LowからHighに変わる。一方フリツプフロ
ツプ8の出力は変わらないため、不一致検出回路
7は2つの入力が不一致であると認識して、t1の
時間だけ遅れてHighレベルの出力を出す。ここ
で、t1の遅れは、ゲート遅延時間の一種とみなさ
れる。このように不一致検出回路7の出力が立上
がるとフリツプフロツプ8はこの立上りエツジを
検出して、t2の時間だけ遅れて出力を反転する。
t2の遅れもゲート遅延時間の一種とみなされる。 In FIG. 3, A is the output of the signal generator 6, B is the output of the mismatch detection circuit 7, and C is the output of the flip-flop 8. In FIG. 3, when the time timing is before t a , the two inputs of the mismatch detection circuit 7 are each at a low level, so the output is at a low level as shown in FIG. Next, the output of the signal generator 6 changes from Low to High at time timing ta . On the other hand, since the output of the flip-flop 8 does not change, the mismatch detection circuit 7 recognizes that the two inputs do not match, and outputs a high level output with a delay of time t1 . Here, the delay of t1 is considered as a type of gate delay time. When the output of the mismatch detection circuit 7 rises in this manner, the flip-flop 8 detects this rising edge and inverts the output after a delay of time t2 .
The delay of t 2 is also considered as a type of gate delay time.
このようにフリツプフリツプ8の出力もHigh
レベルになると、不一致検出回路7の入力は2つ
ともHighレベルになるため、不一致検出回路7
はふたたびt1の時間だけ遅れてLowレベルにな
る。このようにして、不一致検出回路7およびフ
リツプフロツプ8は信号発生器6の出力のレベル
が反転するごとに1発のパルスを発生する。 In this way, the output of flip flip 8 is also High.
When the level is reached, both inputs of the mismatch detection circuit 7 become High level, so the mismatch detection circuit 7
becomes Low level again with a delay of time t 1 . In this manner, the mismatch detection circuit 7 and the flip-flop 8 generate one pulse each time the level of the output of the signal generator 6 is inverted.
今、フリツプフロツプ9が計算モードになつて
いる場合、不一致検出回路7から出力されたパル
スはゲート11を通じてフリツプフロツプ9をカ
ウントモードに変換し、表示レジスタ14に記憶
されている計算結果を消却する。同時に1置数回
路13の働きで表示レジスタ14に1が置数され
る。またフリツプフロツプ9がカウントモードに
なるとゲート10は開かれ、ゲート11は閉じ
る。したがつて不一致検出回路7から後続して発
生するパルスはゲート10を介して1加算回路1
2に加えられ、そのパルスが加わるごとに表示レ
ジスタ14の内容は1ずつ増加する。すなわち表
示レジスタ14には不一致検出回路7の発生した
パルス数が記憶され、表示回路5によつて表示さ
れる。 If the flip-flop 9 is now in the calculation mode, the pulse output from the mismatch detection circuit 7 converts the flip-flop 9 into the counting mode through the gate 11 and erases the calculation result stored in the display register 14. At the same time, 1 is placed in the display register 14 by the function of the 1 setting circuit 13. Further, when the flip-flop 9 enters the counting mode, the gate 10 is opened and the gate 11 is closed. Therefore, the pulses subsequently generated from the mismatch detection circuit 7 are passed through the gate 10 to the 1 addition circuit 1.
2, and the contents of the display register 14 are incremented by 1 each time the pulse is added. That is, the number of pulses generated by the mismatch detection circuit 7 is stored in the display register 14 and displayed by the display circuit 5.
また不一致検出回路7から最初のパルスが発生
する時に、既にフリツプフロツプ9がカウントモ
ードにある場合、その最初のパルスはゲート10
を介して1加算回路12に加わり、既に表示レジ
スタ14に記憶されている内容に加算される。こ
のようにしてパルスカウントが終つて電卓のキー
が入力されるとフリツプフロツプ9はリセツトさ
れ計算モードになる。 Furthermore, if the flip-flop 9 is already in the counting mode when the first pulse is generated from the mismatch detection circuit 7, the first pulse is generated by the gate 10.
is added to the 1 addition circuit 12 via the 1 addition circuit 12, and added to the contents already stored in the display register 14. When the calculator key is input after pulse counting is completed in this way, the flip-flop 9 is reset and enters the calculation mode.
このようにしてパルスのカウントを行なうのは
回路6〜13で行ない、その結果を表示レジスタ
14に収めるだけであり、電卓の制御回路3の状
態は変化させないため、カウントされた数値は電
卓の置数キーで置数された数値と同等に計算に使
用することができる。 The pulses are counted in this way by the circuits 6 to 13, and the results are only stored in the display register 14, and the state of the calculator control circuit 3 is not changed, so the counted value is stored in the calculator. It can be used for calculations in the same way as numbers entered using the number keys.
第2図はこの装置の実際の操作状態および表示
回路5による表示を示したもので、キーボード1
による「12345×」の入力、信号発生器6による
21回の操作結果が「259245」である。また信号発
生器6による11回の操作、キーボード1による
「×」の入力、さらに信号発生器6による16回の
操作、キーボード1による「=」の入力により
「176」が表示される。 FIG. 2 shows the actual operating status of this device and the display by the display circuit 5.
Input "12345×" by signal generator 6
The result of 21 operations is "259245". Further, by operating the signal generator 6 11 times, inputting "x" using the keyboard 1, further operating the signal generator 6 16 times, and inputting "=" using the keyboard 1, "176" is displayed.
以上の説明から明らかなように、本発明によれ
ばパルスを計数してその値を表示したり、またキ
ーボードで置数された値とそのパルスの計数値と
で演算を任意に行なわせることができる。 As is clear from the above description, according to the present invention, it is possible to count pulses and display the value, and to perform arbitrary calculations using the value entered on the keyboard and the counted value of the pulse. can.
第1図は本発明の一実施例による電子式卓上計
算機のブロツク図、第2図はその操作方法を示す
図、第3図はそのタイミングチヤートである。
1……キーボード、4……演算レジスタ、5…
…表示回路、7……不一致検出回路、9……フリ
ツプフロツプ、10,11……ゲート、12……
1加算回路、13……1置数回路。
FIG. 1 is a block diagram of an electronic desktop calculator according to an embodiment of the present invention, FIG. 2 is a diagram showing its operating method, and FIG. 3 is a timing chart thereof. 1... Keyboard, 4... Arithmetic register, 5...
...display circuit, 7...mismatch detection circuit, 9...flip-flop, 10, 11...gate, 12...
1 addition circuit, 13...1 digit circuit.
Claims (1)
部、演算レジスタ、表示レジスタおよび表示器を
有する電子式卓上計算機において、上記キーボー
ドから入力信号が加わることによりリセツト(あ
るいはセツト)され、上記表示レジスタに1を置
数する1置数回路の実行命令が発生することによ
りセツト(あるいはリセツト)されるフリツプフ
ロツプ、計数されるべきパルスを発生するパルス
発生回路、上記フリツプフロツプがリセツト(あ
るいはセツト)時に上記パルス発生回路の出力パ
ルスが加わると上記実行命令を発生する手段、お
よび上記フリツプフロツプがセツト(あるいはリ
セツト)時に上記パルス発生回路の出力パルスが
加わると上記表示レジスタの内容に1を加える1
加算回路を設けてなる電子式卓上計算機。 2 パルス発生回路として、スイツチの開閉動作
によりレベルの異なる2種の信号を発生する信号
発生器、この信号発生器の出力信号が一方の入力
として加わる不一致検出回路、および上記信号発
生器の出力に応動した上記不一致検出回路の出力
により出力が反転すると共に、その反転出力を上
記不一致検出回路の他方の入力とするフリツプフ
ロツプを用いることを特徴とする特許請求の範囲
第1項記載の電子式卓上計算機。[Scope of Claims] 1. An electronic desktop calculator having a keyboard, a numerical value and arithmetic instruction circuit, a control unit, an arithmetic register, a display register, and a display, which is reset (or set) by applying an input signal from the keyboard. , a flip-flop that is set (or reset) by the generation of an execution instruction for the 1-digit circuit that places 1 in the display register, a pulse generation circuit that generates pulses to be counted, and a flip-flop that is reset (or reset) by the above flip-flop. ) for generating the execution command when the output pulse of the pulse generation circuit is applied when the flip-flop is set (or reset); and means for adding 1 to the contents of the display register when the output pulse of the pulse generation circuit is applied when the flip-flop is set (or reset).
An electronic desktop calculator equipped with an adding circuit. 2. As a pulse generation circuit, a signal generator that generates two types of signals with different levels by the opening and closing operations of a switch, a discrepancy detection circuit to which the output signal of this signal generator is added as one input, and a The electronic desktop calculator according to claim 1, characterized in that a flip-flop is used whose output is inverted by the output of the responsive discrepancy detection circuit, and whose inverted output is used as the other input of the discrepancy detection circuit. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13928277A JPS5471961A (en) | 1977-11-18 | 1977-11-18 | Electronic desk calculator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13928277A JPS5471961A (en) | 1977-11-18 | 1977-11-18 | Electronic desk calculator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5471961A JPS5471961A (en) | 1979-06-08 |
| JPS6146866B2 true JPS6146866B2 (en) | 1986-10-16 |
Family
ID=15241643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13928277A Granted JPS5471961A (en) | 1977-11-18 | 1977-11-18 | Electronic desk calculator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5471961A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228255A (en) * | 1975-08-18 | 1977-03-03 | Miyayama Denki Kogyo Kk | Electronic calculator working also as counter |
-
1977
- 1977-11-18 JP JP13928277A patent/JPS5471961A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5471961A (en) | 1979-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2039394A (en) | Key input system for electronic calculators | |
| US4237541A (en) | Electronic apparatus for indicating that a printer has been disabled | |
| US4093032A (en) | Electronic weighing apparatus | |
| US3062443A (en) | Indicating system | |
| JPS6146866B2 (en) | ||
| JPS6217781B2 (en) | ||
| US4367958A (en) | Correction signal generating system for an electronic timepiece | |
| GB1560840A (en) | Electronic timepiece | |
| HK52583A (en) | Electronic calculator with time counting function | |
| JPS592940B2 (en) | Input data correction method for electronic equipment | |
| JPS5922590Y2 (en) | portable calculator | |
| US4346450A (en) | Electronic calculator having item count display | |
| SU930312A2 (en) | Information input device | |
| JPS6025612Y2 (en) | random number generator | |
| JPS5943789B2 (en) | small computer | |
| JPS594056B2 (en) | Key input control method | |
| JPS601651B2 (en) | Random number generation method | |
| SU542338A1 (en) | Periodic pulse frequency multiplier | |
| US2905383A (en) | Register zero test | |
| SU399788A1 (en) | FREQUENCY DIGITAL DEVICE | |
| JPS6239453B2 (en) | ||
| SU410403A1 (en) | ||
| JPS5911947B2 (en) | electronic desk calculator | |
| SU643916A1 (en) | Arrangement for correcting non-linearity of characteristics of frequency-type sensors | |
| SU474946A1 (en) | Digital device for measuring alternating parameters |