JPS6146866B2 - - Google Patents
Info
- Publication number
- JPS6146866B2 JPS6146866B2 JP52139282A JP13928277A JPS6146866B2 JP S6146866 B2 JPS6146866 B2 JP S6146866B2 JP 52139282 A JP52139282 A JP 52139282A JP 13928277 A JP13928277 A JP 13928277A JP S6146866 B2 JPS6146866 B2 JP S6146866B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- circuit
- output
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明は電気パルスの数を計数してキーボード
で入力した置数と同等に表示、計算等を行なうこ
とのできる電子式卓上計算機に関するものであ
る。
で入力した置数と同等に表示、計算等を行なうこ
とのできる電子式卓上計算機に関するものであ
る。
一般の電子式卓上計算機においてはキーボード
による置数をもとに演算等を行なうようにしてい
る。しかしこの種の計算機において置数キーとは
独立してパルスを発生させる手段や、外部装置の
パルスを受信する手段を設け、そのパルスを計数
して表示したり、またその計数値とキーボードで
置数したものとを演算させる機能を設けたものが
必要とされつつある。たとえば地図上の２点間の
距離を測定するに際しては、その２点間を結ぶ線
上を所定の回転角度ごとにパルスを発生するロー
ラでトレースし、発生したパルスをレジスタに入
力させるようにしておけば、縮尺をキーボードで
入力してその２数の積を演算させることにより、
きわめて容易に距離の測定が行なえる。
による置数をもとに演算等を行なうようにしてい
る。しかしこの種の計算機において置数キーとは
独立してパルスを発生させる手段や、外部装置の
パルスを受信する手段を設け、そのパルスを計数
して表示したり、またその計数値とキーボードで
置数したものとを演算させる機能を設けたものが
必要とされつつある。たとえば地図上の２点間の
距離を測定するに際しては、その２点間を結ぶ線
上を所定の回転角度ごとにパルスを発生するロー
ラでトレースし、発生したパルスをレジスタに入
力させるようにしておけば、縮尺をキーボードで
入力してその２数の積を演算させることにより、
きわめて容易に距離の測定が行なえる。
本発明はこの種の装置に用いることができる電
子式卓上計算機を提供しようとするものである。
子式卓上計算機を提供しようとするものである。
以下にその実施例について図面とともに説明す
る。第１図において１は電卓のキーボード、２は
置数及び演算命令回路、３は制御回路、４は演算
レジスタ、５は表示レジスタ１４の内容を表示す
るための表示器を含む表示回路である。なお上述
した１〜５および１４は通常の電卓に設けられて
いるものと同様である。６は電気的な信号を発生
する信号発生器で、スイツチ６ａの開閉にともな
つてＨまたはＬの信号が発生する。７は２つの入
力の不一致状態を検出してパルスを発生する不一
致検出回路、８はこの不一致検出回路７の状態を
反転出力するフリツプフロツプ、９はキーボード
１の置数演算命令が働くと計算モードとなり、ま
たパルスがカウントされるとカウントモードとな
ることを記憶するフリツプフロツプ、１０，１１
は表示レジスタ１４への実行命令を選択するゲー
ト、１２は表示レジスタ１４のカウント数に１を
加える１加算回路、１３は１を置数する置数回路
である。
る。第１図において１は電卓のキーボード、２は
置数及び演算命令回路、３は制御回路、４は演算
レジスタ、５は表示レジスタ１４の内容を表示す
るための表示器を含む表示回路である。なお上述
した１〜５および１４は通常の電卓に設けられて
いるものと同様である。６は電気的な信号を発生
する信号発生器で、スイツチ６ａの開閉にともな
つてＨまたはＬの信号が発生する。７は２つの入
力の不一致状態を検出してパルスを発生する不一
致検出回路、８はこの不一致検出回路７の状態を
反転出力するフリツプフロツプ、９はキーボード
１の置数演算命令が働くと計算モードとなり、ま
たパルスがカウントされるとカウントモードとな
ることを記憶するフリツプフロツプ、１０，１１
は表示レジスタ１４への実行命令を選択するゲー
ト、１２は表示レジスタ１４のカウント数に１を
加える１加算回路、１３は１を置数する置数回路
である。
次に以上の構成の実施例の動作を第３図のタイ
ミングチヤートを用いて説明する。
ミングチヤートを用いて説明する。
第３図において、イは信号発生器６の出力、ロ
は不一致検出回路７の出力、ハはフリツプフロツ
プ８の出力である。第３図で、時間タンミングが
ｔaよりも前の時は不一致検出回路７の２つの入
力はそれぞれLowレベルになつているので、ロの
ように出力はLowレベルになつている。次に、信
号発生器６の出力が時間タイミングｔaにおい
て、LowからHighに変わる。一方フリツプフロ
ツプ８の出力は変わらないため、不一致検出回路
７は２つの入力が不一致であると認識して、t1の
時間だけ遅れてHighレベルの出力を出す。ここ
で、t1の遅れは、ゲート遅延時間の一種とみなさ
れる。このように不一致検出回路７の出力が立上
がるとフリツプフロツプ８はこの立上りエツジを
検出して、t2の時間だけ遅れて出力を反転する。
t2の遅れもゲート遅延時間の一種とみなされる。
は不一致検出回路７の出力、ハはフリツプフロツ
プ８の出力である。第３図で、時間タンミングが
ｔaよりも前の時は不一致検出回路７の２つの入
力はそれぞれLowレベルになつているので、ロの
ように出力はLowレベルになつている。次に、信
号発生器６の出力が時間タイミングｔaにおい
て、LowからHighに変わる。一方フリツプフロ
ツプ８の出力は変わらないため、不一致検出回路
７は２つの入力が不一致であると認識して、t1の
時間だけ遅れてHighレベルの出力を出す。ここ
で、t1の遅れは、ゲート遅延時間の一種とみなさ
れる。このように不一致検出回路７の出力が立上
がるとフリツプフロツプ８はこの立上りエツジを
検出して、t2の時間だけ遅れて出力を反転する。
t2の遅れもゲート遅延時間の一種とみなされる。
このようにフリツプフリツプ８の出力もHigh
レベルになると、不一致検出回路７の入力は２つ
ともHighレベルになるため、不一致検出回路７
はふたたびt1の時間だけ遅れてLowレベルにな
る。このようにして、不一致検出回路７およびフ
リツプフロツプ８は信号発生器６の出力のレベル
が反転するごとに１発のパルスを発生する。
レベルになると、不一致検出回路７の入力は２つ
ともHighレベルになるため、不一致検出回路７
はふたたびt1の時間だけ遅れてLowレベルにな
る。このようにして、不一致検出回路７およびフ
リツプフロツプ８は信号発生器６の出力のレベル
が反転するごとに１発のパルスを発生する。
今、フリツプフロツプ９が計算モードになつて
いる場合、不一致検出回路７から出力されたパル
スはゲート１１を通じてフリツプフロツプ９をカ
ウントモードに変換し、表示レジスタ１４に記憶
されている計算結果を消却する。同時に１置数回
路１３の働きで表示レジスタ１４に１が置数され
る。またフリツプフロツプ９がカウントモードに
なるとゲート１０は開かれ、ゲート１１は閉じ
る。したがつて不一致検出回路７から後続して発
生するパルスはゲート１０を介して１加算回路１
２に加えられ、そのパルスが加わるごとに表示レ
ジスタ１４の内容は１ずつ増加する。すなわち表
示レジスタ１４には不一致検出回路７の発生した
パルス数が記憶され、表示回路５によつて表示さ
れる。
いる場合、不一致検出回路７から出力されたパル
スはゲート１１を通じてフリツプフロツプ９をカ
ウントモードに変換し、表示レジスタ１４に記憶
されている計算結果を消却する。同時に１置数回
路１３の働きで表示レジスタ１４に１が置数され
る。またフリツプフロツプ９がカウントモードに
なるとゲート１０は開かれ、ゲート１１は閉じ
る。したがつて不一致検出回路７から後続して発
生するパルスはゲート１０を介して１加算回路１
２に加えられ、そのパルスが加わるごとに表示レ
ジスタ１４の内容は１ずつ増加する。すなわち表
示レジスタ１４には不一致検出回路７の発生した
パルス数が記憶され、表示回路５によつて表示さ
れる。
また不一致検出回路７から最初のパルスが発生
する時に、既にフリツプフロツプ９がカウントモ
ードにある場合、その最初のパルスはゲート１０
を介して１加算回路１２に加わり、既に表示レジ
スタ１４に記憶されている内容に加算される。こ
のようにしてパルスカウントが終つて電卓のキー
が入力されるとフリツプフロツプ９はリセツトさ
れ計算モードになる。
する時に、既にフリツプフロツプ９がカウントモ
ードにある場合、その最初のパルスはゲート１０
を介して１加算回路１２に加わり、既に表示レジ
スタ１４に記憶されている内容に加算される。こ
のようにしてパルスカウントが終つて電卓のキー
が入力されるとフリツプフロツプ９はリセツトさ
れ計算モードになる。
このようにしてパルスのカウントを行なうのは
回路６〜１３で行ない、その結果を表示レジスタ
１４に収めるだけであり、電卓の制御回路３の状
態は変化させないため、カウントされた数値は電
卓の置数キーで置数された数値と同等に計算に使
用することができる。
回路６〜１３で行ない、その結果を表示レジスタ
１４に収めるだけであり、電卓の制御回路３の状
態は変化させないため、カウントされた数値は電
卓の置数キーで置数された数値と同等に計算に使
用することができる。
第２図はこの装置の実際の操作状態および表示
回路５による表示を示したもので、キーボード１
による「12345×」の入力、信号発生器６による
21回の操作結果が「259245」である。また信号発
生器６による11回の操作、キーボード１による
「×」の入力、さらに信号発生器６による16回の
操作、キーボード１による「＝」の入力により
「176」が表示される。
回路５による表示を示したもので、キーボード１
による「12345×」の入力、信号発生器６による
21回の操作結果が「259245」である。また信号発
生器６による11回の操作、キーボード１による
「×」の入力、さらに信号発生器６による16回の
操作、キーボード１による「＝」の入力により
「176」が表示される。
以上の説明から明らかなように、本発明によれ
ばパルスを計数してその値を表示したり、またキ
ーボードで置数された値とそのパルスの計数値と
で演算を任意に行なわせることができる。
ばパルスを計数してその値を表示したり、またキ
ーボードで置数された値とそのパルスの計数値と
で演算を任意に行なわせることができる。
第１図は本発明の一実施例による電子式卓上計
算機のブロツク図、第２図はその操作方法を示す
図、第３図はそのタイミングチヤートである。 １……キーボード、４……演算レジスタ、５…
…表示回路、７……不一致検出回路、９……フリ
ツプフロツプ、１０，１１……ゲート、１２……
１加算回路、１３……１置数回路。
算機のブロツク図、第２図はその操作方法を示す
図、第３図はそのタイミングチヤートである。 １……キーボード、４……演算レジスタ、５…
…表示回路、７……不一致検出回路、９……フリ
ツプフロツプ、１０，１１……ゲート、１２……
１加算回路、１３……１置数回路。
Claims (1)
- 【特許請求の範囲】 １ キーボード、置数及び演算命令回路、制御
部、演算レジスタ、表示レジスタおよび表示器を
有する電子式卓上計算機において、上記キーボー
ドから入力信号が加わることによりリセツト（あ
るいはセツト）され、上記表示レジスタに１を置
数する１置数回路の実行命令が発生することによ
りセツト（あるいはリセツト）されるフリツプフ
ロツプ、計数されるべきパルスを発生するパルス
発生回路、上記フリツプフロツプがリセツト（あ
るいはセツト）時に上記パルス発生回路の出力パ
ルスが加わると上記実行命令を発生する手段、お
よび上記フリツプフロツプがセツト（あるいはリ
セツト）時に上記パルス発生回路の出力パルスが
加わると上記表示レジスタの内容に１を加える１
加算回路を設けてなる電子式卓上計算機。 ２ パルス発生回路として、スイツチの開閉動作
によりレベルの異なる２種の信号を発生する信号
発生器、この信号発生器の出力信号が一方の入力
として加わる不一致検出回路、および上記信号発
生器の出力に応動した上記不一致検出回路の出力
により出力が反転すると共に、その反転出力を上
記不一致検出回路の他方の入力とするフリツプフ
ロツプを用いることを特徴とする特許請求の範囲
第１項記載の電子式卓上計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13928277A JPS5471961A (en) | 1977-11-18 | 1977-11-18 | Electronic desk calculator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13928277A JPS5471961A (en) | 1977-11-18 | 1977-11-18 | Electronic desk calculator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5471961A JPS5471961A (en) | 1979-06-08 |
| JPS6146866B2 true JPS6146866B2 (ja) | 1986-10-16 |
Family
ID=15241643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13928277A Granted JPS5471961A (en) | 1977-11-18 | 1977-11-18 | Electronic desk calculator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5471961A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228255A (en) * | 1975-08-18 | 1977-03-03 | Miyayama Denki Kogyo Kk | Electronic calculator working also as counter |
-
1977
- 1977-11-18 JP JP13928277A patent/JPS5471961A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5471961A (en) | 1979-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2039394A (en) | Key input system for electronic calculators | |
| US4237541A (en) | Electronic apparatus for indicating that a printer has been disabled | |
| US4093032A (en) | Electronic weighing apparatus | |
| US3062443A (en) | Indicating system | |
| JPS6146866B2 (ja) | ||
| JPS6217781B2 (ja) | ||
| US4367958A (en) | Correction signal generating system for an electronic timepiece | |
| GB1560840A (en) | Electronic timepiece | |
| HK52583A (en) | Electronic calculator with time counting function | |
| JPS592940B2 (ja) | 電子機器の入力デ−タ訂正方式 | |
| JPS5922590Y2 (ja) | 携帯用演算器 | |
| US4346450A (en) | Electronic calculator having item count display | |
| SU930312A2 (ru) | Устройство дл ввода информации | |
| JPS6025612Y2 (ja) | 乱数発生装置 | |
| JPS5943789B2 (ja) | 小形電子計算機 | |
| JPS594056B2 (ja) | キ−入力制御方式 | |
| JPS601651B2 (ja) | 乱数発生方式 | |
| SU542338A1 (ru) | Умножитель частоты следовани периодических импульсов | |
| US2905383A (en) | Register zero test | |
| SU399788A1 (ru) | Частотно-цифровой прибор | |
| JPS6239453B2 (ja) | ||
| SU410403A1 (ja) | ||
| JPS5911947B2 (ja) | 電子式卓上計算機 | |
| SU643916A1 (ru) | Устройство дл коррекции нелинейности характеристик частотных датчиков | |
| SU474946A1 (ru) | Цифровое устройство дл измерени знакопеременных параметров |