JPS6147430B2 - - Google Patents
Info
- Publication number
- JPS6147430B2 JPS6147430B2 JP15862680A JP15862680A JPS6147430B2 JP S6147430 B2 JPS6147430 B2 JP S6147430B2 JP 15862680 A JP15862680 A JP 15862680A JP 15862680 A JP15862680 A JP 15862680A JP S6147430 B2 JPS6147430 B2 JP S6147430B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronization signal
- image processing
- display
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は、外部同期型表示装置のＸ―Ｙライン
数あるいはフレーム周波数が異なる場合でも表示
装置に適合した同期信号等を出力する画像処理装
置に関するものである。
数あるいはフレーム周波数が異なる場合でも表示
装置に適合した同期信号等を出力する画像処理装
置に関するものである。
EL表示装置には、例えば320×240本あるいは
521×128本等のＸ―Ｙライン数を有する機種もあ
れば、フレーム周波数の異なる機種もある。この
為、表示装置に同期信号及びデータ信号等を入力
する場合、同期信号等の周期が異なる為に、それ
ぞれに合つた画像処理回路が必要となる。
521×128本等のＸ―Ｙライン数を有する機種もあ
れば、フレーム周波数の異なる機種もある。この
為、表示装置に同期信号及びデータ信号等を入力
する場合、同期信号等の周期が異なる為に、それ
ぞれに合つた画像処理回路が必要となる。
本発明は、例えばEL表示装置において、Ｘ―
Ｙライン数あるいはフレーム周波数が異なる場合
においても、初期設定用メモリー（Ｐ―ROM）
のデータを変更することにより、種々のEL表示
装置に適合した信号を供給出来る画像処理装置を
提供するものであつた、各々の機種に適合した回
路を別個に開発する必要がなく、開発時間も短縮
出き、コスト的にも非常に有用なものである。
Ｙライン数あるいはフレーム周波数が異なる場合
においても、初期設定用メモリー（Ｐ―ROM）
のデータを変更することにより、種々のEL表示
装置に適合した信号を供給出来る画像処理装置を
提供するものであつた、各々の機種に適合した回
路を別個に開発する必要がなく、開発時間も短縮
出き、コスト的にも非常に有用なものである。
以下図面に従つて本発明の一実施例を説明す
る。図面は一実施例のシステムブロツク図であ
る。
る。図面は一実施例のシステムブロツク図であ
る。
１はEL表示装置、２は発振器及び分周回路、
３は同期信号発生回路及び表示読み出しアドレス
発生回路、４はＰ―ROMからなる同期信号初期
化回路、５は入出力コントロール回路、６はアド
レスマルチプレクサ、７はデータマルチプレク
サ、８は表示用メモリー回路、９はパラレル―シ
リアル変換回路、１０はパターン・キヤラクター
ゼネレータ、１１は入出力バツフア回路である。
２〜１１は画像処理回路１２を構成し、ここでは
更に、画像処理回路１２を中央演算処理回路１３
及びデコーダ１４等を含むマイクロコンピユータ
（マイコン）１５と他の外部機器１６に接続して
いる。
３は同期信号発生回路及び表示読み出しアドレス
発生回路、４はＰ―ROMからなる同期信号初期
化回路、５は入出力コントロール回路、６はアド
レスマルチプレクサ、７はデータマルチプレク
サ、８は表示用メモリー回路、９はパラレル―シ
リアル変換回路、１０はパターン・キヤラクター
ゼネレータ、１１は入出力バツフア回路である。
２〜１１は画像処理回路１２を構成し、ここでは
更に、画像処理回路１２を中央演算処理回路１３
及びデコーダ１４等を含むマイクロコンピユータ
（マイコン）１５と他の外部機器１６に接続して
いる。
EL表示装置１は外部同期型であり、外部から
シリアルデータＤIN，転送クロツクCKD，水平同
期信号・，垂直同期信号・の４種類の入
力が必要である。回路３の同期信号発生回路部は
プログラムで同期信号同期等が自由に設定できる
ものであつて、例えばCRTコントローラあるい
はCTC等のプログラムで同期信号同期等を自由
に設定できる同期信号発生回路と同等のものが用
いられる。同回路３の表示読出しアドレス出力回
路部の表示読出しアドレスはリニアアドレス方式
である。Ｘ―Ｙアドレス方式であれば、表示装置
によりＸ―Ｙのライン数が異なれば、それに合つ
たＸ―Ｙアドレスを出力する回路を再設計する必
要がある。
シリアルデータＤIN，転送クロツクCKD，水平同
期信号・，垂直同期信号・の４種類の入
力が必要である。回路３の同期信号発生回路部は
プログラムで同期信号同期等が自由に設定できる
ものであつて、例えばCRTコントローラあるい
はCTC等のプログラムで同期信号同期等を自由
に設定できる同期信号発生回路と同等のものが用
いられる。同回路３の表示読出しアドレス出力回
路部の表示読出しアドレスはリニアアドレス方式
である。Ｘ―Ｙアドレス方式であれば、表示装置
によりＸ―Ｙのライン数が異なれば、それに合つ
たＸ―Ｙアドレスを出力する回路を再設計する必
要がある。
なお、表示読出しアドレス出力回路部は表示用
メモリー回路８の読み始めるアドレスを初期化あ
るいはマイコン１５からのプログラム等により設
定出来る方が望ましい。これは、何種類かのＸ―
Ｙライン数の異なる表示装置に使用出来る画像処
理回路を設計する場合、前記メモリー回路８のメ
モリー容量をＸ―Ｙライン数の一番多い装置に合
わせる為、Ｘ―Ｙライン数の少ない装置ではメモ
リーの一部分だけを使うことになる。そこで上記
の様な回路に設計しておけば、マイコン１５から
のブログラムデータ等で表示用メモリー回路８の
読み始めるアドレスを変更することにより、スク
ロールやページ変更等が出来、メモリーを無駄な
く使用出来る。
メモリー回路８の読み始めるアドレスを初期化あ
るいはマイコン１５からのプログラム等により設
定出来る方が望ましい。これは、何種類かのＸ―
Ｙライン数の異なる表示装置に使用出来る画像処
理回路を設計する場合、前記メモリー回路８のメ
モリー容量をＸ―Ｙライン数の一番多い装置に合
わせる為、Ｘ―Ｙライン数の少ない装置ではメモ
リーの一部分だけを使うことになる。そこで上記
の様な回路に設計しておけば、マイコン１５から
のブログラムデータ等で表示用メモリー回路８の
読み始めるアドレスを変更することにより、スク
ロールやページ変更等が出来、メモリーを無駄な
く使用出来る。
同期信号初期化回路４は、電源投入後あるいは
マイコン１５からのリセツト時に、回路３の同期
信号発生回路部をデータマルチプレクサ７を介し
て初期化する回路である。初期化の内容として
は、表示装置に適合した水平垂直同期信号の設定
及び表示読出しアドレス回路が表示用メモリー回
路８を読み始めるスタートアドレスの設定などが
ある。
マイコン１５からのリセツト時に、回路３の同期
信号発生回路部をデータマルチプレクサ７を介し
て初期化する回路である。初期化の内容として
は、表示装置に適合した水平垂直同期信号の設定
及び表示読出しアドレス回路が表示用メモリー回
路８を読み始めるスタートアドレスの設定などが
ある。
初期化設定の手順として、Ｐ―ROM等のメモ
リーに初期化設定のプログラムデータを予め書き
込んでおく。そして、発振分周回路２からの分周
出力をそのＰ―ROMのアドレス入力として、プ
ログラムデータを読出し、順次、回路３の同期信
号発生回路部にプログラムしていく。つまり、こ
の装置ではＰ―ROMのブログラムデータの変更
（いく種かの同期初期化回路４を準備する）だけ
でＸ―Ｙラインの異なる表示装置あるいはフレー
ム周波数の異なる表示装置に適合した同期信号を
容易に得ることができる。又このブログラム用Ｐ
―ROMのメモリー容量を多くし幾つかの表示装
置の初期化設定プログラムをそのページ数分書き
込んでおけば、初期化回路４のスイツチ、端子あ
るいは差込み制御等によつてページの切り換えだ
けで、表示装置に適合した画像処理装置が得られ
るので、汎用性も一層高まるし便利である。
リーに初期化設定のプログラムデータを予め書き
込んでおく。そして、発振分周回路２からの分周
出力をそのＰ―ROMのアドレス入力として、プ
ログラムデータを読出し、順次、回路３の同期信
号発生回路部にプログラムしていく。つまり、こ
の装置ではＰ―ROMのブログラムデータの変更
（いく種かの同期初期化回路４を準備する）だけ
でＸ―Ｙラインの異なる表示装置あるいはフレー
ム周波数の異なる表示装置に適合した同期信号を
容易に得ることができる。又このブログラム用Ｐ
―ROMのメモリー容量を多くし幾つかの表示装
置の初期化設定プログラムをそのページ数分書き
込んでおけば、初期化回路４のスイツチ、端子あ
るいは差込み制御等によつてページの切り換えだ
けで、表示装置に適合した画像処理装置が得られ
るので、汎用性も一層高まるし便利である。
以上の様に本発明の画像処理装置は、汎用性を
高める為、種々の外部同期型EL表示装置（Ｘ―
Ｙライン数の異なる機種、あるいはフレーム周波
数の異なる機種等）を対象として設計するもので
あり、何れの表示装置を使用する場合においても
ハードの変更は必要なく、ソフトの変更をするだ
けでそれぞれの表示装置に適合した出力信号が得
られることを特徴とする。また、製品設計時等に
おいて、画像処理回路のみでチエツクすることが
可能であり、その開発効率を向上させることがで
きる。
高める為、種々の外部同期型EL表示装置（Ｘ―
Ｙライン数の異なる機種、あるいはフレーム周波
数の異なる機種等）を対象として設計するもので
あり、何れの表示装置を使用する場合においても
ハードの変更は必要なく、ソフトの変更をするだ
けでそれぞれの表示装置に適合した出力信号が得
られることを特徴とする。また、製品設計時等に
おいて、画像処理回路のみでチエツクすることが
可能であり、その開発効率を向上させることがで
きる。
前記のソフトとは、この場合、マイコンのプロ
グラムではなく、画像処理回路内の初期化設定用
Ｐ―ROMのプログラムデータのことを示す。こ
のため、もう１つの特徴として、本処理装置は、
プログラムは必要であるが、初期化設定は画像処
理回路内部でプログラムする為、マイコンが接続
されていなくても、表示装置には正しい同期信号
及びクロツクを出力し、容易にインターフエース
し得る付加的利点を有する。さらに本発明は、画
像処理回路内のROMからなる同期信号初期化回
路のプログラムデータを、同画像処理回路内に備
えられる発振分周回路の分周出力をアドレス入力
として読出すようにしており、回路構成も非常に
簡単で、安価に提供できる。
グラムではなく、画像処理回路内の初期化設定用
Ｐ―ROMのプログラムデータのことを示す。こ
のため、もう１つの特徴として、本処理装置は、
プログラムは必要であるが、初期化設定は画像処
理回路内部でプログラムする為、マイコンが接続
されていなくても、表示装置には正しい同期信号
及びクロツクを出力し、容易にインターフエース
し得る付加的利点を有する。さらに本発明は、画
像処理回路内のROMからなる同期信号初期化回
路のプログラムデータを、同画像処理回路内に備
えられる発振分周回路の分周出力をアドレス入力
として読出すようにしており、回路構成も非常に
簡単で、安価に提供できる。
なお、本発明は、外部同期型のEL表示装置を
例として説明してきたが、他の外部同期の表示装
置（CRT、プラズマ表示装置等）に使用する場
合においても本発明の要旨をそこなわない。
例として説明してきたが、他の外部同期の表示装
置（CRT、プラズマ表示装置等）に使用する場
合においても本発明の要旨をそこなわない。
図面は本発明の一実施例を示すシステムブロツ
ク図である。 １…EL表示装置、２…発振分周回路、３…同
期信号発生回路及び表示用読出しアドレス発生回
路、４…同期信号初期化回路、７…データマルチ
プレクサ、８…表示用メモリー回路、１２…画像
処理回路、１５…マイクロコンピユータ。
ク図である。 １…EL表示装置、２…発振分周回路、３…同
期信号発生回路及び表示用読出しアドレス発生回
路、４…同期信号初期化回路、７…データマルチ
プレクサ、８…表示用メモリー回路、１２…画像
処理回路、１５…マイクロコンピユータ。
Claims (1)
- １ 外部同期型の表示装置に対する同期信号発生
回路を初期設定可能な回路とし、画像処理回路内
に前記初期設定のプログラムデータを予じめ書込
んだROMからなる同期信号初期化回路を設け、
前記同画像処理回路内に備えられる発振分周回路
からの分周出力をアドレス入力として、前記同期
信号初期化回路から前記プログラムデータを読出
し、該読出しデータにより前記同期信号発生回路
を初期化設定してなることを特徴とする画像処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15862680A JPS5781292A (en) | 1980-11-10 | 1980-11-10 | Image processing circuit system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15862680A JPS5781292A (en) | 1980-11-10 | 1980-11-10 | Image processing circuit system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5781292A JPS5781292A (en) | 1982-05-21 |
| JPS6147430B2 true JPS6147430B2 (ja) | 1986-10-18 |
Family
ID=15675813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15862680A Granted JPS5781292A (en) | 1980-11-10 | 1980-11-10 | Image processing circuit system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5781292A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156389A (ja) * | 1984-08-03 | 1986-03-22 | 富士通株式会社 | デイスプレイ制御方式 |
| JPS63286890A (ja) * | 1987-05-19 | 1988-11-24 | 日本電気株式会社 | 表示装置の初期設定回路 |
| JP2635628B2 (ja) * | 1987-06-19 | 1997-07-30 | 株式会社東芝 | 表示制御装置 |
| JPH0731488B2 (ja) * | 1991-12-12 | 1995-04-10 | 三菱電機株式会社 | ディジタル設定機能付きモニタ装置 |
-
1980
- 1980-11-10 JP JP15862680A patent/JPS5781292A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5781292A (en) | 1982-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4388621A (en) | Drive circuit for character and graphic display device | |
| JPS6147430B2 (ja) | ||
| JPH0454909B2 (ja) | ||
| JPH10254425A (ja) | タイミング調整回路 | |
| JP3809242B2 (ja) | 画像データの転送装置 | |
| JPS58176686A (ja) | 表示装置 | |
| KR910006338Y1 (ko) | 문자발생기에 의한 확대문자표시회로 | |
| JPS6253834B2 (ja) | ||
| JPH02220097A (ja) | イメージデータ表示方式 | |
| KR790001245B1 (ko) | 한글 모아쓰기 및 영문겸용 CRT(Cathode Ray Tube) 단말장치의 문자정보 합성방식 | |
| JPS603198B2 (ja) | 並列同期型タイミング発生装置 | |
| JPS5820438B2 (ja) | 表示装置 | |
| JPS6225784A (ja) | 文字表示装置 | |
| JPH0733179Y2 (ja) | デイジタル回路の試験用リセツト回路 | |
| SU1658156A1 (ru) | Формирователь тестов | |
| JPS60146169A (ja) | デイジタルレ−ダ−ビデオジエネレ−タ | |
| KR900702469A (ko) | 디스플레이를 위한 페이크아웃(fakeout) 방법 및 회로 | |
| JP2002278607A (ja) | 異周期シーケンサの排他制御回路 | |
| JPS58140784A (ja) | パタ−ン発生回路 | |
| KR890017961A (ko) | 픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPH06100904B2 (ja) | メモリアクセス装置 | |
| JPS6153736B2 (ja) | ||
| JPH02254549A (ja) | データ自動読取り方式および自動書込み方式 | |
| JPH0343792A (ja) | 文字表示装置 |