JPS6148291B2 - - Google Patents
Info
- Publication number
- JPS6148291B2 JPS6148291B2 JP52129393A JP12939377A JPS6148291B2 JP S6148291 B2 JPS6148291 B2 JP S6148291B2 JP 52129393 A JP52129393 A JP 52129393A JP 12939377 A JP12939377 A JP 12939377A JP S6148291 B2 JPS6148291 B2 JP S6148291B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- attenuation
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明は交流信号を減衰させるための減衰装置
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an attenuation device for attenuating alternating current signals.
第１図は、従来の交流信号減衰装置の回路接続
図である。交流入力信号は、入力端子４からコン
デンサ５、抵抗６およびコンデンサ８を経由して
出力端子９より出力される。スイツチ２は減衰動
作をオン・オフさせるためのスイツチであり、か
かるスイイツチを閉じることにより直流電源１よ
りスイツチ２および抵抗３を介して直流電流がト
ランジスタ７のベースに流れ、かかるトランジス
タがオンして減衰動作が行なわれる。第１図の回
路の減衰量は抵抗６の抵抗値R6とトランジスタ
７の動作抵抗（又は飽和抵抗）のR7より決定さ
れ、
減衰量＝Ｒ７／Ｒ６＋Ｒ７
の関係が成立する。 FIG. 1 is a circuit connection diagram of a conventional AC signal attenuation device. The AC input signal is outputted from the input terminal 4 via the capacitor 5, the resistor 6, and the capacitor 8 from the output terminal 9. The switch 2 is a switch for turning on and off the attenuation operation, and when this switch is closed, a DC current flows from the DC power supply 1 through the switch 2 and the resistor 3 to the base of the transistor 7, turning on the transistor. A damping operation is performed. The amount of attenuation in the circuit shown in FIG. 1 is determined by the resistance value R 6 of the resistor 6 and the operating resistance (or saturation resistance) R 7 of the transistor 7, and the relationship of attenuation = R 7 /R 6 +R 7 holds true.
しかしながら、第１図に示される従来の回路で
は、トランジスタ７のコレクタには、減衰動作オ
ン・オフ時の出力端直流電位の変動を防ぐ目的で
交流信号の正の半サイクルでは信号電流はコレク
タからエミツタへ、また、負の半サイクルではエ
ミツタからコレクタへ流れる。通常、トランジス
タは、コレクタ―エミツタ間の電流の方向により
動作抵抗（又は飽和抵抗）が変化し、それによ
り、従来の回路では減衰動作に非直線性があり、
減衰された交流出力信号にひずみが生じる欠点が
ある。 However, in the conventional circuit shown in FIG. 1, the signal current flows from the collector of the transistor 7 during the positive half cycle of the AC signal in order to prevent fluctuations in the output terminal DC potential when the attenuation operation is turned on and off. It flows to the emitter, and from the emitter to the collector in the negative half cycle. Normally, the operating resistance (or saturation resistance) of a transistor changes depending on the direction of current between the collector and emitter, and as a result, in conventional circuits, there is nonlinearity in the attenuation operation.
A disadvantage is that the attenuated AC output signal is distorted.
本発明は、上記のトランジスタの非直線性によ
り生ずるひずみの改善された減衰装置を得ること
を目的としたものである。 SUMMARY OF THE INVENTION The object of the present invention is to provide an improved damping device for the distortions caused by the nonlinearity of the transistors mentioned above.
本発明を図面を用いて説明する。 The present invention will be explained using the drawings.
第２図において、交流入力信号はコンデンサ
５、抵抗６、抵抗１１およびコンデンサ８を経由
して出力端子９より出力される。スイツチ２は減
衰動作をオン・オフさせるためのスイツチであ
り、かかるスイツチを閉じることにより、直流電
源１より抵抗３を介してトランジスタ７のベース
へ直流電流が流れ、また、上記直流電源より抵抗
１０を介してトランジスタ１２のベースに直流電
流が流れ、それにより、トランジスタ７及びトラ
ンジスタ１２がオンして減衰動作が行なわれる。
抵抗１１の抵抗値をR11、トランジスタ７及びト
ランジスタ１２の動作抵抗（又は飽和抵抗）の値
をそれぞれR7，R12とすると、減衰量は次式で与
えられる。 In FIG. 2, an AC input signal is outputted from an output terminal 9 via a capacitor 5, a resistor 6, a resistor 11, and a capacitor 8. The switch 2 is a switch for turning on and off the attenuation operation, and by closing this switch, a DC current flows from the DC power supply 1 to the base of the transistor 7 via the resistor 3, and from the DC power supply 1 to the base of the transistor 7. A direct current flows to the base of the transistor 12 through the transistor 12, thereby turning on the transistor 7 and the transistor 12 and performing an attenuation operation.
Assuming that the resistance value of the resistor 11 is R 11 and the values of the operating resistances (or saturation resistances) of the transistors 7 and 12 are R 7 and R 12 , respectively, the attenuation amount is given by the following equation.
本発明の特徴とするところは、トランジスタ７
とトランジスタ１２がコレクタ、エミツタを逆方
向に接続されていることにある。トランジスタ７
により生じた非直線性は、逆方向接続されたトラ
ンジスタ１２の逆極性の非直線により補正され、
出力端子に現われる交流信号は、ひずみの少ない
ものとなる。 The feature of the present invention is that the transistor 7
The reason is that the collector and emitter of the transistor 12 are connected in opposite directions. transistor 7
The nonlinearity caused by is corrected by the nonlinearity of the opposite polarity of the transistor 12 connected in the opposite direction,
The alternating current signal appearing at the output terminal has less distortion.
すなわち、トランジスタ７のベースは直流電流
１からの減衰量制御電圧が抵抗３を通して与えら
れ、そのベース・エミツタ間はこの減衰量制御電
圧が与えられる。一方、トランジスタ１２のベー
スには同じ減衰量制御電圧が与えられるが、抵抗
６と７で減衰した値がベース・エミツタ間に与え
られる。このため、トランジスタのコレクタ・エ
ミツタ間動作抵抗がトランジスタ１２のコレク
タ・エミツタ間動作抵抗よりも小さくなる。抵抗
１１がないとこのコレクタ・エミツタ間動作抵抗
の差が出力の歪となつて表われるが、トランジス
タ１２が動作する時には抵抗６と抵抗７との動作
抵抗の高いトランジスタ１２のコレクタ・エミツ
タ間で減衰を受けるので、トランジスタ７が動作
する時の減衰率と同じにでき、出力の歪がなくな
る。 That is, the attenuation control voltage from the DC current 1 is applied to the base of the transistor 7 through the resistor 3, and this attenuation control voltage is applied between the base and emitter. On the other hand, the same attenuation control voltage is applied to the base of the transistor 12, but a value attenuated by the resistors 6 and 7 is applied between the base and emitter. Therefore, the collector-emitter operating resistance of the transistor becomes smaller than the collector-emitter operating resistance of the transistor 12. Without the resistor 11, this difference in operating resistance between the collector and emitter would appear as distortion in the output, but when the transistor 12 operates, the difference between the collector and emitter of the transistor 12, which has a high operating resistance between the resistors 6 and 7. Since it is attenuated, the attenuation rate can be the same as when the transistor 7 operates, eliminating distortion in the output.
第３図は本発明を用いた可変減衰装置の回路接
続図である。入力端子４より入力された、交流信
号はコンデンサ５、抵抗６、抵抗１１およびコン
デンサ８を経由して出力端子９より出力される。
また、直流電源１からトランジスタ１４、抵抗３
を介してトランジスタ７のベースへ直流電流が流
れ、同様にトランジスタ１２のベースへは抵抗１
０を介して直流電流が流れる。トランジスタ１４
のエミツタ―ベース間には可変抵抗１３が接続さ
れ、かかるベースから抵抗１５を介して接地され
る。可変抵抗１３の抵抗値を変化させることによ
りトランジスタ１４のコレクタ電流が変化し、そ
れにより、トランジスタ７及びトランジスタ１２
のベース電流が変化し、トランジスタ７及びトラ
ンジスタ１２の動作抵抗（又は飽和抵抗）が変化
し、減衰量を可変できる。 FIG. 3 is a circuit connection diagram of a variable attenuation device using the present invention. The AC signal inputted from the input terminal 4 is outputted from the output terminal 9 via the capacitor 5, the resistor 6, the resistor 11, and the capacitor 8.
Also, from the DC power supply 1 to the transistor 14 and the resistor 3
DC current flows to the base of transistor 7 through
A direct current flows through 0. transistor 14
A variable resistor 13 is connected between the emitter and the base, and the base is grounded via a resistor 15. By changing the resistance value of the variable resistor 13, the collector current of the transistor 14 changes, and as a result, the transistor 7 and the transistor 12
The base current changes, the operating resistance (or saturation resistance) of transistor 7 and transistor 12 changes, and the amount of attenuation can be varied.
以上説明したように、本発明によれば、２つの
トランジスタを互いに逆方向に接続してあるので
減衰装置のひずみの改善に効果があり、又減衰装
置の電子化を可能にするものである。 As described above, according to the present invention, since the two transistors are connected in opposite directions, it is effective in improving the distortion of the attenuation device, and also enables the attenuation device to be made electronic.
第１図は従来の減衰装置の回路接続図、第２図
は本発明減衰装置の一実施例の回路接続図、第３
図は本発明を応用した可変減衰装置の回路接続図
である。
１…直流電源、２…スイツチ、３，６，１０，
１１，１５…抵抗、５，８…コンデンサ、７，１
２，１４…トランジスタ、４…入力端子、９…出
力端子、１３…可変抵抗。
Fig. 1 is a circuit connection diagram of a conventional damping device, Fig. 2 is a circuit connection diagram of an embodiment of the attenuation device of the present invention, and Fig. 3 is a circuit connection diagram of a conventional damping device.
The figure is a circuit connection diagram of a variable attenuation device to which the present invention is applied. 1...DC power supply, 2...switch, 3, 6, 10,
11,15...Resistor, 5,8...Capacitor, 7,1
2, 14...Transistor, 4...Input terminal, 9...Output terminal, 13...Variable resistor.
Claims (1)
２の抵抗とを直列接続し、前記第１の抵抗と前記
第２の抵抗との接続点に第１のトランジスタのコ
レクタを接続し、前記第２の抵抗と前記出力端子
との接続点に第２のトランジスタのエミツタを接
続し、前記第１のトランジスタのエミツタと前記
第２のトランジスタのコレクタとを共通電位点に
それぞれ接続し、前記第１と第２のトランジスタ
のベースには、ベース電流供給手段を接続したこ
とを特徴とする減衰装置。1. A first resistor and a second resistor are connected in series between an input terminal and an output terminal, and a collector of a first transistor is connected to a connection point between the first resistor and the second resistor. , connecting the emitter of a second transistor to a connection point between the second resistor and the output terminal, and connecting the emitter of the first transistor and the collector of the second transistor to a common potential point, respectively; An attenuation device characterized in that base current supply means is connected to the bases of the first and second transistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12939377A JPS5462758A (en) | 1977-10-27 | 1977-10-27 | Attenuator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12939377A JPS5462758A (en) | 1977-10-27 | 1977-10-27 | Attenuator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5462758A JPS5462758A (en) | 1979-05-21 |
| JPS6148291B2 true JPS6148291B2 (en) | 1986-10-23 |
Family
ID=15008456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12939377A Granted JPS5462758A (en) | 1977-10-27 | 1977-10-27 | Attenuator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5462758A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881450A (en) * | 1972-02-01 | 1973-10-31 | ||
| JPS5227021B2 (en) * | 1974-05-13 | 1977-07-18 |
-
1977
- 1977-10-27 JP JP12939377A patent/JPS5462758A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5462758A (en) | 1979-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6148291B2 (en) | ||
| JPH0346581Y2 (en) | ||
| US3175100A (en) | Transistorized high-speed reversing double-pole-double-throw switching circuit | |
| JP3225527B2 (en) | Delay circuit | |
| JP3322890B2 (en) | Gamma offset adjustment circuit | |
| KR920001493A (en) | Contour correction circuit | |
| JPS6241449Y2 (en) | ||
| JP3016942B2 (en) | Gain switching circuit | |
| JPH0332095Y2 (en) | ||
| JP2538708B2 (en) | Variable gain amplifier | |
| JPS6342763Y2 (en) | ||
| JPH0221781Y2 (en) | ||
| JPH0332098Y2 (en) | ||
| JP2651865B2 (en) | Nonlinear signal compression circuit | |
| JPS6122345Y2 (en) | ||
| JPS6143018A (en) | Signal switching circuit | |
| SU1195418A1 (en) | Amplifier with variable gain factor | |
| JPH0630426B2 (en) | Variable gain circuit | |
| SU1005270A1 (en) | Device for control of three-phase rectifier pulsed power amplifier | |
| JPS6342620Y2 (en) | ||
| JPH0246090Y2 (en) | ||
| JPS6042497Y2 (en) | muting circuit | |
| JPH01126566A (en) | Electric field detection circuit | |
| JPH0441632Y2 (en) | ||
| JPS6118457Y2 (en) |