JPS6149855B2 - - Google Patents
Info
- Publication number
- JPS6149855B2 JPS6149855B2 JP1398580A JP1398580A JPS6149855B2 JP S6149855 B2 JPS6149855 B2 JP S6149855B2 JP 1398580 A JP1398580 A JP 1398580A JP 1398580 A JP1398580 A JP 1398580A JP S6149855 B2 JPS6149855 B2 JP S6149855B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- field effect
- effect transistor
- voltage
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000005669 field effect Effects 0.000 claims description 14
- 230000001052 transient effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Electronic Switches (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の詳細な説明】
この発明は時定数を有する電子開閉装置に関
し、一般に市販されている電子部品を使つて簡単
に安価な、しかも時定数の選択幅の広い電子開閉
装置を提供することを目的とする。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic switchgear having a time constant, and an object of the present invention is to provide an electronic switchgear that is simple and inexpensive and allows a wide selection of time constants by using generally commercially available electronic components. purpose.
この発明は、上記の目的を達成するために、ス
イツチ素子としてトランジスタを用い、このトラ
ンジスタの制御に電界効果トランジスタ(以下
FETという)を用いた点に特徴を有するもので
ある。 In order to achieve the above object, the present invention uses a transistor as a switch element, and controls the transistor by using a field effect transistor (hereinafter referred to as "field effect transistor").
The feature is that it uses a FET (FET).
以下この発明の実施例を図面に基き説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1図は、トランジスタにPNP形を、FETに
Nチヤネルのものを使用した電子開閉装置の回路
図である。図において1は交流電源、2は全波整
流装置、3はトランジスタで、そのエミツタは電
流制限用抵抗4を介して正極入力端子P1に接続
されている。 Figure 1 is a circuit diagram of an electronic switchgear using PNP transistors and N-channel FETs. In the figure, 1 is an AC power supply, 2 is a full-wave rectifier, and 3 is a transistor, the emitter of which is connected to a positive input terminal P1 via a current limiting resistor 4.
5はトランジスタ3と並列接続された分圧器で
あり、2個の抵抗6,7から成る。8は接合形及
び絶縁形のNチヤネルのFETでトランジスタ3
のベースと分圧器5の分圧点に挿入接続される。
9は分圧器5の分圧点よりも負極側の抵抗7と並
列に接続した電解コンデンサである。この電解コ
ンデンサ9はFET8のソースとゲートとの間に
挿入されていて、この電解コンデンサ9の両極電
圧が低い時にFET8はオン状態となる。10は
トランジスタ3のコレクタと負極入力端子P2と
の間に挿入された抵抗で、この抵抗10を介して
FET8のゲートが負極入力端子P2に接続されて
いる。11はこの装置Pによりオン・オフされる
負荷である。 A voltage divider 5 is connected in parallel with the transistor 3, and is composed of two resistors 6 and 7. 8 is a junction type and insulation type N-channel FET, and transistor 3
It is inserted and connected to the base of the voltage divider 5 and the voltage dividing point of the voltage divider 5.
Reference numeral 9 denotes an electrolytic capacitor connected in parallel with the resistor 7 on the negative side of the voltage dividing point of the voltage divider 5. This electrolytic capacitor 9 is inserted between the source and gate of FET 8, and when the voltage at both poles of electrolytic capacitor 9 is low, FET 8 is turned on. 10 is a resistor inserted between the collector of the transistor 3 and the negative input terminal P2, and through this resistor 10,
The gate of FET8 is connected to the negative input terminal P2 . 11 is a load that is turned on and off by this device P.
次にその作用を説明する。 Next, its effect will be explained.
交流を全波整流装置2により、全波整流したも
のを電源として用いた回路に、この装置Pを接続
すると、トランジスタ3、FET8には順方向に
電位がかかり、初期状態においては電解コンデン
サは充電の状態にあり、かつ抵抗6,7の値は抵
抗4の値およびFET8の内部抵抗より可成り高
く設定してあるので、電流の大半は抵抗4、トラ
ンジスタ3のエミツタ、ベース、FET8のドレ
イン、ソースを経て電解コンデンサ9、抵抗10
を通る回路に急速に電流が流れ、電解コンデンサ
9は充電を開始するとともに、他方抵抗6を経由
する回路電流によつても電解コンデンサ9は充電
される。 When this device P is connected to a circuit that uses as a power source a full-wave rectifier of alternating current using the full-wave rectifier 2, a forward potential is applied to the transistor 3 and FET 8, and the electrolytic capacitor is initially charged. , and the values of resistors 6 and 7 are set considerably higher than the values of resistor 4 and the internal resistance of FET 8, so most of the current flows through resistor 4, the emitter and base of transistor 3, the drain of FET 8, and Electrolytic capacitor 9, resistor 10 via source
A current rapidly flows through the circuit passing through the resistor 6, and the electrolytic capacitor 9 starts to be charged.On the other hand, the electrolytic capacitor 9 is also charged by the circuit current passing through the resistor 6.
このように装置Pを接続すると、トランジスタ
3のベース回路にはFET8のドレイン、ソース
を経て電流が急速に流れるので、トランジスタ3
はすぐに導通状態になり、負荷11にも電流が供
給されることになる。 When device P is connected in this way, current flows rapidly into the base circuit of transistor 3 via the drain and source of FET 8, so transistor 3
immediately becomes conductive, and current is also supplied to the load 11.
この装置Pの過渡特性は抵抗4,6,7,10
FET8の内部抵抗、電解コンデンサ9の各値に
より略々決定される。 The transient characteristics of this device P are resistances 4, 6, 7, 10
It is approximately determined by the internal resistance of FET 8 and the values of electrolytic capacitor 9.
時間の経過とともに、この過渡特性に従つて
FET8のドレイン、ソース間に電流が流れ、電
解コンデンサ9は充電を進めてゆき、FET8の
ゲート、ソース間も徐々に負電位を増してゆく。
やがて、電解コンデンサ9の両端電位がFET8
のピンチオフ電圧に近づいた時には、FET8の
ドレイン、ソース間に流れる電流は初期電流値よ
り非常に少なくなり、ベース電流が減少するか
ら、トランジスタ3のエミツタ、コレクタ間は初
期導通状態よりも非常に大きな抵抗値をもつよう
になる。そのため分圧器5の両端の電圧は上り、
抵抗6を通る電流は急速に増大する。この増大し
た電流により、電解コンデンサ9は更に充電が加
速され、瞬時にFET8のピンチオフ電圧を超
え、ドレイン、ソース間は完全にオフ状態にな
る。従つてトランジスタ3も完全にオフ状態にな
り負荷11にも電流が流れなくなる。 Over time, following this transient characteristic
A current flows between the drain and source of FET8, charging the electrolytic capacitor 9 progresses, and the negative potential between the gate and source of FET8 gradually increases.
Eventually, the potential across the electrolytic capacitor 9 increases to FET 8.
When approaching the pinch-off voltage of FET 8, the current flowing between the drain and source of FET 8 becomes much smaller than the initial current value, and the base current decreases, so the current between the emitter and collector of transistor 3 becomes much larger than the initial conduction state. It has a resistance value. Therefore, the voltage across voltage divider 5 increases,
The current through resistor 6 increases rapidly. This increased current further accelerates the charging of the electrolytic capacitor 9, instantaneously exceeding the pinch-off voltage of the FET 8, and completely turning off the drain and source. Therefore, transistor 3 is also completely turned off, and no current flows to load 11 either.
その後は略々分圧器5の抵抗6,7、抵抗10
の分圧比により電解コンデンサ9の端子電圧は一
定電圧に保たれ、FET8のゲート、ソース間お
よびゲート、ドレイン間も一定電圧に保たれるこ
ととなり、トランジスタ3は完全なオフ状態を持
続する。 After that, approximately the resistors 6 and 7 of the voltage divider 5, and the resistor 10
Due to the voltage division ratio, the terminal voltage of the electrolytic capacitor 9 is maintained at a constant voltage, and the voltage between the gate and source and between the gate and drain of the FET 8 is also maintained at a constant voltage, so that the transistor 3 maintains a completely off state.
次にトランジスタにNPN形を、FETにPチヤ
ネルのものを用いた場合を第2図に示す。図にお
いて、1は交流電源、2は全波整流装置、3はト
ランジスタで、そのコレクタは電流制限用抵抗4
を介して正極入力端子P1に、そのエミツタは負
極入力端子P2にそれぞれ接続されている。 Next, Figure 2 shows the case where an NPN type transistor is used and a P channel type FET is used. In the figure, 1 is an AC power supply, 2 is a full-wave rectifier, 3 is a transistor, and its collector is a current-limiting resistor 4.
The emitter is connected to the positive input terminal P1 through the terminal P1, and the emitter thereof is connected to the negative input terminal P2.
5はトランジスタ3と並列接続された分圧器で
あり、2個の抵抗6,7からなる。8は接合形お
よび絶縁形のPチヤネルのFETで、トランジス
タ3のベースと分圧器5の分圧点に挿入接続され
る。9は分圧器5の分圧点よりも正極側の抵抗7
と並列に接続した電解コンデンサである。この電
解コンデンサ9はFET8のソースとゲートとの
間に挿入されている。10はトランジスタ3のコ
レクタと正極入力端子P1との間に直列に接続さ
れた抵抗、11はこの装置Pによりオン・オフさ
れる負荷である。 A voltage divider 5 is connected in parallel with the transistor 3, and is composed of two resistors 6 and 7. Reference numeral 8 denotes a junction type and insulation type P-channel FET, which is inserted and connected to the base of the transistor 3 and the voltage dividing point of the voltage divider 5. 9 is a resistor 7 on the positive side of the voltage dividing point of the voltage divider 5.
This is an electrolytic capacitor connected in parallel with. This electrolytic capacitor 9 is inserted between the source and gate of the FET 8. 10 is a resistor connected in series between the collector of the transistor 3 and the positive input terminal P1, and 11 is a load that is turned on and off by this device P.
次にその作用を説明する。 Next, its effect will be explained.
交流を全波整流装置2により、全波整流したも
のを電源として用いた回路に、この装置Pを接続
すると、トランジスタ3、FET8には順方向に
電位がかかり、初期の状態においては電解コンデ
ンサ9は未充電の状態にあり、かつ抵抗6,7の
値はFET8の内部抵抗より可成り高く設定して
あるので、電流の大半は、抵抗10、電解コンデ
ンサ9、FET8のソース、ドレイン、トランジ
スタ3のベース、エミツタを通る回路に急速に電
流が流れ、電解コンデンサ9は充電を開始すると
ともに、他方抵抗6にも充電電流の一部が流れ
る。 When this device P is connected to a circuit that uses full-wave rectified alternating current by the full-wave rectifier 2 as a power source, a forward potential is applied to the transistor 3 and FET 8, and in the initial state, the electrolytic capacitor 9 is in an uncharged state, and the values of resistors 6 and 7 are set considerably higher than the internal resistance of FET 8, so most of the current flows through resistor 10, electrolytic capacitor 9, the source and drain of FET 8, and transistor 3. A current rapidly flows through the circuit passing through the base and emitter of the electrolytic capacitor 9, and at the same time, a part of the charging current also flows to the other resistor 6.
このように装置Pを接続すると、トランジスタ
3のベース回路にはFET8のソース、ドレイン
を経て電流が急速に流れるので、トランジスタ3
はすぐに導通状態になり、負荷11にも電流が供
給されることになる。 When device P is connected in this way, current rapidly flows to the base circuit of transistor 3 via the source and drain of FET 8, so transistor 3
immediately becomes conductive, and current is also supplied to the load 11.
この装置Pの過渡特性は抵抗6,7,10、
FET8の内部抵抗、電解コンデンサ9の各値に
より略々決定される。 The transient characteristics of this device P are resistors 6, 7, 10,
It is approximately determined by the internal resistance of FET 8 and the values of electrolytic capacitor 9.
時間の経過とともに、この過渡特性に従つて
FET8のソース、ドレイン間に電流が流れ、電
解コンデンサ9は充電を進めてゆき、FET8の
ゲート、ソース間も徐々に正電位を増してゆく。
やがて電解コンデンサ9の両端電位がFET8の
ピンチオフ電圧に近づいた時には、FET8のソ
ース、ドレイン間に流れる電流は初期電流値より
非常に少なくなり、ベース電流が減少するから、
トランジスタ3のコレクタ、エミツタ間は初期導
通状態よりも非常に大きな抵抗値をもつようにな
る。そのため分圧器5の両端の電圧は上り、抵抗
6を通る電流は急速に増大する。この増大した電
流により、電解コンデンサ9は更に充電が加速さ
れ、瞬時にFET8のピンチオフ電圧を超え、ソ
ース、ドレイン間は完全にオフ状態になる。従つ
て、トランジスタ3も完全にオフ状態になり、負
荷11にも電流が流れなくなる。 Over time, following this transient characteristic
A current flows between the source and drain of FET8, charging the electrolytic capacitor 9 progresses, and the positive potential between the gate and source of FET8 gradually increases.
When the potential across the electrolytic capacitor 9 approaches the pinch-off voltage of the FET 8, the current flowing between the source and drain of the FET 8 becomes much smaller than the initial current value, and the base current decreases.
The resistance value between the collector and emitter of the transistor 3 becomes much larger than that in the initial conduction state. Therefore, the voltage across the voltage divider 5 rises, and the current flowing through the resistor 6 increases rapidly. Due to this increased current, the charging of the electrolytic capacitor 9 is further accelerated, and the pinch-off voltage of the FET 8 is instantly exceeded, and the connection between the source and the drain is completely turned off. Therefore, transistor 3 is also completely turned off, and no current flows to load 11 either.
その後は略々分圧器5の抵抗6,7、抵抗10
の分圧比により電解コンデンサの端子電圧は一定
電圧に保たれ、FET8のゲート、ソース間よび
ゲート、ドレイン間も一定電圧に保たれることと
なり、トランジスタ3も完全なオフ状態を持続す
る。 After that, approximately the resistors 6 and 7 of the voltage divider 5, and the resistor 10
Due to the voltage division ratio, the terminal voltage of the electrolytic capacitor is kept at a constant voltage, and the voltage between the gate and source and between the gate and drain of the FET 8 is also kept at a constant voltage, and the transistor 3 also maintains a completely off state.
なお、上記両実施例において、FET8のソー
スとドレインとが構造的に同等な場合には、回路
中でFET8のソースとドレインとを逆にしても
よい。また、電流制限用抵抗4はなくてもよい。 In both of the above embodiments, if the source and drain of the FET 8 are structurally equivalent, the source and drain of the FET 8 may be reversed in the circuit. Further, the current limiting resistor 4 may not be provided.
以上説明したように、この発明では、電子開閉
装置のスイツチ素子であるトランジスタをEFT
で制御し、このFETのON・OFFを抵抗と電解コ
ンデンサで制御するようにしたから、電子開閉装
置の構成部品は全て出回つている市販品でまかな
える。しかも、その時定数は、各種の値のものが
大量に出回つている抵抗および電解コンデンサを
適宜組み合わせることにより、広い範囲の中から
希望する値に正確に設定できる。これにより、時
定数が大幅に異なる各種の電子開閉装置でも同一
の基本回路で簡単に正確に製造できる。 As explained above, in this invention, a transistor, which is a switch element of an electronic switchgear, is
Since the ON/OFF of this FET is controlled by a resistor and an electrolytic capacitor, all the components of the electronic switchgear can be replaced with commercially available products. Furthermore, the time constant can be accurately set to a desired value from a wide range by appropriately combining resistors and electrolytic capacitors, which are available in large quantities with various values. This makes it possible to easily and accurately manufacture various types of electronic switchgears with significantly different time constants using the same basic circuit.
さらに、FETによりトランジスタを瞬時に
ON・OFF制御できるから、開閉装置としての性
能がよい。 Furthermore, the FET instantly changes the transistor
Since it can be controlled ON/OFF, it has good performance as a switchgear.
したがつて、一応用例としてこの電子開閉装置
を、けい光放電灯の陰極予熱回路に用いる時は、
始動時に希望する時間だけ充分な予熱電流を得る
ことが出来るのでけい光放電灯の始動時に陰極を
無用に損傷することがなく、点灯中は陰極予熱電
流が全く流れないので、省資源、省エネルギーに
果す役割も多大である。 Therefore, as an application example, when this electronic switchgear is used in a cathode preheating circuit of a fluorescent discharge lamp,
Since sufficient preheating current can be obtained for the desired time at startup, there is no unnecessary damage to the cathode when starting the fluorescent discharge lamp, and since no cathode preheating current flows during lighting, it saves resources and energy. The role it plays is also enormous.
この他数限りない広範囲な応用が考えられ、こ
の発明の利用価値の高さは極めて顕著である。 In addition, countless other wide-ranging applications can be considered, and the utility value of this invention is extremely significant.
図面はこの発明の実施例を示し、第1図は電子
開閉装置の回路図、第2図は別の実施例を示す第
1図相当図である。
P1…正極入力端子、P2…負極入力端子、3
…トランジスタ、5…分圧器、8…電界効果トラ
ンジスタ、9…電解コンデンサ、10…抵抗。
The drawings show an embodiment of the invention, and FIG. 1 is a circuit diagram of an electronic switching device, and FIG. 2 is a diagram corresponding to FIG. 1 showing another embodiment. P1...Positive input terminal, P2...Negative input terminal, 3
...Transistor, 5...Voltage divider, 8...Field effect transistor, 9...Electrolytic capacitor, 10...Resistor.
Claims (1)
素子としてトランジスタを用い、トランジスタに
分圧器を並列に接続し、分圧器の分圧点をトラン
ジスタのベースに電界効果トランジスタを介して
接続し、分圧器の抵抗値を電界効果トランジスタ
の内部抵抗値より大きく設定し、電界効果トラン
ジスタのゲートを一方の入力端子に抵抗を介して
接続し、この抵抗はトランジスタより入力端子側
に位置させ、電界効果トランジスタのソースおよ
びドレインのうち分圧器の分圧点とつながるもの
とゲートとの間に電解コンデンサを挿入し、電界
効果トランジスタは電解コンデンサの両端電圧が
低い状態でオン作動するように構成したことを特
徴とする電子開閉装置。 2 特許請求の範囲第1項に記載した電子開閉装
置において、トランジスタにPNPトランジスタを
用い、電界効果トランジスタにNチヤネルの電界
効果トランジスタを用い、電界効果トランジスタ
のゲートを負極入力端子に接続したもの。 3 特許請求の範囲第1項に記載した電子開閉装
置において、トランジスタにNPNトランジスタ
を用い、電界効果トランジスタにPチヤネルの電
界効果トランジスタを用い、電界効果トランジス
タのゲートを正極入力端子に接続したもの。[Claims] 1. A transistor is used as a switch element to connect between positive and negative input terminals, a voltage divider is connected in parallel to the transistor, and a field effect transistor is connected with the voltage dividing point of the voltage divider as the base of the transistor. The resistance value of the voltage divider is set larger than the internal resistance value of the field effect transistor, and the gate of the field effect transistor is connected to one input terminal via a resistor, and this resistor is closer to the input terminal than the transistor. An electrolytic capacitor is inserted between the source and drain of the field effect transistor connected to the voltage dividing point of the voltage divider and the gate, so that the field effect transistor turns on when the voltage across the electrolytic capacitor is low. An electronic switchgear characterized by comprising: 2. The electronic switching device according to claim 1, in which a PNP transistor is used as the transistor, an N-channel field effect transistor is used as the field effect transistor, and the gate of the field effect transistor is connected to the negative input terminal. 3. The electronic switchgear according to claim 1, in which an NPN transistor is used as the transistor, a P-channel field effect transistor is used as the field effect transistor, and the gate of the field effect transistor is connected to the positive input terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1398580A JPS56111319A (en) | 1980-02-06 | 1980-02-06 | Electronic switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1398580A JPS56111319A (en) | 1980-02-06 | 1980-02-06 | Electronic switching device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56111319A JPS56111319A (en) | 1981-09-03 |
| JPS6149855B2 true JPS6149855B2 (en) | 1986-10-31 |
Family
ID=11848512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1398580A Granted JPS56111319A (en) | 1980-02-06 | 1980-02-06 | Electronic switching device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56111319A (en) |
-
1980
- 1980-02-06 JP JP1398580A patent/JPS56111319A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56111319A (en) | 1981-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4555741A (en) | Device for eliminating inrush-current | |
| KR870007605A (en) | Switching circuit using FET | |
| KR0147051B1 (en) | Power supply circuit | |
| US5101334A (en) | High speed power supply circuit with circuit with positive feedback | |
| ES547280A1 (en) | Circuit arrangement for switching resistive and inductive electric users in d.c. and a.c. circuits | |
| JP3301472B2 (en) | Circuit device having inrush current prevention function | |
| US4323789A (en) | Sequencer for power supply voltages | |
| JP2646646B2 (en) | Inrush current limiting circuit | |
| JPS6149855B2 (en) | ||
| JPH0120809B2 (en) | ||
| US3022467A (en) | Oscillator circuit with power transistor output stage | |
| US3493813A (en) | Lamp flasher | |
| JPH0113465Y2 (en) | ||
| JPH07288981A (en) | Constant voltage device | |
| JP2554285Y2 (en) | Instantaneous current supply circuit | |
| JPS58117504U (en) | load control circuit | |
| SU836630A1 (en) | Stabilized power supply source | |
| KR890000411Y1 (en) | Reset circuit of microprocessor | |
| JPS6325678Y2 (en) | ||
| JPH0534197Y2 (en) | ||
| SU421062A1 (en) | NEUTRAL RELAY | |
| JPH055699Y2 (en) | ||
| RU1788604C (en) | Device for power supply of cathode heater | |
| JPH0681420B2 (en) | Inrush current prevention circuit | |
| SU1288664A1 (en) | Switch voltage stabilizer |