Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6152564B2 - - Google Patents
[go: Go Back, main page]

JPS6152564B2 - - Google Patents

Info

Publication number
JPS6152564B2
JPS6152564B2 JP55070563A JP7056380A JPS6152564B2 JP S6152564 B2 JPS6152564 B2 JP S6152564B2 JP 55070563 A JP55070563 A JP 55070563A JP 7056380 A JP7056380 A JP 7056380A JP S6152564 B2 JPS6152564 B2 JP S6152564B2
Authority
JP
Japan
Prior art keywords
diffusion
tube
boron
penetration
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55070563A
Other languages
Japanese (ja)
Other versions
JPS56167324A (en
Inventor
Masaaki Sadamori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7056380A priority Critical patent/JPS56167324A/en
Publication of JPS56167324A publication Critical patent/JPS56167324A/en
Publication of JPS6152564B2 publication Critical patent/JPS6152564B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/12Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明は、半導体装置製造における不純物の
ペネレーシヨン拡散工程の改良に関するものであ
る。 以下、プレーナ形サイリスタを製造する場合を
例に取つて説明する。 一般に、プレーナ形サイリスタは、第1図の要
部断面図に示すように、シリコンからなる半導体
基板1を二酸化ケイ素(SiO2)膜で被覆した後、
写真製版により窓明け部3を形成し、まず個々の
チツプを作るための分離拡散を行つて分離拡散帯
4を形成する。次に、同様の写真製版を繰り返し
て、P形エミツタ(PE)層5、P形ベース(P
E)層6、N形エミツタ(NE)層7を順次形成す
る。半導体基板1の残部がN形ベース(NB)層
8となる。 さて、通電容量が0.2〜3A程度の小電力用サイ
リスタでは、通常、逆耐電圧が100〜1000V程度
のものが製造されており、この場合に用いられる
半導体基板1には、比抵抗が5〜40Ω・cmで、厚
さが130〜200μmのN形シリコンが適している。 しかして、第1図に示すように、分帯拡散帯4
を形成する場合、能率的に処理するために半導体
基板1の両主面より拡散しても、70〜100μmの
深い拡散深さが必要である。 さて、N形シリコンにP形層をプレーナ製法で
形成する場合、ほとんどの場合、ホウ素が選択拡
散不純物として用いられているが、実際に拡散工
程で拡散源として使用する物質としては、窒化ホ
ウ素(BN)、酸化ホウ素(B2O3)、三臭化ホウ素
(BBr 3)などがよく知られている。 SiO2膜2をマスクにして分離拡散を行う場
合、窓明け部3を形成したのち、半導体基板1の
両主面に例えばBNを用いてB2O3の沈澱層を形成
し、その後、できるだけの高温度を用いて、すな
わち、拡散係数を高めて、上記の沈澱層よりホウ
素を半導体基板1中へ深くペネレトレーシヨンさ
せる手段が用いられる。この場合、半導体基板1
を収納しその中で拡散が行われる炉心管には、通
常、第2図に模式的断面図を例示する従来の拡散
炉においては、石英ガラス管が広範囲に用いられ
ていた。第2図において、10は炉体、20は石
英管、20aはキヤリヤガスが導入されるガス導
入口、20bはキヤリヤガスが排出されるガス排
出口である。キヤリヤガスは、図に矢印で示すよ
うに、導入口20aから導入され、ガス排出口2
0bから排出される。30は半導体基板1を載置
するボートであり、半導体基板1を立てたボート
30は石英管20の均熱部に挿入されている。 ところで、前述したように、分離拡散帯4の形
成には70〜100μmの拡散深さが必要であるの
で、経験的にはホウ素のペネトレーシヨン時間と
しては125℃の基板温度で100〜250時間の長時間
が必要である。 しかして、第2図で示したような従来の石英管
20で処理した場合、第3図に示すような、
SiO2膜2の異状欠陥がしばしば発生し、製造歩
留の向上が望めなかつた。 第3図はホウ素の長時間ペネトレーシヨン工程
において、SiO2膜2に発生した異状欠陥を示
し、通常、直径1〜10μmの班点がAのように点
在して、またはBのように群集して発生する。ま
た、時には不規則なクラツクが発生し、これが周
囲の正常なSiO2膜2をもクラツクさせてしまう
ことがある。このような異状欠陥は、第4図のグ
ラフに示すように、おおむね、ホウ素の30時間以
上のペネトレーシヨンに見られた。 発明者は、このSiO2膜に発生した異状欠陥を
調査した結果、アルカリを核とするSiO2膜の局
部的高クリストバライト変形であると推定した。 ちなみに、150時間のホウ素ペネトレーシヨン
後の石英管20の断面よりアルカリ金属を検出す
れば、表に示すように、ペネトレーシヨン後の失
透箇所では、ペネトレーシヨン前の未失透箇所に
比べて10〜100倍の含有率に変化している。
The present invention relates to an improvement in an impurity penetration diffusion process in semiconductor device manufacturing. The following will explain the case of manufacturing a planar thyristor as an example. In general, a planar thyristor is manufactured by coating a semiconductor substrate 1 made of silicon with a silicon dioxide (SiO 2 ) film, as shown in the cross-sectional view of the main part in FIG.
A window opening 3 is formed by photolithography, and separation and diffusion is first performed to produce individual chips to form a separation diffusion zone 4. Next, similar photolithography is repeated to form a P-type emitter (P E ) layer 5, a P-type base (P
E ) layer 6 and N-type emitter (N E ) layer 7 are sequentially formed. The remaining portion of the semiconductor substrate 1 becomes an N-type base (N B ) layer 8. Now, small power thyristors with a current carrying capacity of about 0.2 to 3 A are usually manufactured with a reverse withstand voltage of about 100 to 1000 V, and the semiconductor substrate 1 used in this case has a specific resistance of 5 to 3 A. N-type silicon with a resistance of 40 Ωcm and a thickness of 130 to 200 μm is suitable. Therefore, as shown in FIG.
In order to process efficiently, a deep diffusion depth of 70 to 100 μm is required even if diffusion is performed from both main surfaces of the semiconductor substrate 1. Now, when forming a P-type layer on N-type silicon using the planar manufacturing method, boron is used as a selective diffusion impurity in most cases, but boron nitride ( Well-known examples include BN), boron oxide (B 2 O 3 ), and boron tribromide (BB r 3 ). When separating and diffusing using the SiO 2 film 2 as a mask, after forming the window opening 3, a precipitated layer of B 2 O 3 is formed using, for example, BN on both main surfaces of the semiconductor substrate 1, and then A method is used to penetrate the boron deeper into the semiconductor substrate 1 from the above-mentioned precipitated layer by using a high temperature, that is, by increasing the diffusion coefficient. In this case, the semiconductor substrate 1
In conventional diffusion furnaces, a schematic cross-sectional view of which is illustrated in FIG. 2, a quartz glass tube has been widely used as the furnace core tube in which diffusion is carried out. In FIG. 2, 10 is a furnace body, 20 is a quartz tube, 20a is a gas inlet through which carrier gas is introduced, and 20b is a gas outlet through which carrier gas is discharged. The carrier gas is introduced from the inlet 20a as shown by the arrow in the figure, and is introduced from the gas outlet 20a.
Ejected from 0b. Reference numeral 30 denotes a boat on which the semiconductor substrate 1 is placed, and the boat 30 with the semiconductor substrate 1 placed thereon is inserted into the soaking section of the quartz tube 20. By the way, as mentioned above, the formation of the separation diffusion zone 4 requires a diffusion depth of 70 to 100 μm, so empirically, the boron penetration time is 100 to 250 hours at a substrate temperature of 125°C. A long period of time is required. However, when processing is performed using the conventional quartz tube 20 as shown in FIG. 2, as shown in FIG.
Abnormal defects often occurred in the SiO 2 film 2, making it impossible to expect an improvement in manufacturing yield. Figure 3 shows abnormal defects that occur in the SiO 2 film 2 during the long-term penetration process of boron. Occurs in crowds. In addition, irregular cracks sometimes occur, which may also crack the surrounding normal SiO 2 film 2. As shown in the graph of FIG. 4, such abnormal defects were generally observed when boron was penetrated for 30 hours or more. As a result of investigating the abnormal defect that occurred in this SiO 2 film, the inventor estimated that it was local high-cristobalite deformation of the SiO 2 film with alkali as the core. By the way, if alkali metals are detected in the cross section of the quartz tube 20 after 150 hours of boron penetration, as shown in the table, the devitrified area after penetration is different from the undevitrified area before penetration. The content rate has changed to 10 to 100 times that of the previous one.

【表】 すなわち、長時間拡散においては、石英管20
より高濃度のアルカリが半導体基板1に拡散し、
元来、アルカリと親和性の強いSiO2膜2に悪影
響を与えるものと容易に推定することができる。 また、石英管を用いて1200℃以上の高温にて長
時間の拡散などの熱処理を行うと、石英管のたわ
み点(一般に、「サツジングポイント(sagging
point)」と呼ばれている)が1200℃であるから、
石英管の変形が著しく起こり、拡散途中で半導体
基板の引き出しが困難になるとか、または石英管
が破損して半導体基板を大幅に汚染させる事態を
生ぜしめることもまれではない。 この発明は、上記の点に鑑みてなされたもので
あり、半導体基板を収容しその中において不純物
のペネトレーシヨン拡散が行われる炉芯管に多結
晶ケイ素管を用いると共にキヤリヤガス中に酸素
を10体積%以上含ませてこの多結晶ケイ素管の内
面を酸化させながらペネトレーシヨン拡散を行う
ことによつて、半導体基板の表面上に選択拡散用
のマスクとして形成されたSiO2膜に異常欠陥や
クラツクが発生するのを防止した半導体装置の製
造方法を提供することを目的としたものである。 この発明は、単結晶や多結晶のケイ素を析出す
る反応は、極めてアルカリの混入し難いものであ
ることを応用したものである。ケイ素を析出させ
る手段としては、四塩化ケイ素(SiCl4)やトリク
ロロシラン(SiHCl3)の水素還元反応がよく知ら
れており、この反応ではアルカリ含有量を
10ppmのオーダに抑止できるといわれている。 炉芯管用のケイ素材は、通常、高純度のグラフ
アイトの丸棒に前記のSiCl4やSiHCl3の化学分解
によつて成長被着(「CVD」と言われる)させ、
所定形状まで被着後、グラフアイトを燃焼または
引き抜きによつて取り除くことによつて管状体を
得る。この段階のケイ素は多結晶であり、実験の
結果、単結晶にする必要はなく、そのため製造原
価の上昇が抑えられた。更に、多結晶の場合は、
結晶粒界に不純物をとらえる働きがあると言われ
ており、その点からも単結晶ケイ素より多結晶ケ
イ素の方が炉心管の材料として好ましいと判断す
るに至つた。 第5図はこの発明の方法を実施するための拡散
炉の一例を示す模式的断面図である。この拡散炉
では、炉体10に炉心管としての多結晶ケイ素管
40を装着し、一方の端部40aには石英製のキ
ヤツプ50をかぶせ、ホウ素ペネトレーシヨンの
ためのキヤリヤガスとして窒素ガス4l/minおよ
び酸素1l/minを導入するようになつており、こ
のキヤリヤガスは他方の端部のガス排出口40b
から排出される。60はフツ素樹脂製のシールテ
ープであり、多結晶ケイ素管40と石英製のキヤ
ツプ50とを気密に封止するものである。 第5図に示すような拡散炉によつて、長時間、
例えば150時間のホウ素ペネトレーシヨンを1250
℃の温度にて実施した場合、従来はしばしば発生
していた第3図に示すようなSiO2膜2の異常欠
陥はほとんど発見されなかつた。また、このこと
は繰返し確認され、延べ5000時間に対する実績を
得た。 また、長時間、多回数にわたる使用に際し、半
導体基板の表面におけるホウ素の濃度を毎回一定
にするためには、多結晶ケイ素管40自体にホウ
素が拡散し、蓄積し、これが外方向拡散を起こさ
ないことが必要であることが使用経験上判明し
た。発明者は、この要件を満足させ、アルカリ含
有量が少なくかつ耐熱性に優れた多結晶ケイ素管
40の利用度を高めるためには、ホウ素ペネトレ
ーシヨン中のキヤリヤガスに体積比で10%以上の
酸素ガスを混入すれば良いことを実験的に確め
た。 すなわち、毎回のホウ素ペネトレーシヨンにお
いて、多結晶ケイ素管40はキヤリヤガス中の酸
素ガスによつて酸化され、内面に二酸化ケイ素が
形成されるために、ホウ素が内部に拡散すること
が抑止でき、更にこの二酸化ケイ素上にホウ素が
堆積しても、二酸化ケイ素の成長に取り囲まれて
ホウケイ酸塩を形成し、ホウ素の挙動を抑止する
ものと考えられる。しかしながら、多結晶ケイ素
管40内の二酸化ケイ素膜の成長にもおのずと限
界があり、一定期間使用後は水素気流中での還元
またはフツ化水素による剥離によつて二酸化ケイ
素膜を取り除き、再び酸素を含むキヤリヤガス中
で内面を酸化させることが必要であることが判つ
た。 経験の結果、この多結晶ケイ素管40内の二酸
化ケイ素膜は、1000〜1200時間の使用時間以内に
還元または剥離によつて取り除くことにした。 以上の説明においては、二酸化ケイ素膜をマス
クにした半導体基板へのホウ素ペネトレーシヨン
の場合について述べたが、二酸化ケイ素膜上に他
の絶縁膜、例えば窒化ケイ素膜やアルミナ膜を設
けた半導体基板へのホウ素ペネトレーシヨンに
も、この発明を適用することができる。 また、ホウ素ペネトレーシヨンにこの発明を適
用した場合について述べたが、二酸化ケイ素膜を
マスクとする、他の不純物、例えばリンなどのペ
ネトレーシヨン拡散にも、この発明を適用するこ
とができる。 さらに、上記の説明においては、この発明をプ
レーナ形サイリスタの製造に適用した場合につい
て述べたが、他の半導体装置、例えば、トライア
ツク、トランジスタ、ダイオード、MOS IC、バ
イポーラICなどを製造する際のSiO2膜を選択拡
散用マスクとして使用する長時間拡散工程にも、
この発明が適用できることはもちろんである。 以上詳述したように、この発明による半導体装
置の製造方法においては、拡散炉の炉心管に多結
晶ケイ素管を用いると共にキヤリヤガスに酸素を
10体積%以上含ませて炉心管を酸化させながら不
純物のペネトレーシヨン拡散を行うので、高温で
長時間のペネトレーシヨン拡散を行う際にも、半
導体基板の表面上に選択拡散用のマスクとして形
成されたSiO2膜に炉心管からのアルカリによつ
て異常欠陥やクラツクが発生するのを抑止できる
から、半導体装置の製造歩留りが向上する。か
つ、この実積は長時間にわたつて確認された。
[Table] In other words, for long-term diffusion, the quartz tube 20
A higher concentration of alkali diffuses into the semiconductor substrate 1,
It can be easily inferred that this adversely affects the SiO 2 film 2, which originally has a strong affinity for alkali. In addition, when a quartz tube is subjected to heat treatment such as diffusion for a long time at a high temperature of 1200℃ or higher, the bending point (generally known as the sagging point) of the quartz tube
point) is 1200℃,
It is not uncommon for the quartz tube to be significantly deformed, making it difficult to pull out the semiconductor substrate during diffusion, or for the quartz tube to be damaged, resulting in significant contamination of the semiconductor substrate. This invention was made in view of the above points, and uses a polycrystalline silicon tube as a furnace core tube in which a semiconductor substrate is housed and penetration diffusion of impurities takes place therein, and oxygen is added to the carrier gas at 10%. By performing penetration diffusion while oxidizing the inner surface of this polycrystalline silicon tube by containing more than vol. % , abnormal defects and The object of the present invention is to provide a method for manufacturing a semiconductor device that prevents the occurrence of cracks. This invention is an application of the fact that the reaction for precipitating single crystal or polycrystalline silicon is extremely difficult to mix with alkali. The hydrogen reduction reaction of silicon tetrachloride (SiCl 4 ) and trichlorosilane (SiHCl 3 ) is well known as a means to precipitate silicon, and this reaction reduces the alkali content.
It is said that it can be suppressed to the order of 10 ppm. The silicon material for the furnace core tube is usually deposited on a high-purity graphite round rod by chemical decomposition of SiCl 4 or SiHCl 3 (referred to as "CVD").
After adhering to a predetermined shape, the graphite is removed by burning or drawing to obtain a tubular body. Silicon at this stage is polycrystalline, and experiments have shown that it does not need to be made into a single crystal, which reduces manufacturing costs. Furthermore, in the case of polycrystalline
It is said that grain boundaries have the ability to trap impurities, and from this point of view, we have come to the conclusion that polycrystalline silicon is more preferable as a material for the furnace tube than single-crystal silicon. FIG. 5 is a schematic sectional view showing an example of a diffusion furnace for carrying out the method of the present invention. In this diffusion furnace, a polycrystalline silicon tube 40 as a furnace core tube is attached to the furnace body 10, one end 40a is covered with a cap 50 made of quartz, and nitrogen gas is used as a carrier gas for boron penetration at 4 liters of nitrogen gas. This carrier gas is introduced through the gas outlet 40b at the other end.
is discharged from. Reference numeral 60 denotes a sealing tape made of fluororesin, which hermetically seals the polycrystalline silicon tube 40 and the quartz cap 50. Using a diffusion furnace as shown in Figure 5,
For example, 150 hours of boron penetration to 1250
When the test was carried out at a temperature of .degree. C., almost no abnormal defects in the SiO 2 film 2 as shown in FIG. 3, which often occur in the past, were found. Additionally, this has been repeatedly confirmed and a total of 5,000 hours has been obtained. In addition, in order to keep the concentration of boron on the surface of the semiconductor substrate constant each time when used for a long time and many times, boron diffuses and accumulates in the polycrystalline silicon tube 40 itself, and this prevents outward diffusion. Experience has shown that this is necessary. In order to satisfy this requirement and increase the utilization of the polycrystalline silicon tube 40, which has a low alkali content and excellent heat resistance, the inventor believes that in order to satisfy this requirement and increase the utilization of the polycrystalline silicon tube 40, which has a low alkali content and excellent heat resistance, the inventors added 10% or more by volume to the carrier gas during boron penetration. It was experimentally confirmed that mixing oxygen gas is sufficient. That is, in each boron penetration, the polycrystalline silicon tube 40 is oxidized by the oxygen gas in the carrier gas, and silicon dioxide is formed on the inner surface, so that boron can be prevented from diffusing into the interior. Even if boron is deposited on this silicon dioxide, it is considered that it is surrounded by the growth of silicon dioxide and forms borosilicate, suppressing the behavior of boron. However, there is a natural limit to the growth of the silicon dioxide film inside the polycrystalline silicon tube 40, and after use for a certain period of time, the silicon dioxide film is removed by reduction in a hydrogen stream or peeling with hydrogen fluoride, and oxygen is added again. It has been found necessary to oxidize the inner surface in a carrier gas containing As a result of experience, it was decided that the silicon dioxide film within the polycrystalline silicon tube 40 would be removed by reduction or stripping within 1000 to 1200 hours of use. In the above explanation, we have described the case of boron penetration into a semiconductor substrate using a silicon dioxide film as a mask. The present invention can also be applied to boron penetration into. Furthermore, although the present invention has been described as being applied to boron penetration, the present invention can also be applied to penetration diffusion of other impurities, such as phosphorus, using a silicon dioxide film as a mask. Furthermore, in the above explanation, the present invention was applied to the manufacture of planar thyristors, but SiO For long-term diffusion processes using two membranes as masks for selective diffusion,
Of course, this invention can be applied. As detailed above, in the method of manufacturing a semiconductor device according to the present invention, a polycrystalline silicon tube is used as the core tube of the diffusion furnace, and oxygen is added to the carrier gas.
Penetration diffusion of impurities is performed while oxidizing the reactor core tube by containing 10% or more by volume, so even when performing penetration diffusion at high temperatures for a long time, it can be used as a mask for selective diffusion on the surface of the semiconductor substrate. Since it is possible to prevent abnormal defects and cracks from occurring in the formed SiO 2 film due to alkali from the furnace tube, the manufacturing yield of semiconductor devices is improved. Moreover, this actual result was confirmed over a long period of time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はプレーナ形サイリスタの一例の要部断
面図、第2図は従来の方法に用いる拡散炉の一例
の模式的断面図、第3図は従来の方法により
SiO2膜に発生した異常欠陥を示す平面図、第4
図は従来の方法におけるホウ素のペネトレーシヨ
ン拡散におけるペネトレーシヨン時間に対する異
常欠陥発生率を示すグラフ、第5図はこの発明の
方法の実施に用いる拡散炉の一例を示す模式的断
面図である。 図において、1は半導体基板、2はSiO2
(二酸化ケイ素膜)、10は炉体、40は炉心管と
しての多結晶ケイ素管、40bはキヤリヤガスを
排出するガス排出口、50はキヤリヤガスを導入
するキヤツプである。なお、図中同一符号はそれ
ぞれ同一または相当部分を示す。
Figure 1 is a cross-sectional view of the main parts of an example of a planar thyristor, Figure 2 is a schematic cross-sectional view of an example of a diffusion furnace used in a conventional method, and Figure 3 is a schematic cross-sectional view of an example of a diffusion furnace used in a conventional method.
Plan view showing abnormal defects occurring in SiO 2 film, 4th
The figure is a graph showing the abnormal defect occurrence rate versus penetration time in penetration diffusion of boron in a conventional method, and FIG. 5 is a schematic cross-sectional view showing an example of a diffusion furnace used for carrying out the method of the present invention. . In the figure, 1 is a semiconductor substrate, 2 is a SiO 2 film (silicon dioxide film), 10 is a furnace body, 40 is a polycrystalline silicon tube as a furnace core tube, 40b is a gas outlet for discharging carrier gas, and 50 is a carrier gas introduction port. It is a cap that can be used. Note that the same reference numerals in the figures indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 1 拡散炉の炉心管内に表面上に二酸化ケイ素膜
によるマスクを形成した半導体基板を収容し、キ
ヤリヤガスを流しながら1200〜1400℃の温度にお
いて不純物の30時間程度以上の長時間のペネトレ
ーシヨン拡散を行う工程を備えた方法において、
上記炉心管に多結晶ケイ素管を用いると共に上記
キヤリヤガスに酸素を10体積%以上含ませて上記
炉心管の内面を酸化させながら上記ペネトレーシ
ヨン拡散を行うことを特徴とする半導体装置の製
造方法。 2 ホウ素をペネトレーシヨン拡散することを特
徴とする特許請求の範囲第1項記載の半導体装置
の製造方法。
[Claims] 1. A semiconductor substrate with a silicon dioxide film mask formed on its surface is housed in the core tube of a diffusion furnace, and impurities are removed for a long time of about 30 hours or more at a temperature of 1200 to 1400°C while flowing a carrier gas. In a method comprising the step of performing penetration diffusion of
A method for manufacturing a semiconductor device, characterized in that a polycrystalline silicon tube is used as the core tube, and the penetration diffusion is performed while the carrier gas contains 10% by volume or more of oxygen to oxidize the inner surface of the core tube. 2. A method for manufacturing a semiconductor device according to claim 1, characterized in that boron is penetrated and diffused.
JP7056380A 1980-05-26 1980-05-26 Manufacture of semiconductor device Granted JPS56167324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7056380A JPS56167324A (en) 1980-05-26 1980-05-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7056380A JPS56167324A (en) 1980-05-26 1980-05-26 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS56167324A JPS56167324A (en) 1981-12-23
JPS6152564B2 true JPS6152564B2 (en) 1986-11-13

Family

ID=13435124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7056380A Granted JPS56167324A (en) 1980-05-26 1980-05-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS56167324A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2777643B2 (en) * 1996-09-30 1998-07-23 株式会社日立製作所 Semiconductor wafer heat treatment apparatus and semiconductor wafer heat treatment apparatus

Also Published As

Publication number Publication date
JPS56167324A (en) 1981-12-23

Similar Documents

Publication Publication Date Title
US4235650A (en) Open tube aluminum diffusion
WO2011152510A1 (en) Heat-treatment furnace
US3751314A (en) Silicon semiconductor device processing
JPS6152564B2 (en)
JP2874618B2 (en) Silicon semiconductor substrate and method of manufacturing the same
JPH068181B2 (en) Quartz glass products for the semiconductor industry
JPH0341437B2 (en)
JP2907095B2 (en) Method for manufacturing semiconductor device
US7199057B2 (en) Method of eliminating boron contamination in annealed wafer
JP4608884B2 (en) Method for forming surface protective film of jig for heat treatment
JPS62123098A (en) Silicon single crystal
JP2864846B2 (en) Crucible for semiconductor single crystal pulling equipment
JPS5837977B2 (en) Open tube aluminum diffusion method
JP2828457B2 (en) Heat treatment furnace for semiconductor
KR0146173B1 (en) Method for manufacturing oxide film of semiconductor device
JP3156925B2 (en) Cold wall type single-wafer lamp heating furnace
US5795492A (en) Etching metals using chlorine gas and hydrochloric gas in de-ionized water
JPH04167433A (en) Manufacture of semiconductor device
CN112185863B (en) Furnace tube cleaning methods and cleaning equipment
JP4029378B2 (en) Annealed wafer manufacturing method
KR0185985B1 (en) Method of forming epitaxial layer of silicon wafer
JPS635534A (en) Manufacture of semiconductor device
JPS6310576B2 (en)
JPS61198717A (en) Chemical vapor phase growth device
JPH027516A (en) Method of diffusing impurity in semiconductor