Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6153727B2 - - Google Patents
[go: Go Back, main page]

JPS6153727B2 - - Google Patents

Info

Publication number
JPS6153727B2
JPS6153727B2 JP57050957A JP5095782A JPS6153727B2 JP S6153727 B2 JPS6153727 B2 JP S6153727B2 JP 57050957 A JP57050957 A JP 57050957A JP 5095782 A JP5095782 A JP 5095782A JP S6153727 B2 JPS6153727 B2 JP S6153727B2
Authority
JP
Japan
Prior art keywords
output
signal
encoder
microcomputer
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57050957A
Other languages
Japanese (ja)
Other versions
JPS58169228A (en
Inventor
Tetsushi Itoi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
Original Assignee
NEC Home Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd filed Critical NEC Home Electronics Ltd
Priority to JP57050957A priority Critical patent/JPS58169228A/en
Publication of JPS58169228A publication Critical patent/JPS58169228A/en
Publication of JPS6153727B2 publication Critical patent/JPS6153727B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0227Cooperation and interconnection of the input arrangement with other functional units of a computer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 本発明はテンキーとコントロールキーの信号を
マイクロコンピユータに入力するキー信号入力方
式の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a key signal input method for inputting signals from a numeric keypad and control keys to a microcomputer.

テンキーとコントロールキーの信号をマイクロ
コンピユータによつて処理し、この処理結果に対
応して各種制御を行なう装置としてはデイジタ
ル・オーデイオデイスクプレーヤーがある。この
デイジタル・オーデイオデイスクプレーヤーは、
オーデイオ信号、同期信号、曲番信号、補助曲番
信号、総走行時間信号、残時間信号おより曲間信
号等の各種情報をデイジタル化して線速度一定と
して光学的に高密度で記録されているデイスク上
の情報を読み取つて復調することにより、高忠実
度のオーデイオ信号を再生するものである。この
場合、デイジタル・オーデイオデイスクプレヤー
に於いては、デイスクに記録されている上記各種
情報を利用して各種モードの制御を行なつてい
る。つまり、デイジタル・オーデイオデイスクプ
レーヤーの操作パネル部分には、キーユニツトが
設けられている。そして、このキーユニツトは
「1」〜「0」のテンキーとコントロールキーと
によつて構成されており、コントロールキーはハ
イフオン、メモリ、サーチ、レピートおよびクリ
アーの各キーを有している。従つて、例えばテン
キーを用いた複数桁による再生曲番の指定、ハイ
フオンキーとテンキーによる補助曲番の指定、メ
モリキーによる入力情報の記憶、サチキーによる
情報の検索、レピートキーによる操り返し制御、
クリアキーによる入力情報および記録情報の消去
等が行なわれる。
A digital audio disk player is a device that processes signals from a numeric keypad and control keys using a microcomputer and performs various controls in accordance with the processing results. This digital audio disc player is
Various information such as audio signals, synchronization signals, track number signals, auxiliary track number signals, total running time signals, remaining time signals, and inter-track signals are digitized and optically recorded at high density at a constant linear velocity. By reading the information on the disk and demodulating it, a high-fidelity audio signal is reproduced. In this case, in the digital audio disc player, various modes are controlled using the various information recorded on the disc. That is, a key unit is provided on the operation panel portion of the digital audio disc player. This key unit is composed of ten keys "1" to "0" and control keys, and the control keys include hyphen, memory, search, repeat, and clear keys. Therefore, for example, you can specify the playback song number using multiple digits using the numeric keypad, specify the auxiliary song number using the hyphen key and the numeric keypad, store input information using the memory key, search for information using the search key, repeat control using the repeat key,
Input information and recorded information are erased using the clear key.

この場合、キーユニツトにはその性格が異なる
テンキーとコントロールキーが存在するために、
従来のキー入力回路に於いてはテンキーの出力信
号とコントロールキーの出力信号を、それぞれ独
立したキー入力回路を介してマイクロコンピユー
タに入力する等の極めて複雑な方法が用いられて
おり、これに伴ないキー出力信号が誤つて取り込
まれてしまう等の問題を有している。
In this case, since the key unit has a numeric keypad and control keys, which have different characteristics,
Conventional key input circuits use extremely complicated methods such as inputting the output signals of the numeric keypad and control keys into the microcomputer through separate key input circuits. However, there are problems such as a key output signal that is not available is erroneously captured.

従つて、本発明による目的は、テンキーの出力
信号とコントロールキー出力信号を容易にかつ確
実にマイクロコンピユータに入力することが出来
るマイクロコンピユータに対するキー信号入力方
式を提供することである。以下、図面を用いて本
発明によるマイクロコンピユータに対するキー信
号入力方式を詳細に説明する。
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a key signal input method for a microcomputer that can easily and reliably input numeric keypad output signals and control key output signals to the microcomputer. Hereinafter, a key signal input method for a microcomputer according to the present invention will be explained in detail with reference to the drawings.

第1図は本発明によるマイクロコンピユータに
対するキー信号入力方式の一実施例を示す回路図
である。同図に於いて1はキーユニツトであつ
て、抵抗2a〜2dを介して電源+Vに接続され
たXライン3a〜3dと、抵抗4a〜4dを介し
て電源+Vに接続されたYライン5a〜5dとを
有している。そして、このXライン3a〜3d
と、Yライン5a〜5dの各交点部分には、操作
時にその交点部分に位置する一対のX,Yライン
をアースに落す「1」〜「0」のテンキー6a〜
6jとハイフオン、メモリ、サーチ、レピート、
クリアからなるコントロールキー6k〜6oが設
けられている。7はキーユニツト1の各Xライン
3a〜3dの信号を入力ポートAa〜Adに取り込
み、各Yライン5a〜5dの信号を入力ポート
Ba〜Bdに取り込むことにより、キーマトリクス
の出力信号をバイナリーコードの出力信号に変換
して出力ポートCa〜Cdから出力するエンコーダ
であつて、例えば半導体集積回路としての
MC14419が用いられる。そして、このエンコー
ダ7は、出力信号の発生時に出力ポートDから、
ストローブパルスSPを発生するように構成され
ている。8はマイクロコンピユータであつて、デ
ータポートD0〜D7、コントロール信号送出用の
出力ポートP0〜P2および割り込み制御用の入力ポ
ートP3を有している。9はエンコーダ7の出力ポ
ートCa〜Cdから発生される各出力信号を入力と
するノアゲートであつて、その出力信号は割り込
み制御信号としてマイクロコンピユータ8の入力
ポートP3に供給される。10はスリーステートの
バツフア回路であつて、マイクロコンピユータ8
の出力ポートP0から発生される第1ロード制御信
号Q1によつてアクテイブとなつて、エンコーダ
7の出力信号をデータバスDBの下位4ビツトラ
インを介して、マイクロコンピユータ8に供給す
る。11はエンコーダ7の出力ポートCa〜Cdか
ら発生される各出力信号を入力ポートAa〜Adに
入力するとともに、出力ポートDから発生される
ストローブパルスSPを、クロツク入力とするD
タイプの第1ラツチ回路であつて、マイクロコン
ピユータ8の出力ポートP1から発生される第2ロ
ード制御信号Q2によつてそのラツチ信号をデー
タバスDBの下位4ビツトラインを介してマイク
ロコンピユータ8に供給する。12はエンコーダ
7の各出力信号を入力ポートAa〜Adに入力する
とともに、ストローブパルスSPをクロツク入力
とするDタイプの第2ラツチ回路であつて、その
出力信号はデータバスDBの下位4ビツトライン
にそれぞれ供給される。13は第2ラツチ回路1
2の各出力信号を各入力ポートAa〜Adに入力す
るとともに、ストローブパルスSPをクロツク入
力CKとするDタイプの第3ラツチ回路であつ
て、各出力ポートCa〜Cdから発生される各出力
信号は、デークバスDBの上位4ビツトラインを
介してマイクコンピユータに供給される。なお、
ラツチ回路12,13はマイクロコンピユータ8
の出力ポートP2から発生される第3ロード制御信
号Q3によつて、ラツチ信号の送出が行なわれる
ようになつている。以下、第2図に示すフローチ
ヤートを用いて、その動作を詳細に説明する。
FIG. 1 is a circuit diagram showing an embodiment of a key signal input method for a microcomputer according to the present invention. In the figure, 1 is a key unit, which has X lines 3a to 3d connected to the power supply +V via resistors 2a to 2d, and Y lines 5a to 5d connected to the power supply +V via resistors 4a to 4d. It has And this X line 3a~3d
At each intersection of the Y lines 5a to 5d, there are numeric keys 6a to 6a with keys ``1'' to ``0'' that ground the pair of X and Y lines located at the intersection during operation.
6j and hyphen, memory, search, repeat,
Control keys 6k to 6o consisting of clear keys are provided. 7 takes in the signals of each of the X lines 3a to 3d of the key unit 1 to the input ports Aa to Ad, and the signals of each of the Y lines 5a to 5d of the key unit 1 to the input ports.
It is an encoder that converts the key matrix output signal into a binary code output signal and outputs it from the output ports Ca to Cd by inputting it into the output ports Ba to Bd.
MC14419 is used. Then, this encoder 7 outputs from the output port D when an output signal is generated.
It is configured to generate a strobe pulse SP. A microcomputer 8 has data ports D 0 to D 7 , output ports P 0 to P 2 for sending control signals, and an input port P 3 for interrupt control. Reference numeral 9 denotes a NOR gate which receives each output signal generated from the output ports Ca to Cd of the encoder 7, and its output signal is supplied to the input port P3 of the microcomputer 8 as an interrupt control signal. 10 is a three-state buffer circuit, and a microcomputer 8
The output signal of the encoder 7 is activated by the first load control signal Q1 generated from the output port P0 of the encoder 7, and the output signal of the encoder 7 is supplied to the microcomputer 8 via the lower four bit lines of the data bus DB. 11 inputs each output signal generated from the output ports Ca to Cd of the encoder 7 to the input ports Aa to Ad, and also inputs the strobe pulse SP generated from the output port D as a clock input.
This is the first latch circuit of the type, which transmits the latch signal to the microcomputer 8 via the lower four bit lines of the data bus DB in response to the second load control signal Q2 generated from the output port P1 of the microcomputer 8. supply 12 is a D-type second latch circuit which inputs each output signal of the encoder 7 to input ports Aa to Ad and also receives the strobe pulse SP as a clock input, and its output signal is sent to the lower 4 bit lines of the data bus DB. Each is supplied. 13 is the second latch circuit 1
It is a D-type third latch circuit which inputs each output signal of 2 to each input port Aa to Ad, and uses strobe pulse SP as a clock input CK, and outputs each output signal generated from each output port Ca to Cd. is supplied to the microphone computer via the upper 4 bit lines of the data bus DB. In addition,
The latch circuits 12 and 13 are connected to the microcomputer 8.
The latch signal is sent out by the third load control signal Q3 generated from the output port P2 of . The operation will be explained in detail below using the flowchart shown in FIG.

まず、曲番号を指定して再生を行なわせるため
に、例えばテンキー6aをまず操作すると、Xラ
イン3aとYライン5aが“L”となり、エンコ
ーダ7がこのキーボード1の出力信号を取り込ん
で出力端Ca〜Cdから“1000”なる2進出力がス
トローブパルスSPとともに出力されるために、
この出力信号は第1、第2ラツチ回路11,12
にラツチされる。またこのエンコーダ7から出力
信号が発生されると、第2図にステツプS1で示す
ように、ノアゲート9がキー入力ありと判断して
割り込み制御信号をマイクロコンピユータ8の入
力ポートP3に供給してマイクロコンピユータ8を
ステツプS2で示す割り込みモードに切り換える。
するとマイクロコンピユータ8はステツプS3で示
すように出力ポートP0から第1ロード制御信号
Q1を発生して、バツフア回路10をアクテイブ
とすることにより、エンコーダ7の出力信号をこ
のバツフア回路10およびデータバスDBを介し
て取り込む。そして、ステツプS4に於いて、今取
り込んだデータがテンキーの信号であるかを判別
し、テンキーの信号であつた場合にはステツプS5
に移行する。ステツプS5に於いては、このデータ
がテンキーによるものであつた場合に於けるその
1つ前のデータを判別する。これは、1つ前のデ
ータがハイフオンキーによるものである場合に
は、補助曲番を示すことになるためである。しか
し、この場合に於ける第1番目のテンキー操作に
よるデータの前には、ハイフオンキーによるデー
タは存在していないためにステツプS6に移行す
る。ステツプS6に於いては、マイクロコンピユー
タ8が出力ポートQ3から、第3ロード制御信号
Q3を発生するために、第2,第3ラツチ回路1
2,13から出力が発生される。つまり、第2ラ
ツチ回路12の出力は第1操作テンキー6aの出
力信号をエンコードしたエンコーダ7の出力信号
“1000”が出力されることになり、第3ラツチ回
路13からは“0000”のデータが出力されること
になる。次にテンキー6bを操作すると、上述し
た場合と同様な処理によつて第2図に示すステツ
プS1〜S6が実行される。そして、この場合に於い
ては、ストローブパルスSPの発生時に第1,第
2ラツチ回路11,12は、エンコーダ7から出
力される新たな出力信号“0100”を取り込んでラ
ツチすることになるが、第3ラツチ回路13は第
2ラツチ回路12に対して、シリアルに接続され
ている関係上、この第2ラツチ回路12に先にラ
ツチされていた出力信号“1000”を取り込んでラ
ツチする。従つて、この状態に於いては、第2ラ
ツチ回路12に曲番の第1桁目がラツチされ、第
3ラツチ回路13に曲番の第2桁目がラツチされ
たことになり、第3ロード制御信号Q3の発生に
伴なつて出力される第2,第3ラツチ回路12,
13の出力信号は、ステツプS7に於いてデータバ
スDBを介して取り込まれることになる。
First, when you operate the numeric keypad 6a, for example, to specify a song number and play it, the X line 3a and Y line 5a become "L", and the encoder 7 takes in the output signal from the keyboard 1 and outputs it to the output terminal. Since a binary output of “1000” is output from Ca to Cd along with the strobe pulse SP,
This output signal is transmitted to the first and second latch circuits 11 and 12.
is latched to. When an output signal is generated from this encoder 7, the NOR gate 9 determines that there is a key input and supplies an interrupt control signal to the input port P3 of the microcomputer 8, as shown in step S1 in FIG. The microcomputer 8 is switched to the interrupt mode shown in step S2 .
Then, the microcomputer 8 outputs the first load control signal from the output port P0 as shown in step S3 .
By generating Q1 and activating the buffer circuit 10, the output signal of the encoder 7 is taken in via the buffer circuit 10 and the data bus DB. Then, in step S4 , it is determined whether the data just taken in is a numeric keypad signal, and if it is a numeric keypad signal, the process proceeds to step S5 .
to move to. In step S5 , if this data is input from the numeric keypad, the previous data is determined. This is because if the previous data is based on a hyphen key, it indicates an auxiliary song number. However, in this case, since there is no data generated by the hyphen key operation before the data generated by the first numeric key operation, the process moves to step S6 . In step S6 , the microcomputer 8 outputs the third load control signal from the output port Q3 .
In order to generate Q 3 , the second and third latch circuits 1
Outputs are generated from 2 and 13. In other words, the second latch circuit 12 outputs the output signal "1000" of the encoder 7 which encodes the output signal of the first operation numeric keypad 6a, and the third latch circuit 13 outputs the data "0000". It will be output. Next, when the numeric keypad 6b is operated, steps S1 to S6 shown in FIG. 2 are executed by the same process as described above. In this case, when the strobe pulse SP is generated, the first and second latch circuits 11 and 12 will take in and latch the new output signal "0100" output from the encoder 7. Since the third latch circuit 13 is serially connected to the second latch circuit 12, it takes in and latches the output signal "1000" that was previously latched in the second latch circuit 12. Therefore, in this state, the first digit of the song number is latched in the second latch circuit 12, the second digit of the song number is latched in the third latch circuit 13, and the third digit is latched in the third latch circuit 13. The second and third latch circuits 12, which are output in response to the generation of the load control signal Q3 ,
The output signal No. 13 is taken in via the data bus DB in step S7 .

次に、曲番に続いてその曲内に例えば楽章を表
わすために定められている補助曲番を指定する場
合には、コントロールキーグループの中のハイフ
オンキー6kを操作した後にテンキーを用いて補
助曲番を指定する。ここで、まずハイフオンキー
6kが操作されると、マイクロコンピユータ8は
第2図に示すステツプS1〜S3を処理してステツプ
S4に移行する。そして、このステツプS4に於いて
は、エンコーダ7の出力信号がテンキー以外の信
号、つまりコントロールキーによる信号として判
断されて、その信号に対応するモードの制御が行
なわれる。次に、補助曲番を指定するテンキーと
して例えばテンキー6cが操作されると、エンコ
ーダ7から“1100”なる出力が発生される。この
エンコーダ7の出力信号は、第2図に示すステツ
プS5に於いて、イエスと判断されるために、ステ
ツプS8に於いてマイクロコンピユータ8の出力ポ
ートP1から第2ロード制御信号Q2が発生され
る。第2ロード信号Q2が発生されると、第1ラ
ツチ回路11にラツチされている最新のエンコー
ダ出力、つまり、“1100”を送出させ、この出力
情報をデータバスDBを介してステツプS9に示す
ように補助曲番サーチ用の入力信号と判断して取
り込む。従つて、この状態に於いては、「12−
3」なる曲番「12」と補助曲番「3」からなる情
報が取り込まれたことになる。
Next, if you want to specify an auxiliary song number that is determined to represent a movement within that song following the song number, use the numeric keypad to select the auxiliary song number after operating the hyphen key 6k in the control key group. Specify the number. Here, when the hyphen key 6k is operated, the microcomputer 8 processes steps S1 to S3 shown in FIG.
Move to S4 . In step S4 , the output signal of the encoder 7 is determined to be a signal other than the numeric keypad, that is, a control key signal, and the mode corresponding to the signal is controlled. Next, when the numeric keypad 6c, for example, is operated as a numeric keypad for specifying an auxiliary song number, the encoder 7 generates an output of "1100". Since the output signal of the encoder 7 is determined to be YES in step S5 shown in FIG. 2, the second load control signal Q2 is sent from the output port P1 of the microcomputer 8 in step S8 . is generated. When the second load signal Q2 is generated, the latest encoder output latched in the first latch circuit 11, that is, "1100" is sent out, and this output information is sent to step S9 via the data bus DB. As shown, it is determined to be an input signal for auxiliary track number search and is taken in. Therefore, in this state, "12-
This means that the information consisting of the song number ``12'' and the auxiliary song number ``3'' has been imported.

次に、コントロールキーグループのサーチキー
6mを操作すると、第2図に示すステツプS4に於
いて、コントロールキーデータとして判断され、
これに伴なつて、そのコントロールデータの内
容、つまりこの場合は、キー入力された曲番と補
助曲番のサーチ制御に移行する。つまり、コント
ロールキーによつて発生されたエンコーダ7の出
力信号は、バツフア回路10を介して取り込まれ
ることになる。
Next, when the search key 6m of the control key group is operated, it is determined as control key data in step S4 shown in FIG.
Along with this, the search control shifts to the contents of the control data, that is, in this case, the key-input song number and auxiliary song number. That is, the output signal of the encoder 7 generated by the control key is taken in via the buffer circuit 10.

従つて、このようなキー入力方式を用いた場合
には、マイクロコンピユータにすべてのキー入力
処理をまかせることなく、その一部の前処理を行
なつた後にキー入力する関係上、テンキーとコン
トロールキーを一括して扱えることになる。
Therefore, when using this type of key input method, the microcomputer does not have to do all the key input processing, but rather performs some preprocessing before inputting keys, so the numeric keypad and control keys are used. can be handled all at once.

なお、上記実施例に於いては、デイジタル・オ
ーデイオデイスクプレーヤーに適用した場合につ
いて説明したが、本発明はこれに限定されるもの
ではなく、テンキーとコントロールキーの混在使
用によつてマイクロコンピユータを制御する場合
にすべて適用となるものである。従つて、上述し
たハイフオンキーは他のコントロールキーに代え
ることも出来るとともに、上述した曲番および補
助曲番は、アドレス信号および補助アドレス信号
として表わされることになる。
In the above embodiment, the case where the invention is applied to a digital audio disk player has been described, but the present invention is not limited to this, and the present invention can be applied to a microcomputer by mixed use of a numeric keypad and a control key. This applies to all cases where Therefore, the above-mentioned hyphen key can be replaced with another control key, and the above-mentioned song number and auxiliary song number are represented as an address signal and an auxiliary address signal.

以上説明したように、本発明によるマイクロコ
ンピユータに対するキー入力方式によれば、テン
キーとコントロールキーの混在使用が容易にかつ
確実に行なうことが出来る。また本発明によれ
ば、簡単な構成でありながら、順次操作されるテ
ンキーの出力データを多桁データに組み変えてパ
ラレルデータとして一括供給するものであるため
に、マイクロコンピユータのキー入力処理に対す
る負担が軽減される等の種々優れた効果を有す
る。
As described above, according to the key input method for a microcomputer according to the present invention, mixed use of the numeric keypad and control keys can be easily and reliably performed. Further, according to the present invention, although the configuration is simple, the output data of the numeric keypad that is operated sequentially is recombined into multi-digit data and is supplied all at once as parallel data, so the burden on the key input processing on the microcomputer is reduced. It has various excellent effects such as reducing

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるマイクロコンピユータに
対するキー信号入力方式の一実施例を示す回路
図、第2図は第1図に示す回路の動作を説明する
ためのフローチヤートである。 1…キーボード、2a〜2d,4a〜4d…抵
抗、3a〜3d…Xライン、5a〜5d…Yライ
ン、6a〜6k…テンキー、6l〜6o…コント
ロールキー、7…エンコーダ、8…マイクロコン
ピユータ、9…ノアゲート、10…バツフア回
路、11〜13…第1〜第3ラツチ回路。
FIG. 1 is a circuit diagram showing an embodiment of a key signal input method for a microcomputer according to the present invention, and FIG. 2 is a flowchart for explaining the operation of the circuit shown in FIG. 1...keyboard, 2a-2d, 4a-4d...resistance, 3a-3d...X line, 5a-5d...Y line, 6a-6k...numeric keypad, 6l-6o...control key, 7...encoder, 8...microcomputer, 9...NOR gate, 10...Buffer circuit, 11-13...First to third latch circuits.

Claims (1)

【特許請求の範囲】[Claims] 1 テンキーとコントロールキーが混在されたキ
ーボードの出力をエンコードするエンコーダと、
このエンコーダの出力を入力とするスリーステー
ト構成によるバツフア回路と、前記エンコーダの
出力発生時に割り込み制御を受けることにより、
前記バツフア回路の出力をデータバスを介して取
り込むマイクロコンピユータと、前記エンコーダ
の出力発生毎に取り込んでこれを保持し、そのラ
ツチ出力を前記マイクロコンピユータの指示にし
たがつて、データバスの一部のビツトラインに出
力する第1,第2ラツチ回路と、前記エンコーダ
の出力発生時に第2ラツチ回路の出力を取り込ん
で保持し、前記マイクロコンピユータの指示にし
たがつて、前記第2ラツチ回路が接続されていな
いデータバスのヒツトラインに対して出力信号を
供給する第3ラツチ回路とを有し、前記マイクロ
コンピユータは、前記エンコーダの出力発生時の
割り込みモードに於いて、前記バツフア回路をア
クテイブに制御することによつてこのバツフア回
路の出力をキー信号として取り込み、この取り込
まれたキー信号がテンキー信号でかつ先のキー信
号が補助アドレスを示すコントロールキー信号で
ない場合には、前記第2,第3ラツチ回路に制御
信号を供給して出力を発生させることにより、テ
ンキー信号を順次保持させてその出力をデータバ
スを介して多桁のアドレス信号としてパラレルに
取込み、テンキー信号の先に発生されたキー信号
が補助アドレスを示すコントロール信号の場合に
は、前記第1ラツチ回路を制御してラツチ出力を
発生させることにより、この第1ラツチ回路の出
力をデータバスを介して補助アドレスとして取り
込むことを特徴とするマイクロコンピユータに対
するキー信号入力方式。
1. An encoder that encodes the output of a keyboard with a mixture of numeric keys and control keys,
By using a buffer circuit with a three-state configuration that receives the output of this encoder as input, and receiving interrupt control when the output of the encoder is generated,
A microcomputer that takes in the output of the buffer circuit via a data bus, and a microcomputer that takes in and holds the output of the encoder every time the output is generated, and outputs the latch output from a part of the data bus according to instructions from the microcomputer. The first and second latch circuits output to the bit line, and the output of the second latch circuit is captured and held when the encoder output is generated, and the second latch circuit is connected according to instructions from the microcomputer. and a third latch circuit that supplies an output signal to a hit line of the data bus, and the microcomputer is configured to actively control the buffer circuit in an interrupt mode when an output from the encoder is generated. Therefore, the output of this buffer circuit is taken in as a key signal, and if this taken-in key signal is a numeric keypad signal and the previous key signal is not a control key signal indicating an auxiliary address, it is sent to the second and third latch circuits. By supplying a control signal and generating an output, the numeric keypad signals are held sequentially and the output is taken in parallel as a multi-digit address signal via the data bus, and the key signal generated before the numeric keypad signal is used as an auxiliary key signal. In the case of a control signal indicating an address, the first latch circuit is controlled to generate a latch output, and the output of the first latch circuit is taken in as an auxiliary address via a data bus. Key signal input method for computers.
JP57050957A 1982-03-31 1982-03-31 Input system for key signal to microcomputer Granted JPS58169228A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57050957A JPS58169228A (en) 1982-03-31 1982-03-31 Input system for key signal to microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57050957A JPS58169228A (en) 1982-03-31 1982-03-31 Input system for key signal to microcomputer

Publications (2)

Publication Number Publication Date
JPS58169228A JPS58169228A (en) 1983-10-05
JPS6153727B2 true JPS6153727B2 (en) 1986-11-19

Family

ID=12873294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57050957A Granted JPS58169228A (en) 1982-03-31 1982-03-31 Input system for key signal to microcomputer

Country Status (1)

Country Link
JP (1) JPS58169228A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283519U (en) * 1988-12-16 1990-06-28

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283519U (en) * 1988-12-16 1990-06-28

Also Published As

Publication number Publication date
JPS58169228A (en) 1983-10-05

Similar Documents

Publication Publication Date Title
US3764986A (en) Magnetic tape data processing system
US4016409A (en) Longitudinal parity generator for use with a memory
US3949365A (en) Information input device
JPS6153727B2 (en)
US4852059A (en) Content addressable memory
JP3071435B2 (en) Multi-bit match circuit
US5983311A (en) Sequential memory accessing circuit and method of addressing two memory units using common pointer circuit
JPH07114076B2 (en) Semiconductor memory device
US3274563A (en) Sorter system
JPS6230097Y2 (en)
JPH05189116A (en) Key scan circuit
JPS6132442A (en) Gate array lsi
JPH0619758B2 (en) Numerical data input device
JPS63225839A (en) Rom with security function
JP2969896B2 (en) Data write control method for RAM
CA1154688A (en) Dictate station identifier
SU733021A1 (en) Memory device
JP2696876B2 (en) Channel switching device
JP3078639B2 (en) Digital signal input device
JPH064407A (en) Device and method for storing data
JPS5812663B2 (en) magnetic recording and reproducing device
JPH0355908B2 (en)
JPH0748309B2 (en) Symbol string matching memory and its cascade connection method
JPS61146017A (en) counting circuit
JPH01271990A (en) Ram