JPS6153916B2

JPS6153916B2 -

Info

Publication number: JPS6153916B2
Application number: JP55031486A
Authority: JP
Inventors: Aaru Furoori Robaato; Richaado Neruson Maaku
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1979-03-15
Filing date: 1980-03-11
Publication date: 1986-11-19
Also published as: GB2046054B; FR2451689A1; US4215368A; FR2451689B1; DE3009907A1; DE3009907C2; JPS55133191A; GB2046054A

Description

【発明の詳細な説明】この発明はメモリ・アドレス装置に関するもの
であり、特にテスト・チヤートを観察して自動セ
ツトアツプ（調整、設定）を受けるテレビジヨ
ン・カメラからの測定されたビデオ信号に対する
メモリ・アドレスを与えるためのメモリ・アドレ
スおよび制御装置に関するものである。

高品質カラー・テレビジヨン・カメラの３つの
カラー・チヤンネルの寸法、形状、およびビデオ
信号のレベルを自動的に調整するための装置にお
いて、調整されるべきパラメータの測定、誤差の
計算および必要な修正を行なうためにデータを記
憶することが必要となる。このような測定技術に
ついては米国特許第4133003号明細書、米国特許
第4141040号明細書等に示されている。また自動
セツトアツプ装置については1979年２月22日付で
米国において「テレビジヨン・カメラ用自動セツ
トアツプ装置」という名称で出願された米国特許
出願第24737号（米国特許第4234890号、特願昭54
−500535号に対応）出願明細書、および米国特許
第4158208号明細書中にそれぞれ説明されてい
る。

最近の技術では、一般にデジタル・データの記
憶について詳細に説明されており、そのため各デ
ータ語が記憶されるメモリ中のアドレス（番地）
を指定するためのデジタル語を発生しなければな
らない。

上述のカメラ装置では、主たる位置的関数およ
びビデオ信号レベルの関数はラスタ上の９個の位
置で測定される。テスト・チヤート上のテストマ
ークの配列は測定が行なわれるときに使用される
テスト・パターンを構成している。１フイールド
中のすべての位置あるいはレベルの誤差を測定す
ることは可能である。そのため、１組の測定装置
を用いてすべての位置において順次に、しかもデ
ータをメモリに転送し測定装置をリセツトするた
めの時間でもつて測定を行なうことができ、さら
にこれら一連の動作が１つの位置から次の位置に
達する前に行なわれるように、すべてのビデオ信
号の位置に対するアドレスをリアルタイム（実時
間）で発生する必要がある。

もしビデオ信号がデータ記憶のためのアドレス
を発生させるために使用されるのであれば、アド
レスが確実なビデオにのみ対応していることが必
要となる。ほこりの付着による浮遊（ストレー）
斑点、あるいは他のカメラ管やテスト・チヤート
の欠陥によつて誤つたアドレスを行なうことがあ
る。標準テレビジヨン走査によるテスト・チヤー
トの走査は左端から右端へ、上から下へと通常の
やり方で行なわれるので、デジタル・カウンタ中
で走査の順序に従つてビデオ・パルスを計数する
ことによつてメモリをアドレスすることが可能と
なる筈である。実際には、もしチヤートがカメラ
の撮像管に対して回転されておれば、この順序は
不確かなものとなる。

メモリのアドレスを発生し、デジタル・メモリ
に供給される測定されたデータを制御するための
装置は、テレビジヨン・カメラ用テスト・チヤー
ト上のテストマーク（形態、配置に特色のある模
様）の存在を検出するための検出器を含んでい
る。テレビジヨン・ラスタの第１の水平幅部分が
走査されたときに第１のゲート信号が発生され、
テレビジヨン・ラスタの第２の水平幅部分が走査
されたときに第２のゲート信号が発生される。第
１および第２のアドレス発生器は、テレビジヨ
ン・ラスタの第１および第２の水平幅部分におい
てそれぞれ検出されたテストマークの順序に従つ
てアドレスを発生する。第１のアドレス発生器か
らのアドレスは、上記第１の水平幅部分が走査さ
れたときにこの第１の水平幅部分を表わす２進信
号と共にアドレスとしてメモリに供給され、また
上記第２の水平幅部分が走査されたときにこの第
２の水平幅部分を表わす２進信号と共にアドレス
としてメモリに供給される。

以下、図を参照しつつこの発明を詳細に説明す
る。

第１図にはこの発明の原理によるカラー・テレ
ビジヨン・カメラ用の自動セツトアツプ装置の好
ましい実施例が示されている。カメラ１０はセツ
トアツプ・チヤート１１上に光学的に焦点合せさ
れる。セツトアツプ・チヤート１１はカメラ１０
に対して制御できる状態で設置されている。カメ
ラ１０はカラー・テレビジヨン用カメラであつ
て、３本のピツクアツプ装置から例えば赤、緑、
青の３つの色信号を発生する。ピツクアツプ装置
に加えてカメラ１０は偏向装置および偏向回路、
ピツクアツプ装置から取出された走査信号に応答
して赤、緑、および青のビデオ信号を発生する処
理回路を具えている。これら赤、緑、および青の
信号はカメラ中のビデオ選択スイツチに供給され
る。カメラ装置１０としては一例として前述の米
国特許第4158208号明細書、米国特許出願第24737
号出願明細書に示されているようなものがある。
この特定のカメラ装置では、RAM（ランダム・
アクセス・メモリ）１０ａが予め定められたアド
レス位置に従つて８ビツト２進コード形式の形で
カメラの制御値を記憶することができる。カメラ
１０は水平および垂直の同期タイミング信号を発
生するタイミング制御装置を有し、走査および信
号処理の制御を行なう。水平タイミング信号はカ
メラ中のRAM１０ａに番地（アドレス）を与え
るために使用され、それによつてＤ／Ａ変換器
（デジタル−アナログ変換器）を介してカメラの
制御回路に制御信号を供給する。

カメラ１０からのビデオ信号は導線１５を経て
自動セツトアツプ回路部１３に供給され、ビデオ
信号中の誤差を測定し、カメラ中のRAM１０ａ
に供給される誤差制御信号をアドレスと共に発生
し、カメラを修正するように調整する。自動セツ
トアツプ回路部１３については先にあげた米国特
許明細書または米国特許出願明細書中に詳細に説
明されている。自動セツトアツプ回路部１３は導
線１７を介して制御信号をカメラ中のビデオ切換
器に供給し、どのビデオ信号が検出のために自動
セツトアツプ回路部１３に供給されるかを選択す
る。

カメラ１０からのビデオ信号は自動セツトアツ
プ回路部１３の誤差検出器１９に供給される。誤
差検出器１９中の誤差検出回路としては種々の形
式のものがある。例えば３個のカラー・ビデオ信
号の粗重ね合せ、位置、軸変化、白レベル、黒レ
ベル、および微細重ね合せの各状態を検出するた
めの誤差検出回路がある。このような誤差検出器
については前述の米国特許出願明細書、米国特許
第4141040号、米国特許第4133003号の各明細書中
に詳述されている。上述の装置では、同じような
セツトアツプ用テストマークを持つた９個の領域
を有するチヤートを使用して領域を基礎として各
領域上の誤差を検出する。

第２図を参照すると、これにはセツトアツプ用
チヤート１１が示されている。チヤート１１は灰
色または黒色の背景上に12個の水平な白色バーま
たはブロツク２１と、９個の白色の山形模様（互
いにある角度をなして伸びる斜線）２３とを有し
ている。山形模様２３の左側の斜傾マーク２３ａ
は左から右へ向けてある角度で立上つており、右
側の斜傾マーク２３ｂは左から右へ向つて大略同
じ角度で立下つている。２個の山形のマークは、
チヤートの上の方へ延長すると交叉するように配
置されている。

チヤートの頂部近くを横切つて行方向に配列さ
れた３群のテストマークがあり、頂部の各テスト
マーク群は山形模様の上に白色の水平バーを具え
ている。チヤートの底部近くを横切つて行方向に
３群のテストマークが配列されており、各テスト
マーク群は山形模様の下に白色の水平バーを具え
ている。同様にチヤートの中央部を横切つて３群
のテストマークが配列されており、各テストマー
ク群は山形模様の上下に白色の水平バーを具えて
いる。頂部、中央部、底部の各テストマーク群は
垂直の列をなして配列されており、これによつて
９個のテストマーク群を構成し、これら９個の領
域での領域誤差を測定する。

テストマーク群の領域で測定された領域誤差は
データとして例えばRAMであるデジタル・メモ
リ２５（第１図）に供給される。これらの誤差信
号あるいは測定データはアドレス・レジスタ２７
によつて与えられるアドレスに従つてメモリ中に
記憶される。アドレス発生器２７は、カメラ１０
より閾値回路４０を経由して供給されるビデオ信
号に応答して白色バーあるいは山形模様の存在を
検出して各テストマークに対するアドレスを発生
し、誤差検出器１９から供給されるデータを記憶
可能状態とし、Ｒ／Ｗ（読取り／書入れ）スイツ
チを経てメモリ２５を経て書入れ可能信号を供給
する。メモリ中の誤差検出データは読取り制御信
号および読取りアドレス発生器を経て処理回路２
９に供給され、そこで前述の米国特許第4141040
号明細書に示されているようにしてアドレスを伴
つた修正信号が発生される。RAM１０ａ用の適
当なアドレスを伴つたこれらの修正信号はカメラ
１０中のRAM１０ａに導線３０を経て供給され
る。後程更に詳細に説明するようにアドレス発生
器２７は、カメラの偏向制御回路より導線３１を
経て供給される水平および垂直同期信号に応答す
る。

次に第３図を参照する。同図にはアドレス発生
器２７および自動セツトアツプ回路部１３中のデ
ジタル・メモリ２５が示されている。カメラから
のビデオ信号は３マイクロ秒の遅延時間をもつた
ワンシヨツト単安定マルチバイブレータ３５に供
給される。３マイクロ秒の後、高レベル信号がワ
ンシヨツト単安定マルチバイブレータ３７に供給
され、アンド・ゲート３８に0.5マイクロ秒のパ
ルスを供給する。白色バー２１を示す少なくとも
３マイクロ秒の持続時間をもつたビデオ・パル
ス、あるいは白色の山形模様を表わす２個のパル
スが３乃至3.5マイクロ秒離れて発生すると、ア
ンド・ゲート３８はこれに応答してチヤート上の
テストマークが検出されたことを示す出力信号を
発生する。テスト・チヤート上の白色バーは３マ
イクロ秒の長さよりもかなり長い。各山形模様の
垂直中心において、左側のマーク（例えばマーク
２３ａ）の始端と右側のマーク（例えばマーク２
３ｂ）の始端との間の走査時間の水平間隔は３マ
イクロ秒である。従つて、この装置は両方の形式
のテストマークを検出し、同時にストレー白色物
体と識別することができる。測定されるべきチヤ
ートのテストマークは白色であるので黒色の背景
中の黒色欠陥はアドレスの発生に影響を与えな
い。入力ビデオ信号は閾値検出器を経由してワン
シヨツト単安定マルチバイブレータ３５による遅
延回路およびアンド・ゲート３８に供給される。
検出されたテストマークを示す確認された出力信
号はアンド・ゲート４１，４２および４３に供給
される。

アドレス発生器２７は、カメラ制御装置から供
給される垂直同期信号によつて各テレビジヨン・
フイールド後にリセツトされる３個のカウンタ４
５，４７，４９を有している。カウンタ４５はア
ンド・ゲート４３の出力に結合され、カウンタ４
７はアンド・ゲート４２の出力に結合され、カウ
ンタ４９はアンド・ゲート４１の出力に結合され
ている。カウンタ４５はチヤート１１の左側の垂
直列すなわちテレビジヨン・ラスタの左側のテス
トマーク（白色バーおよび山形模様）５０，５
１，５２，５３，５４，５５、および５６を計数
する。パルス発生器８０はカメラの水平同期信号
からの遅延を受けた信号に応答して３個の連続し
た17.5マイクロ秒のパルスを発生する。遅延回路
８１による遅延は第１番目のパルスが水平同期信
号に後続する実際の画像時間の開始時期に始まる
ように定められている。３個のパルスは順序決定
回路８２によつて順序が決定されてアンド・ゲー
ト４３，４２，４１にその順序で与えられる。最
初の17.5マイクロ秒パルスはアンド・ゲート４３
を付勢し、もしテストマークが検出されたならば
左列カウンタ４５の計数を増加させる。第２番目
の17.5マイクロ秒パルスはアンド・ゲート４２を
付勢し、中央列（ラスタの中央部）のテストマー
ク６０，６１，６２，６３，６４，６５あるいは
６６が検出されたときにカウンタ４７の計数値を
増加させる。同様に第３番目の17.5マイクロ秒パ
ルスはアンド・ゲート４１を付勢し、テストマー
ク７０，７１，７２，７３，７４，７５、あるい
は７６が検出されると右列（ラスタの右側）カウ
ンタ４９の計数値を増加させる。カウンタ４５，
４７、および４９は対応する列のテストマークの
順序に従つて増加され、各フイールド毎にリセツ
トされる。第４図についてさらに説明するよう
に、カウンタは各テストマーク中の何本かの線毎
に増加されてもよい。カウンタ４５，４７、およ
び４９は、それが増加されると２進アドレスA₂
乃至A₆を発生する。アドレスA₂乃至A₄（３ビツ
ト）は７個のテストマーク（例えば５０乃至５
６）のどれが検出されたかを示す。アドレスA₅
およびA₆はテストマーク中の水平線のどれが検
出されたかを示す。

左列カウンタ４５からの５個の２進信号は５極
単投スイツチ９０を経てメモリ２５のA₂乃至A₆
アドレス入力に供給される。同様に中央列カウン
タ４７からの５個の２進信号は５極単投スイツチ
９１を経てメモリ２５のA₂乃至A₆アドレス入力
に供給され、右列カウンタ４９からの５個の２進
信号は５極単投スイツチ９２を経てメモリ２５の
A₂乃至A₆アドレス入力に供給される。アンド・
ゲート４１および４２への付勢入力信号はメモリ
２５のA₀およびA₁アドレス入力にも供給され、
テストマークの存在する列（左、中央、あるいは
右）、あるいはラスタのどの水平幅部分が走査さ
れるかを指示する。順序決定回路８２より導線９
３を経てスイツチ９０に供給される第１番目のパ
ルスは左列カウンタ４５からの出力のみを伝送可
能状態とする。順序決定回路８２より導線９４を
経てスイツチ９１に供給される２番目のパルスは
中央列カウンタ４７からの出力のみを伝送可能状
態とし、順序決定回路８２より導線９５を経てス
イツチ９２に供給されるパルスは右側カウンタ４
９からの出力のみを伝送可能状態とする。データ
母線D₀乃至D₇上のデータはこれらのカウンタ４
５，４７、および４９からのアドレスに従つてメ
モリ２７中に記憶される。書入れおよび検出器付
勢信号は各列カウンタで発生される。

次に第４図を参照する。同図には第３図中の３
個のカウンタ４５，４７あるいは４９のうちの１
つのカウンタの概略図が示されている。適当な列
に対するビデオ信号は、水平走査期間よりも若干
長い持続時間（80マイクロ秒）を持つたトリガ可
能ワンシヨツト単安定マルチバイブレータ１０１
を起動させるために使用される。ワンシヨツト単
安定マルチバイブレータ１０１から供給されるこ
の出力は任意のテストマーク（バーあるいは山形
模様）のすべてを走査する期間中続くパルスであ
る。従つて、各走査毎にワンシヨツト単安定マル
チバイブレータが再トリガされるので、テストマ
ークの頂部において前端縁パルスが発生し、テス
トマークの底部プラス１本の線の所で後端縁パル
スが発生する。このパルスの後端縁で３ビツト・
カウンタ１０３の計数を増加させ、このパルスは
キヤパシタ１０４を経てクロツク入力に交流的に
結合される。このカウンタ１０３は縦列中のテス
トマークの数の計数値を与える。テストマーク・
カウンタ１０３の出力はアドレス語ビツト２，
３、および４である。このカウンタは垂直駆動に
よつてラスタの頂部でリセツトされ、A₂，A₃お
よびA₄によつてテストマークの位置を正しく表
示する。

データの測定に雑音が入る可能性があるので、
データを冗長度をもつて測定することが望まし
い。また前端縁におけるよりもテストマークの配
置された領域内でテストマークを充分に測定する
ことも望ましい。６ビツト線カウンタ１０５、フ
リツプ・フロツプ１０６、およびアンド・ゲート
１０７，１０８を含むこの装置はこれらの機能の
両方を実行することができる。線カウンタ１０５
は水平同期パルスでクロツクされる。カウンタ１
０５は、ワンシヨツト単安定マルチバイブレータ
１０１で発生され、結合キヤパシタ１０９および
フリツプ・フロツプ１０６を経て供給されるパル
スの前端縁で付勢される。ワンシヨツト単安定マ
ルチバイブレータ１０１からのトリガされたパル
スの前端縁はフリツプ・フロツプ１０６のセツト
入力に供給され、このフリツプ・フロツプ１０６
の状態を変化させ、その出力より４ビツト線カウ
ンタ１０５の付勢入力に高レベル信号を与える。
線カウンタ１０５は出力アドレス、検出器の付
勢、あるいは書入れ信号を発生することなく４本
の線を計数する。かくして４本の線の間は測定デ
ータはメモリに記憶されない。５本目の線で、カ
ウンタ１０５のビツト２の端子は高レベルにな
り、検出器付勢出力、書入れ制御信号を発生し、
またアンド・ゲート１０７および１０８を付勢す
る。アンド・ゲート１０７はカウンタ１０５の０
ビツト端子に結合されており、アンド・ゲート１
０８はカウンタ１０５の１ビツト端子に結合され
ている。５番目の水平線の開始時におけるこの付
勢信号はビツト０および１をアドレス・ビツト線
A₅およびA₆に伝送させる。従つて、アドレスは
テストマークの最初の検出後、線５，６，７，８
に対して発生される。従つて、テストマークとし
て検出されたものであつても４本の水平線以下で
ある場合は付勢あるいはアドレス出力を発生しな
い。これによつて欠陥や他の誤差に対して不感性
を与えることができる。チヤート１１上のテスト
マークは12線分の高さを持つように設計されてお
り、そのために測定された線５，６，７，８は丁
度中心になる。フリツプ・フロツプ１０６はワン
シヨツト単安定マルチバイブレータ１０１よりキ
ヤパシタ１１０およびオア・ゲート１１１を経て
供給される終了パルスによつてリセツトされる。
またフリツプ・フロツプ１０６はカウンタ１０５
よりオア・ゲート１１１を経て供給される第３番
目のビツト端子出力によつて線８の後にリセツト
される。

以上の説明では、水平および垂直の双方のテス
トマークの順序を乱すことなく多数のテストマー
クの任意の１つを明確に表示する７ビツト・アド
レスを発生することができるということを示し
た。テストマークの絶対位置には融通性があり、
列中のすべてのテストマークは画像のほゞ３分の
１でなければならないということを必要とするに
すぎない。テストマークを少なくとも８本の走査
線が横切つており、しかもその列中にあるテスト
マークが少なくとも２走査線だけ離れておれば、
テストマークの垂直方向の寸法、位置、回転は垂
直方向の計数に何らの影響も与えない。

【図面の簡単な説明】

第１図は全カメラ設定装置のブロツク図、第２
図は第１図の装置の設定用チヤートの略図、第３
図は第１図のカメラ設定装置中のアドレスおよび
メモリ制御装置のブロツク図、第４図は第３図中
の列（コラム）カウンタすなわち２進アドレス発
生器の各々のブロツク図である。３５，３７，３８……第１の手段、８０，８
１，８２……第２の手段、カウンタ４９中の１０
３……第３の手段、カウンタ４７中の１０３……
第４の手段、９１，９２……第５の手段、２５…
…メモリ、A₀……第１の信号、A₁……第２の信
号、カウンタ４９のA₂〜A₄……第１の２進アド
レス信号、カウンタ４７のA₂〜A₄……第２の２
進アドレス信号。

Claims

【特許請求の範囲】１複数の列をなして配列されたテストマークを
含むテストパターンを撮影するときにビデオ信号
を発生するテレビジヨン・カメラ用の自動セツト
アツプ装置であつて、各列はテレビジヨン・ラス
タの各水平方向の一部分に相当する幅を有し、上記ビデオ信号の測定された値を表わすデータ
を別々のアドレスに記憶するデジタル・メモリ
と、該メモリのアドレス信号を発生するメモリ・
アドレス信号発生器とからなり、上記メモリ・アドレス信号発生器は、上記ビデオ信号中の上記テストマークに対応す
る信号を検出してテストマーク検出信号を発生す
る第１の手段と、カメラの同期信号に応答してテレビジヨン・ラ
スタの第１の水平方向の幅部分を表わす第１の信
号と、テレビジヨン・ラスタの第２の水平方向の
幅部分を表わす第２の信号とを発生する第２の手
段と、上記第１の信号とテストマーク検出信号とに応
答して、テレビジヨン・ラスタの上記第１の水平
方向の幅部分内で検出されたテストマークの順序
に対応する第１の２進アドレス信号を発生する第
３の手段と、上記第２の信号とテストマーク検出信号とに応
答して、テレビジヨン・ラスタの上記第２の水平
方向の幅部分内で検出されたテストマークの順序
に対応する第２の２進アドレス信号を発生する第
４の手段と、上記第１および第２の信号に応答して、上記第
１の信号期間中、上記第１の２進アドレス信号を
上記メモリに供給し、上記第２の信号期間中、上
記第２の２進アドレス信号を上記メモリに供給す
る第５の手段とからなり、さらに上記第１および第２の信号も上記メモリ
に供給される、上記テレビジヨン・カメラ用の自
動セツトアツプ装置。