JPS6156901B2 - - Google Patents
Info
- Publication number
- JPS6156901B2 JPS6156901B2 JP16117678A JP16117678A JPS6156901B2 JP S6156901 B2 JPS6156901 B2 JP S6156901B2 JP 16117678 A JP16117678 A JP 16117678A JP 16117678 A JP16117678 A JP 16117678A JP S6156901 B2 JPS6156901 B2 JP S6156901B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power
- turned
- switch
- timer output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Exposure Control For Cameras (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、カメラ電源用タイマ装置、特にその
補償回路に係る。
補償回路に係る。
電源スイツチがシヤツタ釦に連動してONされ
るカメラにおいて、シヤツタ釦の押圧解除後も一
定時間露出計等の負荷に電力を供給するためのタ
イマ装置を有するものが知られている。そしてこ
の一定時間作動するタイマは、シヤツタ釦を解除
しても絞りや距離環等を調節できるようにとの配
慮に基づいて設けられるものである。シヤツタ釦
押圧解除後の一定時間を計測する一方法としてク
ロツクパルスをデジタル・カウンタで所定の計数
値になる迄計数する事が考えられる。このような
デジタルカウンタを利用して一定時間後に自己の
電源を切るタイマー回路においては電源が遮断さ
れて電源電圧が低下して行く際に論理状態が不安
定になり再度電源が入つてしまうことがあつた。
そのため所定の時間後に電源が切れず余分な電力
消費が行なわれ、節電上不都合であつた。
るカメラにおいて、シヤツタ釦の押圧解除後も一
定時間露出計等の負荷に電力を供給するためのタ
イマ装置を有するものが知られている。そしてこ
の一定時間作動するタイマは、シヤツタ釦を解除
しても絞りや距離環等を調節できるようにとの配
慮に基づいて設けられるものである。シヤツタ釦
押圧解除後の一定時間を計測する一方法としてク
ロツクパルスをデジタル・カウンタで所定の計数
値になる迄計数する事が考えられる。このような
デジタルカウンタを利用して一定時間後に自己の
電源を切るタイマー回路においては電源が遮断さ
れて電源電圧が低下して行く際に論理状態が不安
定になり再度電源が入つてしまうことがあつた。
そのため所定の時間後に電源が切れず余分な電力
消費が行なわれ、節電上不都合であつた。
従つて本発明の目的は、確実な電源切断が可能
な電源切断用タイマー回路を提供することにあ
る。
な電源切断用タイマー回路を提供することにあ
る。
第１図に本発明の実施例を示す。電源E0を含
む電力供給１次ライン１０と負荷Ｌを含む電力供
給２次ライン２０の間にスイツチ用トランジスタ
Tr5が挿入されている。負荷Ｌは本実施例では露
出計である。トランジスタTr5のベース回路は抵
抗R6とダイオードD2とスイツチＳを介して接地
されている。スイツチＳが閉成されている時、ト
ランジスタTr5はONして２次ライン２０に出力
E1を発生している。一方、ダイオードD3，D1を
介してトランジスタTr1のベース電位は接地され
るのでトランジスタTr1はOFFとなりコレクタ負
荷R1からのリセツト電圧はHighとなりフリツプ
フロツプFF1〜FFo+1はリセツトされておりo+1
出力はHighである。フリツプフロツプFF〜
FFo+1よりなるカウンタはリセツトされている間
は発振器DSCからのクロツクパルスを計数せず
o+1はHighに維持されている。o+1出力は抵抗
R3を介してトランジスタTr2のベース回路を付勢
するので、この時トランジスタTr2はONとな
り、従つてトランジスタTr3はOFF、トランジス
タTr4はONとなる。このようにスイツチＳを閉
成するとTr4はONとなつてスイツチＳ回路に並
列になるので、スイツチＳが開放してもトランジ
スタTr5はON状態に維持される。ここでダイオ
ードD2はダイオードD3を介してトランジスタTr4
に電流が流れてしまうのを防止する為のものであ
る。
む電力供給１次ライン１０と負荷Ｌを含む電力供
給２次ライン２０の間にスイツチ用トランジスタ
Tr5が挿入されている。負荷Ｌは本実施例では露
出計である。トランジスタTr5のベース回路は抵
抗R6とダイオードD2とスイツチＳを介して接地
されている。スイツチＳが閉成されている時、ト
ランジスタTr5はONして２次ライン２０に出力
E1を発生している。一方、ダイオードD3，D1を
介してトランジスタTr1のベース電位は接地され
るのでトランジスタTr1はOFFとなりコレクタ負
荷R1からのリセツト電圧はHighとなりフリツプ
フロツプFF1〜FFo+1はリセツトされておりo+1
出力はHighである。フリツプフロツプFF〜
FFo+1よりなるカウンタはリセツトされている間
は発振器DSCからのクロツクパルスを計数せず
o+1はHighに維持されている。o+1出力は抵抗
R3を介してトランジスタTr2のベース回路を付勢
するので、この時トランジスタTr2はONとな
り、従つてトランジスタTr3はOFF、トランジス
タTr4はONとなる。このようにスイツチＳを閉
成するとTr4はONとなつてスイツチＳ回路に並
列になるので、スイツチＳが開放してもトランジ
スタTr5はON状態に維持される。ここでダイオ
ードD2はダイオードD3を介してトランジスタTr4
に電流が流れてしまうのを防止する為のものであ
る。
スイツチＳが開放することにより、Tr1はON
するのでリセツト出力はLowとなりフリツプフロ
ツプFF1〜Ｆo+1よりなるカウンタは発振器OSC
からのクロツクパルスを計数し始める。この計数
している間はFFo+1のo+1出力がHighであるの
でトランジスタTr5はONされており２次ライン
２０に出力電圧E1を出力している。そして一定
の時間後フリツプフロツプFFo+1のo+1出力が
HighからLowになるとこの論理状態の変化によ
りトランジスタTr2〜Tr5の状態が変りトランジ
スタTr5のスイツチは切断され出力電圧E1は零に
なる。
するのでリセツト出力はLowとなりフリツプフロ
ツプFF1〜Ｆo+1よりなるカウンタは発振器OSC
からのクロツクパルスを計数し始める。この計数
している間はFFo+1のo+1出力がHighであるの
でトランジスタTr5はONされており２次ライン
２０に出力電圧E1を出力している。そして一定
の時間後フリツプフロツプFFo+1のo+1出力が
HighからLowになるとこの論理状態の変化によ
りトランジスタTr2〜Tr5の状態が変りトランジ
スタTr5のスイツチは切断され出力電圧E1は零に
なる。
この動作について先ずコンデンサＣがない場合
を考える。所定の時間後にフリツプフロツプ
FFo+1のo+1出力がLowになると、トランジスタ
Tr2はOFFとなる。それによりトランジスタTr3
はON、トランジスタTr4とTr5はOFFとなり２次
ラインは電源E0から切断される。この動作の過
渡的な状態を詳述する。トランジスタTr5がOFF
にされ、出力電圧E1が減少してゆくと、トラン
ジスタTr3のコレクタ電圧、ベース電圧も同時に
減少することによりトランジスタTr3のON抵抗
が増加してトランジスタTr4，Tr5を十分にOFF
できなくなる。この作用によつて出力電圧E1は
急激に零にならず完全に切断されて零になる迄の
一定の期間不安定な出力電圧E1が維持されてい
る。そしてこの状態においてカウンタは２次ライ
ンから電源を供給されているので、フリツプフロ
ツプFF1〜Ｆo+1は誤動作を生じ易く、o+1が
LowからHighになることもあり、その場合トラ
ンジスタTr2はONされトランジスタTr3はOFFさ
れるので、トランジスタTr4とTr5は再びONして
しまう結果となる。
を考える。所定の時間後にフリツプフロツプ
FFo+1のo+1出力がLowになると、トランジスタ
Tr2はOFFとなる。それによりトランジスタTr3
はON、トランジスタTr4とTr5はOFFとなり２次
ラインは電源E0から切断される。この動作の過
渡的な状態を詳述する。トランジスタTr5がOFF
にされ、出力電圧E1が減少してゆくと、トラン
ジスタTr3のコレクタ電圧、ベース電圧も同時に
減少することによりトランジスタTr3のON抵抗
が増加してトランジスタTr4，Tr5を十分にOFF
できなくなる。この作用によつて出力電圧E1は
急激に零にならず完全に切断されて零になる迄の
一定の期間不安定な出力電圧E1が維持されてい
る。そしてこの状態においてカウンタは２次ライ
ンから電源を供給されているので、フリツプフロ
ツプFF1〜Ｆo+1は誤動作を生じ易く、o+1が
LowからHighになることもあり、その場合トラ
ンジスタTr2はONされトランジスタTr3はOFFさ
れるので、トランジスタTr4とTr5は再びONして
しまう結果となる。
従つて、出力電圧E1が減少してもトランジス
タTr3のON状態を完全に維持させておき、出力
電圧E1の減少に伴うトランジスタTr3のON抵抗
を十分低くしてトランジスタTr4のOFF状態に影
響させないようにすることにより、出力電圧E1
を急激に切断することが必要である。本発明にお
いてはそのためにトランジスタTr3のベース回路
に一定の時間だけ動作時の出力電圧E1を維持す
るためのコンデンサＣを補償回路として含む。コ
ンデンサＣの一方の端子は第１図のように２次ラ
イン２０にダイオードD4を介して接続され、コ
ンデンサＣとダイオードD4の交点から抵抗R4を
介してトランジスタTr3のベースに接続されてい
る。又コンデンサＣの他方の端子は接地されてい
る。動作時において、コンデンサＣはダイオード
D4を介して出力電圧E1に充電されている。電源
スイツチＳがOFFされた後に、上述の動作で出
力電圧E1が減少しても、コンデンサＣに充電さ
れた電荷がトランジスタTr3のベース電流を供給
してトランジスタTr3を完全にONに維持する。
その結果トランジスタTr4及びT5のOFF状態は完
全になり素早く２次ラインは電源E0から切断さ
れてしまう。従つて切断の際の過渡的な２次ライ
ンの変動に伴うカウンタの誤動作の影響をなくす
ることができる。
タTr3のON状態を完全に維持させておき、出力
電圧E1の減少に伴うトランジスタTr3のON抵抗
を十分低くしてトランジスタTr4のOFF状態に影
響させないようにすることにより、出力電圧E1
を急激に切断することが必要である。本発明にお
いてはそのためにトランジスタTr3のベース回路
に一定の時間だけ動作時の出力電圧E1を維持す
るためのコンデンサＣを補償回路として含む。コ
ンデンサＣの一方の端子は第１図のように２次ラ
イン２０にダイオードD4を介して接続され、コ
ンデンサＣとダイオードD4の交点から抵抗R4を
介してトランジスタTr3のベースに接続されてい
る。又コンデンサＣの他方の端子は接地されてい
る。動作時において、コンデンサＣはダイオード
D4を介して出力電圧E1に充電されている。電源
スイツチＳがOFFされた後に、上述の動作で出
力電圧E1が減少しても、コンデンサＣに充電さ
れた電荷がトランジスタTr3のベース電流を供給
してトランジスタTr3を完全にONに維持する。
その結果トランジスタTr4及びT5のOFF状態は完
全になり素早く２次ラインは電源E0から切断さ
れてしまう。従つて切断の際の過渡的な２次ライ
ンの変動に伴うカウンタの誤動作の影響をなくす
ることができる。
図は本発明の実施例による回路図である。
〔主要部分の符号の説明〕、１次ライン……１
０、２次ライン……２０、第１のトランジスタス
イツチ……Tr5、第２のトランジスタスイツチ…
…Tr2，Tr3，Tr4、電源スイツチ……Ｓ、カウン
タ……FF1〜FFo+1。
０、２次ライン……２０、第１のトランジスタス
イツチ……Tr5、第２のトランジスタスイツチ…
…Tr2，Tr3，Tr4、電源スイツチ……Ｓ、カウン
タ……FF1〜FFo+1。
Claims (1)
- １ 電源を含む電力供給１次ライン、負荷を含む
電力供給２次ライン、該１次と２次ラインとの間
に挿入された第１のトランジスタスイツチ、閉成
時に該第１のトランジスタスイツチをONに付勢
する電源スイツチ、該電源スイツチの閉成時にリ
セツトされており開放時にクロツクパルスを計数
し所定の時間に対応する計数後にタイマ出力を発
生する該２次ラインから電力供給されているカウ
ンタ、該電源スイツチに並列に接続されるととも
に該２次ラインから電力を供給され、該カウンタ
からタイマ出力が発生されない時にはONに、ま
たタイマ出力が発生された時にはOFFとなる第
２のトランジスタスイツチ、及び該タイマ出力が
発生される迄に２次ライン電圧を充電しており、
該タイマ出力後に充電電荷を該第２のトランジス
タスイツチのOFF状態を維持する付勢電流とす
るよう接続されたコンデンサとからなるカメラ電
源用タイマ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16117678A JPS5589825A (en) | 1978-12-28 | 1978-12-28 | Timer device for camera power source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16117678A JPS5589825A (en) | 1978-12-28 | 1978-12-28 | Timer device for camera power source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5589825A JPS5589825A (en) | 1980-07-07 |
| JPS6156901B2 true JPS6156901B2 (ja) | 1986-12-04 |
Family
ID=15730020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16117678A Granted JPS5589825A (en) | 1978-12-28 | 1978-12-28 | Timer device for camera power source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5589825A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169004U (ja) * | 1987-04-22 | 1988-11-02 | ||
| JPH0159502U (ja) * | 1987-10-06 | 1989-04-14 | ||
| JPH03114103U (ja) * | 1990-03-07 | 1991-11-22 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834422B2 (ja) * | 1984-09-19 | 1996-03-29 | 株式会社ニコン | 電力供給装置 |
-
1978
- 1978-12-28 JP JP16117678A patent/JPS5589825A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169004U (ja) * | 1987-04-22 | 1988-11-02 | ||
| JPH0159502U (ja) * | 1987-10-06 | 1989-04-14 | ||
| JPH03114103U (ja) * | 1990-03-07 | 1991-11-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5589825A (en) | 1980-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956618A (en) | Start-up circuit for low power MOS crystal oscillator | |
| US4003063A (en) | Power supply regulator for an automatic exposure adjusting circuit for use in a camera | |
| US3879137A (en) | Control circuit for an exposure meter | |
| JPS6156901B2 (ja) | ||
| JPS6255126B2 (ja) | ||
| US4916474A (en) | Camera having a CPU reset function | |
| US5309195A (en) | Auto power cut-off device for camera and driving method therefor | |
| JP3801247B2 (ja) | 電気装置再起動回路 | |
| US6542440B1 (en) | Power-saving electronic watch and method for operating electronic watch | |
| US4382211A (en) | Electric flash device | |
| JPH0834422B2 (ja) | 電力供給装置 | |
| JP3224177B2 (ja) | 電源オンオフ制御回路 | |
| JP2710103B2 (ja) | カメラ | |
| JPH0746915Y2 (ja) | カメラのフィルム巻戻し装置 | |
| JPS6142173Y2 (ja) | ||
| JPH0527845B2 (ja) | ||
| JPH01128111A (ja) | 電源給電方式 | |
| JPS6191638A (ja) | カメラの状態表示装置 | |
| JP4308566B2 (ja) | カメラ | |
| JPS606904Y2 (ja) | テープエンド前報知回路 | |
| JPH0224287Y2 (ja) | ||
| JPH0143757Y2 (ja) | ||
| KR910009033Y1 (ko) | 플래쉬 자동조절회로 | |
| JPH04102836A (ja) | カメラ用制御回路 | |
| JPH1118414A (ja) | 電源制御装置 |