Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6160613B2 - - Google Patents
[go: Go Back, main page]

JPS6160613B2 - - Google Patents

Info

Publication number
JPS6160613B2
JPS6160613B2 JP5046678A JP5046678A JPS6160613B2 JP S6160613 B2 JPS6160613 B2 JP S6160613B2 JP 5046678 A JP5046678 A JP 5046678A JP 5046678 A JP5046678 A JP 5046678A JP S6160613 B2 JPS6160613 B2 JP S6160613B2
Authority
JP
Japan
Prior art keywords
calculation
value
outputs
output
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5046678A
Other languages
Japanese (ja)
Other versions
JPS54142043A (en
Inventor
Tokuo Emura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP5046678A priority Critical patent/JPS54142043A/en
Publication of JPS54142043A publication Critical patent/JPS54142043A/en
Publication of JPS6160613B2 publication Critical patent/JPS6160613B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明は周波数成分分離装置に関する。 従来、周波数成分を分離するのに、電圧変成器
又は変流器からのアナログ出力は、通過周波数帯
が分離しようとする周波数成分に選択されてある
フイルタに導き、これによつて分離するようにし
ていた。しかしこの方式によると、選択性を良く
するためにはフイルタの尖鋭度を上げなければな
らないが、そのために応答速度が遅くなることは
避けられず、したがつて応答速度を早めようとす
るには、或る程度選択性を犠性にしなければなら
ない。又デジタル形変成器が近時開発されたが、
これは出力として電圧、電流波形をそのままデジ
タル符号として出力するようになつており、これ
ではアナログフイルタにより周波数成分を分離す
ることは不可能である。 この発明は入力波形から任意周波数成分をデジ
タルフイルタリング処理によつて分離することを
目的とする。 この発明は入力波形を一定間隔でサンプリング
して複数のサンプリング値を求め、これを加減算
器、乗算器を用いて演算することによつて、基本
波成分、任意調波成分を求めるようにしたもので
ある。 以下この発明の実施例について説明する。まず
その動作原理について説明すると、第1図に示す
入力波形g(t)を として与えたとする。ただしkは整数、ωは角周
波数、kは位相を示す。これからフーリエの定
理によりl>0なる整数について が成立する。 今1サイクル(2π/ωsec)を2n等分し、第1図 に示すように、時刻t-i(i=0〜2n)における
サンプリング値をg-iとすると、時間t-(i+1)
t≦t-iでのg(t)を、等分した時間間隔を△
tとすれば g−i−g−(i+1)/△t(t−t-i)+g-i(4
) なる直線で近似すると、(2),(3)式の近似値として が得られる。(5),(6)式の右辺の積分を実行する
と、 を得る。 ここでt0=0とすると、t-2o=−2π/ωであり、 更に△t=π/nω・g-2o=g0であるから、これらか ら となる。 又t-(o+i)=t-i−π/ωであることにより sin lωt-(o+i)=sin lω(t-i−π/ω) =(coslπ)×sin lωt-i cos lωt-(o+i)=coslω(t-i−π/ω) =(cos lπ)×cos lωt-i これらの関係及びg-2o=g0であることを用い
て、 同様に がそれぞれ得られる。 以上の結果(2)式のの近似式(Cl)及び(3)式の
近似式(Sl)として、 が与えられる。ただし である。(13),(14)式からCl,Slを求めてよい
がnの偶数、奇数により、nが偶数のとき nが奇数のとき となる。ここに f-i≡g-i+(cos lπ)g-(o+i) (19) である。 すなわち(15)〜(18)式からCl,Slを求め
れば、これから任意周波数成分が求められること
になる。具体的には Cl=Il・cosll=Ilsinl の関係から √ =Ill=tan-1/C より任意周波数成分の波高値並びに位相角が求め
られることになる。又l=1とすれば基本波成分
について各値が求められるし、lを任意の値に選
べば、任意周波数成分についての各値が求められ
ることになる。更に入力波形を30度間隔でサンプ
リングするときは、n=6とすればよい。 次にこの発明の具体的構成例を第2図について
説明する。第2図に示すブロツク線図は、(16)
式に基く構成を示す。又この例は入力波形が電流
波形である場合を示しているが、電圧波形につい
ても同様にできる。電力系統線路1に変流器2が
設置され、これからの出力は変流器2の出力を絶
縁されたレベル変換器3によつて適当な大きさの
電圧レベルに変換されてからローパスフイルタ4
に入力される。ここでサンプリングによる折返し
誤差を除去され、ついでサンプル・ホールド回路
5に入力される。制御回路6からサンプリング間
隔に対応する周期で発せられるサンプリング信号
によつてサンプル・ホールド回路5の入力をサン
プリングし、かつホールドする。ホールドされた
値は、制御回路6からのAD変換指令によりA/
D変換器7がデジタルデータに変換する。これか
らのデジタル値はレジスタ8の入力側にセツト
アツプする。又レジスタ8〜82o-1の入力側に
は前段のレジスタの内容がセツトアツプしてあ
り、制御回路6からの移送指示クロツク信号によ
り、セツトアツプしていた内容が、各レジスタに
移送される。移送後制御回路6は再びサンプル・
ホールド回路5にサンプル指示を与え、次のホー
ルド時刻まで待機する。以上の結果、2n個のサ
ンプリングデータはレジスタ8の内容が最新の
ものであり、レジスタ82o-1の内容は、2n−1回
前のものであるようにレジストされる。 レジスタ8〜8o-1の内容は、それよりn回
前のサンプリング値をレジストしているレジスタ
o〜82o-1の内容とともに演算器9〜9o-1
入力される。各演算器はcoslπの値に応じ、これ
が1の時加算器であり、−1の時レジスタ8
o-1の内容からレジスタ8o〜82o-1の内容を
各々減算する減算器である。この演算結果は
(19)式の各値、つまりf0〜f-(o-1)となる。演
算器9〜9〓-1の演算値は、演算器9〓-1〜9
o-1の演算値とともに演算器10〜10〓-1
入力される。この各演算器は先と同様にcoslπの
値に応じ、これが1の時、加算器であり、−1の
時演算器9〜9〓-1での演算値から演算器9o-
1〜9〓+1での演算値を減算する減算器である。
これら各演算器10〜10〓-1の演算値は乗算
器11〜11〓-1に入力される。この各乗算器
The present invention relates to a frequency component separation device. Traditionally, to separate frequency components, the analog output from a voltage or current transformer is routed through a filter whose passband is selected to correspond to the frequency components to be separated. was. However, according to this method, in order to improve selectivity, it is necessary to increase the sharpness of the filter, but this inevitably slows down the response speed. , some selectivity must be sacrificed. Also, digital transformers have recently been developed,
This outputs voltage and current waveforms as digital codes as they are, making it impossible to separate frequency components using an analog filter. An object of the present invention is to separate arbitrary frequency components from an input waveform by digital filtering processing. This invention obtains a plurality of sampling values by sampling an input waveform at regular intervals, and calculates these values using an adder/subtractor and a multiplier to obtain fundamental wave components and arbitrary harmonic components. It is. Examples of the present invention will be described below. First, to explain its operating principle, the input waveform g(t) shown in Figure 1 is Suppose we give it as However, k is an integer, ω is an angular frequency, and k is a phase. From now on, according to Fourier's theorem, for integers l>0 holds true. Now, one cycle (2π/ωsec) is divided into 2n equal parts, and as shown in Fig. 1, if the sampling value at time t -i (i = 0 to 2n) is g -i , then time t -(i+1 )
The time interval obtained by equally dividing g(t) at t≦t -i is △
If t, then g −i −g −(i+1) /△t(t−t −i )+g −i (4
), the approximate value of equations (2) and (3) is is obtained. When we perform the integration on the right side of equations (5) and (6), we get get. Here, if t 0 = 0, t -2o = -2π/ω, and △t = π/nω・g -2o = g 0 , so from these becomes. Also, since t -(o+i) = t -i -π/ω, sin lωt -(o+i) = sin lω(t -i -π/ω) = (coslπ)×sin lωt -i cos lωt -(o+i) = coslω(t -i -π/ω) = (cos lπ)×cos lωt -i Using these relationships and the fact that g -2o = g 0 , similarly are obtained respectively. As a result of the above, as the approximate expression (C l ) of equation (2) and the approximate equation (S l ) of equation (3), is given. however It is. (13), (14) can be used to find C l and S l , but depending on whether n is even or odd, when n is even When n is an odd number becomes. Here, f -i ≡g -i + (cos lπ)g -(o+i) (19). That is, if C l and S l are determined from equations (15) to (18), an arbitrary frequency component can be determined from these. Specifically, from the relationship C l = I l・cos l S l = I l sin l2 l + 2 l = I l , l = tan -1 S l /C l From the peak value and the peak value of any frequency component The phase angle will be found. Also, if l=1, each value for the fundamental wave component can be found, and if l is chosen to be an arbitrary value, each value for any frequency component can be found. Furthermore, when sampling the input waveform at intervals of 30 degrees, n=6 may be used. Next, a specific configuration example of the present invention will be explained with reference to FIG. The block diagram shown in Figure 2 is (16)
The configuration based on the formula is shown. Also, although this example shows the case where the input waveform is a current waveform, the same can be done for a voltage waveform. A current transformer 2 is installed on the power system line 1, and the output from the current transformer 2 is converted to an appropriate voltage level by an insulated level converter 3, and then passed through a low-pass filter 4.
is input. Here, aliasing errors due to sampling are removed, and then the signal is input to the sample and hold circuit 5. The input of the sample/hold circuit 5 is sampled and held using a sampling signal issued from the control circuit 6 at a period corresponding to the sampling interval. The held value is converted to A/D by the AD conversion command from the control circuit 6.
A D converter 7 converts it into digital data. The future digital value is set up on the input side of register 80 . Further, the contents of the previous stage registers are set up on the input side of the registers 81 to 82o-1 , and the set up contents are transferred to each register in response to a transfer instruction clock signal from the control circuit 6. After the transfer, the control circuit 6 returns the sample.
A sample instruction is given to the hold circuit 5 and it waits until the next hold time. As a result of the above, the 2n sampling data are registered so that the contents of the register 80 are the latest ones, and the contents of the register 82o-1 are the latest ones 2n-1 times. The contents of the registers 80 to 8o -1 are input to the arithmetic units 90 to 9o -1 together with the contents of the registers 80 to 82o-1 which register the sampling values n times before. Each arithmetic unit corresponds to the value of coslπ, and when it is 1, it is an adder, and when it is -1, it is a register 8 0 ~
This is a subtracter that subtracts the contents of registers 8o to 82o-1 from the contents of register 8o- 1 . The results of this calculation are the values of equation (19), that is, f 0 to f -(o-1) . The calculated value of computing unit 9 1 to 9〓 -1 is calculated by computing unit 9 1 to 9〓 -1 to
It is input to the computing units 10 1 to 10〓 -1 together with the computed value of o-1 . As before, each of these arithmetic units corresponds to the value of coslπ, and when it is 1, it is an adder, and when it is -1, it is an adder, and when it is -1 , the arithmetic unit 9 o-
1 to 9〓 This is a subtracter that subtracts the calculated value at +1 .
The calculated values of each of these arithmetic units 10 1 to 10〓 -1 are input to multipliers 11 1 to 11〓 -1 . Each multiplier is

【式】がセツトされてあり、 各演算器10〜10〓-1の各演算値に乗ずる。
この結果による乗算値は、(16)式括弧内の第2
項のi=1からi=n/2−1までの各値となる。別 に演算器9〓の演算値は乗算器12に与えられ
る。この乗算器12はcoslπ/2がセツトされてあ り、演算器9〓の演算値に乗ずる。この結果によ
る乗算値は(16)式括弧内の第3項の値となる。 演算器9、乗算器11〜11〓-1及び12
の各演算値は演算器13に与えられる。ここで入
力された各演算値を加算し(この加算値は(16)
式括弧内の値となる。)、この加算値に、予めセツ
トされている なる値を乗算する。この演算結果は(16)式のS
lにほかならない。なお(15)式のClを求める場
合は、演算器9の演算値を省略し、及び各演算
器11〜11〓-1及び12にセツトする値を
[Equation] is set, and each calculation value of each calculation unit 10 1 to 10〓 -1 is multiplied.
The multiplied value of this result is the second value in the parentheses of equation (16).
Each value of the term is from i=1 to i=n/2-1. Separately, the calculated value of the arithmetic unit 9 is given to a multiplier 12. This multiplier 12 is set to coslπ/2, and multiplies the calculated value of the calculator 9. The multiplied value of this result becomes the value of the third term in the parentheses of equation (16). Arithmetic unit 9 0 , multipliers 11 1 to 11〓 -1 and 12
Each calculated value is given to the calculator 13. Add each calculated value input here (this added value is (16)
The value within the expression parentheses. ), this additional value is preset Multiply by the value. The result of this calculation is S of equation (16)
Nothing but l . Note that when calculating C l in equation (15), omit the calculated value of the calculating unit 90 , and set the values to each calculating unit 11 1 to 11〓 -1 and 12.

【式】及びsin(−lπ/2) とし、演算器10〜10〓-1をcoslπの値に応
じこれが−1の時加算器、1の時演算器9〜9
-1での演算値から演算器9o-1〜9〓+1での演
算値を減算する減算器とすればよい。又(17)式
のClを求める場合は、演算器9、乗算器12
の演算値を省略し、及び各乗算器11〜11〓
-1にセツトする値を
[Formula] and sin(-lπ/2), and the arithmetic units 10 1 to 10〓 -1 correspond to the value of coslπ, and when it is -1, it is an adder, and when it is 1, it is an adder, and when it is 1, it is an adder, and when it is 1, it is an adder, and when it is 1 , it is an adder.
The subtracter may be used to subtract the calculated value of the calculating units 9 o-1 to 9 +1 from the calculated value of -1 . Also, when calculating C l in equation (17), the arithmetic unit 9 0 and the multiplier 12
, and each multiplier 11 1 to 11〓
Set the value to -1

【式】とすればよく、演 算器10〜10〓-1に関しては(15)式の構成
の時と同様とすればよい。更に(18)式のSl
求める場合は、乗算器12の演算値を省略すれば
よい。これらの場合においてlを偶数とした場
合、(15)式のsin(−lπ/2)は0となるから乗算 器12は使用されないことになつて、(17)式を
求めるときの構成と同じようになる。又lが奇数
のとき、(16)式のcos(−lπ/2)は0となるか ら、やはり乗算器12は使用されないことになつ
て(18)式を求めるときの構成と同じようにな
る。 なお以上の構成において、各レジスタに代えて
コンピユータの記憶装置を利用することができ、
その場合、各演算器による演算をコンピユータに
よつて行なうようにしてもよい。 以上詳述したように、この発明によれば入力波
形を所定の時間間隔でサンプリングしてサンプリ
ング値を得ることによつて入力波形の基本波並び
に任意周波数成分を分離することができ、その場
合応答速度、選択性が低下することがないし、更
にπ/ωsec即ち基本波の半サイクルに相当する時間 差のある2つのデータの差(lが奇数の時)、和
(lが偶数の時)を用いているため各々に応じl
が偶数の調波が、lが奇数の調波が完全に除去さ
れるといつた効果を奏する。
[Formula] may be used, and the arithmetic units 10 1 to 10〓 -1 may be configured in the same way as in the configuration of equation (15). Furthermore, when determining S l in equation (18), the calculated value of the multiplier 12 may be omitted. In these cases, if l is an even number, sin (-lπ/2) in equation (15) becomes 0, so multiplier 12 is not used, and the configuration is the same as when calculating equation (17). It becomes like this. Also, when l is an odd number, cos (-lπ/2) in equation (16) is 0, so multiplier 12 is not used, and the configuration is the same as when finding equation (18). . In addition, in the above configuration, a computer storage device can be used in place of each register,
In that case, the calculations performed by each arithmetic unit may be performed by a computer. As detailed above, according to the present invention, by sampling the input waveform at predetermined time intervals and obtaining sampling values, it is possible to separate the fundamental wave and arbitrary frequency components of the input waveform, and in this case, the response There is no reduction in speed or selectivity, and it uses the difference (when l is an odd number) and sum (when l is an even number) of two data with a time difference corresponding to π/ωsec, that is, a half cycle of the fundamental wave. Therefore, it depends on each person.
The effect is that harmonics with even numbers are completely eliminated, while harmonics with odd numbers l are completely eliminated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は動作説明用の波形図、第2図はこの発
明の実施例を示すブロツク線図である。 5……サンプルホールド回路、7……A/D変
換器、8〜8(2o-1)……レジスタ、9〜9o-
,10〜10〓-1……演算器、11〜11
-1,12……乗算器、13……演算器。
FIG. 1 is a waveform diagram for explaining the operation, and FIG. 2 is a block diagram showing an embodiment of the present invention. 5...Sample hold circuit, 7...A/D converter, 80 to 8 (2o-1) ...Register, 90 to 9o-
1 ,10 1 ~10〓 -1 ... Arithmetic unit, 11 1 ~11
-1 , 12... Multiplier, 13... Arithmetic unit.

Claims (1)

【特許請求の範囲】 1 【式】(ただしkは 整数、ωは角周波数)で表わされる入力波形につ
き、基本波(k=l)の1サイクルを2n等分し
た各時刻t-i(i=0〜2n)毎にサンプリング
し、かつホールドするサンプルホールド装置と、
前記サンプルホールド装置により得られたサンプ
リング値をデジタル量に変換するA/D変換装置
と、デジタル量に変換されたサンプリング値のう
ち、ある時刻よりiサンプリング回数前のサンプ
リング値g−iと、(n+i)サンプリング回数
前のサンプリング値g−(n+i)とを、分離対
象の高調波が偶数波であるとき加算を、又奇数波
であるとき減算する代数和演算手段と、前記代数
和演算手段からの演算出力のそれぞれに重みsin
(−ilπ/n)を乗ずる第1の乗算手段と、前記第1 の乗算手段からの演算出力のうち半サイクル分に
わたる演算出力の総和を演算する第1の加算手段
と、前記第1の加算手段の出力に比例定数を乗
じ、その演算出力を、前記入力波形から分離した
第l次高調波の余弦波成分の近似値とする第1の
演算手段と、前記代数和演算手段からの演算出力
のそれぞれに重みcos(−ilπ/n)を乗ずる第2の 乗算手段と、前記第2の乗算手段からの演算出力
のうち半サイクル分にわたる演算出力の総和を演
算する第2の加算手段と、前記第2の加算手段の
出力に比例定数を乗じ、その演算出力を、前記入
力波形から分離した第l次高調波の正弦波成分の
近似値とする第2の演算手段とよりなる周波数成
分分離装置。 2 代数和演算手段からの演算出力のうち、これ
に乗ずべき重みの絶対値が等しい演算出力を、前
記重みの正負と同じ正負で代数和演算し、その演
算出力に前記重みを乗じた値を、第1または第2
の加算手段の演算出力とする特許請求の範囲第1
項に記載の周波数成分分離装置。
[Claims] 1 For the input waveform expressed by [Formula] (where k is an integer and ω is the angular frequency), each time t -i (i a sample hold device that samples and holds each time = 0 to 2n);
an A/D converter that converts the sampling value obtained by the sample hold device into a digital quantity; a sampling value gi sampled i sampling times before a certain time among the sampling values converted to the digital quantity; n+i) an algebraic sum calculation means that adds the sampled value g−(n+i) before the number of sampling times, when the harmonic to be separated is an even number wave, and subtracts it when it is an odd number wave; weight sin for each of the calculation outputs of
(-ilπ/n); a first addition means that calculates the sum of the calculation outputs over half a cycle among the calculation outputs from the first multiplication means; a first calculation means that multiplies the output of the means by a proportionality constant and makes the calculation output an approximate value of a cosine wave component of the lth harmonic separated from the input waveform; and calculation output from the algebraic sum calculation means. a second multiplier that multiplies each of the two by a weight cos(-ilπ/n), and a second adder that calculates the sum of the arithmetic outputs over half a cycle among the arithmetic outputs from the second multiplier; Frequency component separation comprising a second calculation means that multiplies the output of the second addition means by a proportionality constant and uses the calculation output as an approximate value of the sine wave component of the lth harmonic separated from the input waveform. Device. 2 Among the calculation outputs from the algebraic sum calculation means, the calculation outputs with the same absolute value of the weights to be multiplied are subjected to an algebraic sum calculation with the same positive and negative signs as the weights, and the value obtained by multiplying the calculation outputs by the weights is calculated. , first or second
Claim 1 is defined as the calculation output of the adding means.
The frequency component separation device described in .
JP5046678A 1978-04-27 1978-04-27 Frequency component separator Granted JPS54142043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5046678A JPS54142043A (en) 1978-04-27 1978-04-27 Frequency component separator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5046678A JPS54142043A (en) 1978-04-27 1978-04-27 Frequency component separator

Publications (2)

Publication Number Publication Date
JPS54142043A JPS54142043A (en) 1979-11-05
JPS6160613B2 true JPS6160613B2 (en) 1986-12-22

Family

ID=12859649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5046678A Granted JPS54142043A (en) 1978-04-27 1978-04-27 Frequency component separator

Country Status (1)

Country Link
JP (1) JPS54142043A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348411U (en) * 1986-09-17 1988-04-01

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348411U (en) * 1986-09-17 1988-04-01

Also Published As

Publication number Publication date
JPS54142043A (en) 1979-11-05

Similar Documents

Publication Publication Date Title
NO864053L (en) CIRCUIT FOR CREATING A MULTIPLE PHASE SINUS SHAPED OUTPUT.
JP2504102B2 (en) Inverse trigonometric function calculator
US3696235A (en) Digital filter using weighting
JPS6160613B2 (en)
JP2508784B2 (en) Exponential function calculator
US3564536A (en) Synchro/digital converter
JPH0473351B2 (en)
JP5823785B2 (en) Rotation angle detector
JP3269514B2 (en) Frequency detection method of sine wave AC signal
RU2848292C1 (en) Angle digital sine-cosine converter
JPS63179259A (en) Speed detection method using resolver
JPS58139074A (en) Ac measuring apparatus
JP3206273B2 (en) Digital calculation method of AC electricity quantity
SU620987A1 (en) Arrangement for computing sine and cosine functions
JPS6158847B2 (en)
SU758080A1 (en) ANALYZER OF FREQUENCY CHARACTERISTICS
JP3983851B2 (en) Digital angle modulator
SU942035A1 (en) Device for computing inverse function
JPH06195207A (en) Digital sine wave generator
SU849238A1 (en) Voltage generating device
Londono Real time digital signal processing
JPS6165169A (en) Arithmetic unit of amplitude value
JPH0980090A (en) Frequency detector
SU732860A1 (en) Device for determining random signal delay
JPS595968A (en) Apparatus for measuring electric power