JPS621238B2 - - Google Patents
Info
- Publication number
- JPS621238B2 JPS621238B2 JP8915179A JP8915179A JPS621238B2 JP S621238 B2 JPS621238 B2 JP S621238B2 JP 8915179 A JP8915179 A JP 8915179A JP 8915179 A JP8915179 A JP 8915179A JP S621238 B2 JPS621238 B2 JP S621238B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- circuit
- display
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明は、デジタル表示式電子時計のタイマー
機能に関するものである。
機能に関するものである。
最近のデジタル表示式電子時計は、多機能化が
進み、それにより操作性が複雑化し、外部操作ス
イツチも多数必要になつて来た。そこで今後考え
られる問題として、操作性をなるべく簡略化する
ことが必要になつて来た。
進み、それにより操作性が複雑化し、外部操作ス
イツチも多数必要になつて来た。そこで今後考え
られる問題として、操作性をなるべく簡略化する
ことが必要になつて来た。
解決し、操作が容易なタイマー機能付時計を提
供することを目的とする。タイマー機能は、経過
時間の表示と、設定時間経過時の警告を行う一
方、設定時間のモニタ表示が必要である。従来
は、このモニタ表示を行うために、外部操作スイ
ツチが一つ必要であつた。しかし、外部操作スイ
ツチ（以後スイツチとする）はコストアツプにな
ると同時に、操作するスイツチの数が多くなる
と、小型腕時計ケースでは、スイツチの間隔が小
さくなり、操作しにくく、又、各スイツチの働き
を理解するのが困難となる。本発明は、上記欠点
を補うため、タイマー使用状態にて、設定時間の
モニタを行うことでスイツチの節約と、操作性の
簡略化を行うものである。
供することを目的とする。タイマー機能は、経過
時間の表示と、設定時間経過時の警告を行う一
方、設定時間のモニタ表示が必要である。従来
は、このモニタ表示を行うために、外部操作スイ
ツチが一つ必要であつた。しかし、外部操作スイ
ツチ（以後スイツチとする）はコストアツプにな
ると同時に、操作するスイツチの数が多くなる
と、小型腕時計ケースでは、スイツチの間隔が小
さくなり、操作しにくく、又、各スイツチの働き
を理解するのが困難となる。本発明は、上記欠点
を補うため、タイマー使用状態にて、設定時間の
モニタを行うことでスイツチの節約と、操作性の
簡略化を行うものである。
以上のごとく、本発明は、複雑化する多機能デ
ジタル表示式電子時計の、操作性を改善すると共
に、スイツチの個数を減らすことによる、時計ケ
ースのコストダウン等に大いに役立つ。
ジタル表示式電子時計の、操作性を改善すると共
に、スイツチの個数を減らすことによる、時計ケ
ースのコストダウン等に大いに役立つ。
次に図面により、本発明の具体的実施例を説明
する。
する。
第１図は本発明のスイツチ配置図を示す。S1は
タイマー機能のスタート及びストツプ用スイツチ
である。S2はモード切替えスイツチである。
SA，SBはリユーズＳの各段引き位置を示し、
SA位置では通常の表示状態をとり、SB位置で修
正状態をとり、この修正状態SBでリユーズＳを
回転することにより後述修正パルス発生回路４ｊ
から修正パルスが発生するよう構成されている。
タイマー機能のスタート及びストツプ用スイツチ
である。S2はモード切替えスイツチである。
SA，SBはリユーズＳの各段引き位置を示し、
SA位置では通常の表示状態をとり、SB位置で修
正状態をとり、この修正状態SBでリユーズＳを
回転することにより後述修正パルス発生回路４ｊ
から修正パルスが発生するよう構成されている。
第２図は本発明の表示部を示す。時刻表示モー
ドイでスイツチS2を押すことによりタイマー機能
表示に切替えられ、この状態でリユーズＳをSB
位置に引き出し、リユーズＳを回転操作すること
によつてタイマー時間の設定が行なわれるタイマ
ーセツトモードロをとることが出来る。更にタイ
マー時間設定後リユーズＳをSA位置に押し込ん
でスイツチS1の押操作でタイマーのスタート指令
を行うことによりハで示す如きタイマー動作モー
ドとすることが出来る。このタイマー動作中をと
るモードハでリユーズＳを再びSB位置に引き出
す操作をとることにより前記モードイに於いてセ
ツトされていたタイマー時間がモニターできるタ
イマーモニタモードニをとる。
ドイでスイツチS2を押すことによりタイマー機能
表示に切替えられ、この状態でリユーズＳをSB
位置に引き出し、リユーズＳを回転操作すること
によつてタイマー時間の設定が行なわれるタイマ
ーセツトモードロをとることが出来る。更にタイ
マー時間設定後リユーズＳをSA位置に押し込ん
でスイツチS1の押操作でタイマーのスタート指令
を行うことによりハで示す如きタイマー動作モー
ドとすることが出来る。このタイマー動作中をと
るモードハでリユーズＳを再びSB位置に引き出
す操作をとることにより前記モードイに於いてセ
ツトされていたタイマー時間がモニターできるタ
イマーモニタモードニをとる。
再びリユーズSA位置にもどすと、タイマーは
動作中の残り時間表示を行うタイマー動作モード
ホをとり、残り時間が０となるまでタイマーは減
算計数動作をとり、残り時間が０となると後述タ
イマー警告回路１０により音響を発する。
動作中の残り時間表示を行うタイマー動作モード
ホをとり、残り時間が０となるまでタイマーは減
算計数動作をとり、残り時間が０となると後述タ
イマー警告回路１０により音響を発する。
尚、前記モードハ〜ヘでスイツチS1を押すこと
でタイマー計数動作をストツプさせる事ができ
る。
でタイマー計数動作をストツプさせる事ができ
る。
第３図は本発明のブロツク配線図である。１は
発振回路であり、基準振動数（32768Hz）の信号
ａを分周回路２に送り、分周回路２は、１Hz信号
ｂを作成する。３は時刻系計数カウンターであ
り、１Hz信号ｂを時刻信号ｋに変換する。４は入
力制御回路であり、スイツチS1，S2及びリユーズ
Ｓの引き出し位置SBで閉動作するスイツチ
SB′と、この引き出し位置SBにおいてリユーズＳ
の回転操作により連動して動くスイツチ群SB―
Ｎを分周回路２の入力制御クロツクｃによりクロ
ツク制御し、各々の制御信号を作成する。信号ｄ
は、時刻修正信号、ｅはタイマー計数回路制御信
号群、ｆはタイマーラツチ読込み信号、ｇは表示
切替信号群である。５はタイマー計数回路であ
り、アツプダウンカウンターで構成され、タイマ
ー計数回路制御信号群ｅと１Hz信号ｂとで、設定
時間をセツトし、スタート・ストツプ等のタイマ
ー動作を行うよう構成されている。６はタイマー
ラツチ回路であり、タイマー計数回路６が修正中
にラツチ読み込み信号ｆでラツチを読み込んで、
タイマー計数回路５のタイマー表示信号群ｈの出
力信号である設定時間を記憶し又、リピート時の
タイマー計数回路５のプリセツト信号ｉを出力す
る。７は表示切替回路であり、時刻表示信号ｋ、
タイマー表示信号ｊ、タイマーラツチ表示信号
（タイマーモニタ表示信号）ｑのいずれかを、表
示切替信号群ｇの信号により表示信号ｌとして選
択しデコーダ８に送り、セブンセグメント信号ｍ
に変換して、デジタル表示体９を表示するよう構
成されている。１１はタイマー警告回路であり、
零検出回路１０によりタイマー表示信号ｊが０に
なつたことを検出し、検出信号ｐが“Ｈ”レベル
となつたとき、音により警告を発する。
発振回路であり、基準振動数（32768Hz）の信号
ａを分周回路２に送り、分周回路２は、１Hz信号
ｂを作成する。３は時刻系計数カウンターであ
り、１Hz信号ｂを時刻信号ｋに変換する。４は入
力制御回路であり、スイツチS1，S2及びリユーズ
Ｓの引き出し位置SBで閉動作するスイツチ
SB′と、この引き出し位置SBにおいてリユーズＳ
の回転操作により連動して動くスイツチ群SB―
Ｎを分周回路２の入力制御クロツクｃによりクロ
ツク制御し、各々の制御信号を作成する。信号ｄ
は、時刻修正信号、ｅはタイマー計数回路制御信
号群、ｆはタイマーラツチ読込み信号、ｇは表示
切替信号群である。５はタイマー計数回路であ
り、アツプダウンカウンターで構成され、タイマ
ー計数回路制御信号群ｅと１Hz信号ｂとで、設定
時間をセツトし、スタート・ストツプ等のタイマ
ー動作を行うよう構成されている。６はタイマー
ラツチ回路であり、タイマー計数回路６が修正中
にラツチ読み込み信号ｆでラツチを読み込んで、
タイマー計数回路５のタイマー表示信号群ｈの出
力信号である設定時間を記憶し又、リピート時の
タイマー計数回路５のプリセツト信号ｉを出力す
る。７は表示切替回路であり、時刻表示信号ｋ、
タイマー表示信号ｊ、タイマーラツチ表示信号
（タイマーモニタ表示信号）ｑのいずれかを、表
示切替信号群ｇの信号により表示信号ｌとして選
択しデコーダ８に送り、セブンセグメント信号ｍ
に変換して、デジタル表示体９を表示するよう構
成されている。１１はタイマー警告回路であり、
零検出回路１０によりタイマー表示信号ｊが０に
なつたことを検出し、検出信号ｐが“Ｈ”レベル
となつたとき、音により警告を発する。
第４図は、本発明の入力制御回路の具体的な回
路図である。
路図である。
４ａ，４ｂ，４ｄはＤ形フリツプフロツプ（以
後DFFとする）である。スイツチS1はDFF４ａ
のＤ入力に接続され、スイツチS2はDFF４ｂの
Ｄ入力に接続されている。４ｃはNANDゲートで
あり、DFF４ａ，４ｂの各出力を入力とし
て、出力がDFF４ｄのＤ入力に接続されてい
る。DFF４ａ，４ｂ，４ｄのクロツク入力は分
周回路２の入力制御クロツクｃに接続され、スイ
ツチS1，S2の開閉を、DFF４ａ，４ｂ，４ｄ及
びNORゲート４ｅ，４ｈとによりワンシヨツト
信号に変換している。スイツチSB′は、閉じてい
る時（リユーズ引き出し位置SBが修正状態であ
り、この時は、NORゲート４ｅ，４ｈのゲート
を閉じ、スイツチS1，S2からの入力信号の通過を
阻止する。スイツチSB―Ｎは、スイツチSB′に連
動し動作するロータリースイツチであり、リユー
ズ式のスイツチである。ロータリースイツチSB
―Ｎのローターは１回転で３点のスイツチが入る
が、本実施例ではリユーズＳから増速歯車（図示
せず）を介してロータリースイツチSB―Ｎのロ
ーターを増速される構成をとるため、リユーズ１
回転でロータリースイツチSB―Ｎのローターは
約50〜60回転する程度に一定に設定されている。
ロータリースイツチSB―Ｎの各接点は、修正パ
ルス発生回路４ｊにより、その開閉をワンシヨツ
トパルスに変換され、ANDゲート４ｋの入力に
接続されている。ANDゲート４ｋはスイツチ
SB′に接続され、スイツチSB′が閉じている間だ
け、ゲート４ｋを開き、修正パルスを通過させ
る。４ｉはクロツクにより出力状態を反転するフ
リツプフロツプ（以後FFとする）でありスイツ
チS2の開閉によるワンシヨツト信号（NORゲー
ト４ｋの出力）により、出力を反転する。FF４
ｉのＱ出力が“Ｈ”レベルのとき（すなわちq1＝
“Ｈ”レベル）は、時刻系の表示に切替え、Ｑ出
力が“Ｌ”レベルのとき（すなわちq1＝“Ｌ”レ
ベル）は、タイマー表示に切替表示を行う。４ｇ
はタイマー計数回路５のスタート・ストツプ用の
FFである。４ｌはDFFでありＤ入力は、ＶDDに
接続されている。DFF４ｌのクロツク入力は、
ANDゲート４ｔの出力と接続され、ANDゲート
４ｔは、FF４ｉの出力が“Ｈ”レベル（すな
わちタイマー表示状態）のときゲートを開き、ス
イツチSB′が閉じて修正状態のときの修正パルス
（ANDゲート４ｋの出力）を通し、その最初のパ
ルスが出た後、DFF４ｌの出力Ｑは、“Ｈ”レベ
ルとなる。DFF４ｌのリセツト端子は、インバ
ーター４ｕを介して、スイツチSB′と接続されて
いるため修正状態以外では、常にリセツト状態
（すなわちDFF４ｌの出力Ｑが“Ｌ”レベル）に
なつている。ANDゲート４ｓの出力信号e3は、
タイマー計数回路５のプリセツト信号であり、タ
イマー修正状態の最初の修正パルスのみを通し
て、タイマー計数回路５のカウンターの内容を、
タイマーラツチ信号群ｉと一致させる。４ｒはタ
イマー計数回路５の修正パルス信号e2を作成する
ためのANDゲートであり、タイマー修正時の２
パルス目からの修正パルスを通し、タイマー計数
回路５の設定時間を修正する。４ｑはANDゲー
トであり、時刻表示状態時（FF４ｉのＱ出力が
“Ｈ”レベルのとき）にANDゲート４ｑが開き、
リユーズＳのSB位置でリユーズＳを回転操作す
る事により、修正パルス発生回路４ｊからの修正
パルスｄをANDゲート４ｋ及びANDゲート４ｑ
を介して時刻計数回路３に与え時刻修正が行なわ
れる。４ｐはANDゲートであり、FF４ｉの出力
が“Ｈ”レベルの時にスイツチSB′を閉じるよ
うリユーズＳをSB位置に引き出し、ANDゲート
４ｐからの表示切替信号g3を表示切替回路７に与
えタイマーラツチ回路６の内容（タイマーモニタ
表示信号ｑをデジタル表示体９で表示せしめる。
４ｎはANDゲートであり、タイマーモード（FF
４ｉの出力が“Ｈ”レベル）で、且つスイツチ
SB′が開いているときインバータ４ｍを介して入
力される信号によりANDゲート４ｎの出力であ
る表示切替信号g2は“Ｈ”レベルとなり、タイマ
ー計数回路５の内容であるタイマー表示信号ｊを
デジタル表示体９で表示せしめる。又、スイツチ
S2の操作でFF４ｉの出力Ｑを“Ｈ”レベルにし
た時には、表示切替回路７に“Ｈ”レベルの表示
切替信号g1を与えデジタル表示体９によつて時刻
表示がなされる。又、DFF４ｌの出力Ｑは
“Ｈ”レベルのとき、タイマーラツチ読み込み信
号ｆと、タイマー計数回路５のカウンターのアツ
プダウン切替信号e4となり、タイマー計数回路５
のカウンターをアツプでカウントさせる。
後DFFとする）である。スイツチS1はDFF４ａ
のＤ入力に接続され、スイツチS2はDFF４ｂの
Ｄ入力に接続されている。４ｃはNANDゲートで
あり、DFF４ａ，４ｂの各出力を入力とし
て、出力がDFF４ｄのＤ入力に接続されてい
る。DFF４ａ，４ｂ，４ｄのクロツク入力は分
周回路２の入力制御クロツクｃに接続され、スイ
ツチS1，S2の開閉を、DFF４ａ，４ｂ，４ｄ及
びNORゲート４ｅ，４ｈとによりワンシヨツト
信号に変換している。スイツチSB′は、閉じてい
る時（リユーズ引き出し位置SBが修正状態であ
り、この時は、NORゲート４ｅ，４ｈのゲート
を閉じ、スイツチS1，S2からの入力信号の通過を
阻止する。スイツチSB―Ｎは、スイツチSB′に連
動し動作するロータリースイツチであり、リユー
ズ式のスイツチである。ロータリースイツチSB
―Ｎのローターは１回転で３点のスイツチが入る
が、本実施例ではリユーズＳから増速歯車（図示
せず）を介してロータリースイツチSB―Ｎのロ
ーターを増速される構成をとるため、リユーズ１
回転でロータリースイツチSB―Ｎのローターは
約50〜60回転する程度に一定に設定されている。
ロータリースイツチSB―Ｎの各接点は、修正パ
ルス発生回路４ｊにより、その開閉をワンシヨツ
トパルスに変換され、ANDゲート４ｋの入力に
接続されている。ANDゲート４ｋはスイツチ
SB′に接続され、スイツチSB′が閉じている間だ
け、ゲート４ｋを開き、修正パルスを通過させ
る。４ｉはクロツクにより出力状態を反転するフ
リツプフロツプ（以後FFとする）でありスイツ
チS2の開閉によるワンシヨツト信号（NORゲー
ト４ｋの出力）により、出力を反転する。FF４
ｉのＱ出力が“Ｈ”レベルのとき（すなわちq1＝
“Ｈ”レベル）は、時刻系の表示に切替え、Ｑ出
力が“Ｌ”レベルのとき（すなわちq1＝“Ｌ”レ
ベル）は、タイマー表示に切替表示を行う。４ｇ
はタイマー計数回路５のスタート・ストツプ用の
FFである。４ｌはDFFでありＤ入力は、ＶDDに
接続されている。DFF４ｌのクロツク入力は、
ANDゲート４ｔの出力と接続され、ANDゲート
４ｔは、FF４ｉの出力が“Ｈ”レベル（すな
わちタイマー表示状態）のときゲートを開き、ス
イツチSB′が閉じて修正状態のときの修正パルス
（ANDゲート４ｋの出力）を通し、その最初のパ
ルスが出た後、DFF４ｌの出力Ｑは、“Ｈ”レベ
ルとなる。DFF４ｌのリセツト端子は、インバ
ーター４ｕを介して、スイツチSB′と接続されて
いるため修正状態以外では、常にリセツト状態
（すなわちDFF４ｌの出力Ｑが“Ｌ”レベル）に
なつている。ANDゲート４ｓの出力信号e3は、
タイマー計数回路５のプリセツト信号であり、タ
イマー修正状態の最初の修正パルスのみを通し
て、タイマー計数回路５のカウンターの内容を、
タイマーラツチ信号群ｉと一致させる。４ｒはタ
イマー計数回路５の修正パルス信号e2を作成する
ためのANDゲートであり、タイマー修正時の２
パルス目からの修正パルスを通し、タイマー計数
回路５の設定時間を修正する。４ｑはANDゲー
トであり、時刻表示状態時（FF４ｉのＱ出力が
“Ｈ”レベルのとき）にANDゲート４ｑが開き、
リユーズＳのSB位置でリユーズＳを回転操作す
る事により、修正パルス発生回路４ｊからの修正
パルスｄをANDゲート４ｋ及びANDゲート４ｑ
を介して時刻計数回路３に与え時刻修正が行なわ
れる。４ｐはANDゲートであり、FF４ｉの出力
が“Ｈ”レベルの時にスイツチSB′を閉じるよ
うリユーズＳをSB位置に引き出し、ANDゲート
４ｐからの表示切替信号g3を表示切替回路７に与
えタイマーラツチ回路６の内容（タイマーモニタ
表示信号ｑをデジタル表示体９で表示せしめる。
４ｎはANDゲートであり、タイマーモード（FF
４ｉの出力が“Ｈ”レベル）で、且つスイツチ
SB′が開いているときインバータ４ｍを介して入
力される信号によりANDゲート４ｎの出力であ
る表示切替信号g2は“Ｈ”レベルとなり、タイマ
ー計数回路５の内容であるタイマー表示信号ｊを
デジタル表示体９で表示せしめる。又、スイツチ
S2の操作でFF４ｉの出力Ｑを“Ｈ”レベルにし
た時には、表示切替回路７に“Ｈ”レベルの表示
切替信号g1を与えデジタル表示体９によつて時刻
表示がなされる。又、DFF４ｌの出力Ｑは
“Ｈ”レベルのとき、タイマーラツチ読み込み信
号ｆと、タイマー計数回路５のカウンターのアツ
プダウン切替信号e4となり、タイマー計数回路５
のカウンターをアツプでカウントさせる。
次に動作を説明する。まず時刻表示モードイで
スイツチS2を開閉し、FF４ｉの出力を“Ｈ”
レベルにする（タイマー表示状態）。次にスイツ
チSB′を閉じて、修正状態にすると、表示切替信
号g3が“Ｈ”レベルとなり、タイマーセツトモー
ドロとなる。この状態で、DFF４ｌの出力Ｑは
まだ“Ｌ”レベルであるが、スイツチSB―Ｎが
回転しはじめると、その第１番目の修正パルス
で、DFF４ｌの出力Ｑが“Ｈ”レベルとなり、
タイマーラツチ回路６をラツチ読み込み状態とす
る（すなわちラツチ読み込み信号ｆの状態を
“Ｈ”レベルにする）と同時に、タイマー計数回
路５のUP／DOWN端子にe4＝“Ｈ”レベルの信号
を与えアツプカウンター動作にタイマー計数回路
５を指定する。スイツチSB―Ｎの修正パルスの
２番目以後のパルスは、ANDゲート４ｒを通し
て、タイマー修正パルス信号e2となつてタイマー
計数回路５の入力に与えられ、タイマー計数回路
５のカウンターと、タイマーラツチ回路６のラツ
チの記憶内容を同時に変えて、タイマー時間をセ
ツトする。セツト終了後、リユーズＳをSA位置
にもどしてスイツチSBを開かせ、スイツチS1の
押操作によりFF４ｇの出力Qe1を“Ｈ”レベル
にし、タイマースタートさせ、分周回路２からの
１Hz信号ｂをタイマー計数回路５によりカウント
動作させタイマー動作モードハとする。この時
DFF４ｌはインバータ４ｕの出力信号によりリ
セツトされているので、DFF４ｌの出力Ｑは
“Ｌ”レベルになつている。アツプダウン切替信
号e4＝“Ｌ”レベルによりタイマー計数回路５は
ダウンカウント状態に設定されている。タイマー
計数回路５のカウンターの内容が０になる前に再
びリユーズＳをSB位置に引き出しスイツチSB′を
閉じると、表示切替信号g3が“Ｈ”レベルとなり
表示切替回路７によりデジタル表示体９の表示内
容は、タイマーモニタ表示信号ｑの内容を表示す
るタイマーモニタモードニをとるが、DFF４ｌ
の出力Ｑは“Ｌ”レベルのままなので、タイマー
計数回路５のカウンターは、引き続きダウンカウ
ントを続けている。再びリユーズＳをSA位置に
押し込むとスイツチSB′は開かれ、デジタル表示
体９の表示内容は、タイマー計数回路表示信号ｊ
の内容を表示するタイマー動作モードホとなる。
更にタイマのカウントが進行しタイマ計数回路５
のタイマー表示信号ｊが０になると零検出回路１
０の出力信号ｐは“Ｈ”レベルとなり、タイマー
警告回路１１から音響を発生させる。
スイツチS2を開閉し、FF４ｉの出力を“Ｈ”
レベルにする（タイマー表示状態）。次にスイツ
チSB′を閉じて、修正状態にすると、表示切替信
号g3が“Ｈ”レベルとなり、タイマーセツトモー
ドロとなる。この状態で、DFF４ｌの出力Ｑは
まだ“Ｌ”レベルであるが、スイツチSB―Ｎが
回転しはじめると、その第１番目の修正パルス
で、DFF４ｌの出力Ｑが“Ｈ”レベルとなり、
タイマーラツチ回路６をラツチ読み込み状態とす
る（すなわちラツチ読み込み信号ｆの状態を
“Ｈ”レベルにする）と同時に、タイマー計数回
路５のUP／DOWN端子にe4＝“Ｈ”レベルの信号
を与えアツプカウンター動作にタイマー計数回路
５を指定する。スイツチSB―Ｎの修正パルスの
２番目以後のパルスは、ANDゲート４ｒを通し
て、タイマー修正パルス信号e2となつてタイマー
計数回路５の入力に与えられ、タイマー計数回路
５のカウンターと、タイマーラツチ回路６のラツ
チの記憶内容を同時に変えて、タイマー時間をセ
ツトする。セツト終了後、リユーズＳをSA位置
にもどしてスイツチSBを開かせ、スイツチS1の
押操作によりFF４ｇの出力Qe1を“Ｈ”レベル
にし、タイマースタートさせ、分周回路２からの
１Hz信号ｂをタイマー計数回路５によりカウント
動作させタイマー動作モードハとする。この時
DFF４ｌはインバータ４ｕの出力信号によりリ
セツトされているので、DFF４ｌの出力Ｑは
“Ｌ”レベルになつている。アツプダウン切替信
号e4＝“Ｌ”レベルによりタイマー計数回路５は
ダウンカウント状態に設定されている。タイマー
計数回路５のカウンターの内容が０になる前に再
びリユーズＳをSB位置に引き出しスイツチSB′を
閉じると、表示切替信号g3が“Ｈ”レベルとなり
表示切替回路７によりデジタル表示体９の表示内
容は、タイマーモニタ表示信号ｑの内容を表示す
るタイマーモニタモードニをとるが、DFF４ｌ
の出力Ｑは“Ｌ”レベルのままなので、タイマー
計数回路５のカウンターは、引き続きダウンカウ
ントを続けている。再びリユーズＳをSA位置に
押し込むとスイツチSB′は開かれ、デジタル表示
体９の表示内容は、タイマー計数回路表示信号ｊ
の内容を表示するタイマー動作モードホとなる。
更にタイマのカウントが進行しタイマ計数回路５
のタイマー表示信号ｊが０になると零検出回路１
０の出力信号ｐは“Ｈ”レベルとなり、タイマー
警告回路１１から音響を発生させる。
以上の如く、本発明は、タイマー計数回路にタ
イマー時間を設定するに要する外部操作スイツチ
がタイマー計数動作状態をとるとき前記設定され
たタイマー時間の内容をモニター表示させるため
のスイツチを兼ねているため、「タイマー時間」
の設定に要するスイツチと、「タイマー時間」の
モニター用スイツチとが、同じ「タイマー時間」
という共通した強い関連性を有する機能を兼用し
ており、使用者にこの兼用されたスイツチの機能
の理解度を高めることができ、大巾に誤操作を軽
減させることが可能となると共に、従来の如き独
立したモニター専用スイツチを設ける必要がない
ため電子時計全体の外部操作スイツチ数が少なく
でき、時計ケースはもちろんのこと特に腕時計ケ
ースに配設される各外部操作スイツチの間隔を操
作しやすい間隔に配設することを可能とする事及
び従来コストアツプの重要な原因の一つであつた
外部操作スイツチ数を回路的に処理し確実に１個
減することができ、その分だけ確実にコストダウ
ンがはかれる等の効果を有する。
イマー時間を設定するに要する外部操作スイツチ
がタイマー計数動作状態をとるとき前記設定され
たタイマー時間の内容をモニター表示させるため
のスイツチを兼ねているため、「タイマー時間」
の設定に要するスイツチと、「タイマー時間」の
モニター用スイツチとが、同じ「タイマー時間」
という共通した強い関連性を有する機能を兼用し
ており、使用者にこの兼用されたスイツチの機能
の理解度を高めることができ、大巾に誤操作を軽
減させることが可能となると共に、従来の如き独
立したモニター専用スイツチを設ける必要がない
ため電子時計全体の外部操作スイツチ数が少なく
でき、時計ケースはもちろんのこと特に腕時計ケ
ースに配設される各外部操作スイツチの間隔を操
作しやすい間隔に配設することを可能とする事及
び従来コストアツプの重要な原因の一つであつた
外部操作スイツチ数を回路的に処理し確実に１個
減することができ、その分だけ確実にコストダウ
ンがはかれる等の効果を有する。
第１図は本発明の電子腕時計の平面図、第２図
は第１図の電子腕時計の代表的表示状態を示す表
示状態図、第３図は本発明のブロツク配線図、第
４図は第３図の主要部分の詳細回路図である。 １……発振回路、２……分周回路、３……時刻
計数回路、４……入力制御回路、５……タイマー
計数回路、６……タイマーラツチ回路、７……表
示切替回路、８……デコーダ、９……表示装置、
１０……零検出回路、１１……タイマー、警告回
路、Ｓ……リユーズ、S1，S2，SB′……外部操作
スイツチ、SA，SB……リユーズＳの押引き位
置。
は第１図の電子腕時計の代表的表示状態を示す表
示状態図、第３図は本発明のブロツク配線図、第
４図は第３図の主要部分の詳細回路図である。 １……発振回路、２……分周回路、３……時刻
計数回路、４……入力制御回路、５……タイマー
計数回路、６……タイマーラツチ回路、７……表
示切替回路、８……デコーダ、９……表示装置、
１０……零検出回路、１１……タイマー、警告回
路、Ｓ……リユーズ、S1，S2，SB′……外部操作
スイツチ、SA，SB……リユーズＳの押引き位
置。
Claims (1)
- １ 時刻表示機能とタイマー表示機能とを同一表
示装置上で切換え表示する機能を有し、タイマー
計数回路と、前記時刻表示機能とタイマー表示機
能とを切替える第１の外部操作スイツチと、前記
計数回路にタイマー時間をタイマーラツチ回路に
設定するための第２の外部操作スイツチとを備え
た電子時計において、前記第１の外部操作スイツ
チの操作状態を記憶する回路手段の出力と前記第
２の外部操作スイツチの操作出力を入力とするゲ
ート手段と、該ゲート手段の出力に接続された切
換え制御信号入力端を有し前記表示装置に対して
前記切換え制御信号の種類に従つて時刻情報と前
記タイマー計数回路の内容と前記タイマーラツチ
回路の内容とのうちの１つを選択して出力する表
示切換回路を備え、前記ゲート手段は前記第１の
外部操作スイツチの操作状態を記憶する回路手段
が一方の状態にあるとき前記表示切換回路に対し
て時刻情報を出力させる制御信号を発生し、前記
第１の外部操作スイツチの操作状態を記憶する回
路手段が他方の状態にあるとき前記表示切換回路
に対して前記タイマー計数回路の内容を出力させ
る制御信号を発生すると共に、更に前記第１の外
部操作スイツチの操作状態を記憶する回路手段が
前記他方の状態にありかつ前記第２の外部操作ス
イツチの操作出力が発生したとき前記表示切換回
路に対して前記タイマーラツチ回路の内容を出力
させる制御信号を発生するように構成されたこと
を特徴とするデジタル表示式電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8915179A JPS5614180A (en) | 1979-07-13 | 1979-07-13 | Electronic timepiece on digital display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8915179A JPS5614180A (en) | 1979-07-13 | 1979-07-13 | Electronic timepiece on digital display system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5614180A JPS5614180A (en) | 1981-02-10 |
| JPS621238B2 true JPS621238B2 (ja) | 1987-01-12 |
Family
ID=13962850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8915179A Granted JPS5614180A (en) | 1979-07-13 | 1979-07-13 | Electronic timepiece on digital display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5614180A (ja) |
-
1979
- 1979-07-13 JP JP8915179A patent/JPS5614180A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5614180A (en) | 1981-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3064396B2 (ja) | 電子時計 | |
| US4433918A (en) | Analog display electronic timepiece with multi-mode display capability | |
| US4196583A (en) | Analogue electronic alarm timepiece | |
| US4277840A (en) | Electronic timepiece | |
| US4545686A (en) | Electronic timepiece | |
| JPS6036033B2 (ja) | 電子時計 | |
| JPS621238B2 (ja) | ||
| US4192134A (en) | Electronic timepiece correction device | |
| JP3742128B2 (ja) | 電子時計 | |
| GB2065934A (en) | Correction signal input system for electronic timepiece | |
| JPS5885185A (ja) | 指針式多機能時計 | |
| JPH0778543B2 (ja) | ストップウオッチ装置 | |
| US4293939A (en) | Electronic timepiece having an alarm system | |
| US4121414A (en) | Alarm timepiece | |
| JP3745052B2 (ja) | 指針式電子時計 | |
| JPS5942270B2 (ja) | アラ−ム付アナログ電子時計及びそのアラ−ム設定方法 | |
| JPS6212870B2 (ja) | ||
| JPS5934987B2 (ja) | 電子時計 | |
| JPS6133149B2 (ja) | ||
| JPS5942272B2 (ja) | アラ−ム電子時計 | |
| JPS6045388B2 (ja) | 報知機能付電子機器 | |
| JP2572003Y2 (ja) | アラーム時計の目安針駆動制御回路 | |
| JPS5814625B2 (ja) | ストツプウオツチ装置 | |
| JPS6225747Y2 (ja) | ||
| JPH0534636B2 (ja) |